CN111190799B - 可实现故障板卡识别的计算机*** - Google Patents

Abstract

本说明书提供一种可实现故障板卡识别的计算机***，包括主板、从板和多个状态指示部件；所述主板和所述从板上均设置有中央处理器；所述计算机***正常上电工作时，各个所述中央处理器均加载预设程序代码而生成心跳信号；每个所述状态指示部件均对应一个所述中央处理器，用于在所述中央处理器在预定时间未生成心跳信号时，切换至故障显示状态。计算机***的管理人员通过故障指示部件显示状态快速确定故障板卡。

Description

可实现故障板卡识别的计算机***

技术领域

本发明涉及计算机技术领域，尤其涉及一种可实现故障板卡识别的计算机***。

背景技术

诸如高铁列车等大型设备的运行控制和状态参数采集由工业计算机实现；为避免各种功能交叉而造成的逻辑混乱，工业计算机中配置有各种配置独立运行CPU的各种插接板卡；各种插接板卡插接在主板，或者与主板连接的背板上。

由于运行环境存在强电磁和静电干扰，工业计算机启动和运行时，其主板和从板均可能出现宕机故障；因为前述宕机故障出现的复现概率很小，并无法通过大量的复现试验定位故障点，所以很难识别故障的具***置。

发明内容

本说明书提供一种可实现故障板卡识别的计算机***，能够快速地识别具有故障的板卡。

本说明书提供一种可实现故障板卡识别的计算机***，包括主板、从板和多个状态指示部件；

所述主板和所述从板上均设置有中央处理器；所述计算机***正常上电工作时，各个所述中央处理器均加载预设程序代码而生成心跳信号；

每个所述状态指示部件均对应一个所述中央处理器，用于在所述中央处理器在预定时间未生成心跳信号时，切换至故障显示状态。

可选的，所述状态指示部件包括第一指示部件和第二指示部件；

所述第一指示部件设置在所述主板上，分别对应一个从板的中央处理器；所述第二指示部件设置在至少一个从板上；

所述主板的中央处理器与所述第一指示部件连接，用于在预定时间内未接收到某一从板处理器发送的心跳信号时，使与所述某一从板中央处理器对应的第一状态指示部件切换至故障显示状态；

所述从板的中央处理器与所述第二指示部件连接，用于在预定时间内未接收到主板中央处理器发送的心跳信号时，使所述第二指示部件切换至故障显示状态。

可选的，所述计算机***还包括第一逻辑控制器和第二逻辑控制器；

所述第一逻辑控制器设置在所述主板上，用于接收主板中央处理器生成的心跳信号，以及将所述主板中央处理器生成的心跳信号发送给第二逻辑控制器；

所述第二逻辑控制器设置在所述从板上，用于接收从板中央处理器生成的心跳信号，以及将从板中央处理器生成的心跳信号发送给所述第一逻辑控制器。

可选的，所述计算机***还包括逻辑控制器；

所述逻辑控制器与各个所述中央处理器均连接，用于在预定时间内未接收到某一中央处理器发送的心跳信号时，控制与所述某一中央处理器对应的状态指示部件至故障显示状态。

可选的，所述状态指示部件包括第一指示部件和第二指示部件；所述第一指示部件设置在所述主板上，分别与一个所述从板的中央处理器对应；所述第二指示部件设置在至少一个所述从板上；

所述逻辑控制器包括第一逻辑控制器和第二逻辑控制器；

所述第一逻辑控制器设置在所述主板上，用于在第一预定时间内未接到收某一从板中央处理器发送的心跳信号，切换与所述某一从板中央处理器对应的第一状态指示部件的输出状态；

所述第二逻辑控制器设置在包括所述第二指示部件的从板上，用于在第二预定时间内未接收到主板中央处理器发送的心跳信号时，切换所述第二指示部件的输出状态。

可选的，所述第一逻辑控制器，还用于将所述主板的中央处理器生成的心跳信号发送至所述第二逻辑控制器；

所述第二逻辑控制器，还用于将自身所在从板的中央处理器生成的心跳信号发送至所述第一逻辑控制器。

可选的，所述第一逻辑控制器，在将所述主板的中央处理器生成的心跳信号发送至所述第二逻辑控制器时开始计时，以及在第一预定时间内未接收到某一从板发送的心跳信号时，切换与所述某一从板对应的第一指示部件至故障显示状态；

所述第二逻辑控制器，在将自身所在的从板的中央处理器生成的心跳信号发送至所述第一逻辑控制器时开始计时，以及在第二预定时间内未接收到所述第一逻辑控制器发送的心跳信号时，切换所述第二指示部件至故障显示状态。

可选的，所述第二逻辑控制器，还用于将接收到、由所述第一逻辑控制器发送的心跳信号发送给所在从板的中央处理器；

所述第一逻辑控制器，还用于将接收到、由所述第二逻辑控制器发送的心跳信号发送给所述主板的中央处理器；

从板的中央处理器在接收到心跳信号后，生成表示自身正常运行的心跳信号；主板的中央处理器在接收到心跳信号后，生成表征自身正常运行的心跳信号。

可选的，所述逻辑控制器和各个所述状态指示部件均设置在所述主板上。

可选的，所述从板包括指示板；所述指示板插接在所述主板上；

所述逻辑控制器和所述状态指示部件均设置在所述指示板上。

本实施例提供的计算机***专门设置有对应各个中央处理器的状态指示部件，在在预定时间内没有收到某一中央处理器发送的心跳信号时，状态指示部件显示状态即被切换为故障显示状态。计算机***的管理人员通过故障指示部件显示状态快速确定故障板卡。

本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1是实施例一提供的可实现故障板卡识别的计算机***示意图；

图2是实施例二提供的可实现故障板卡识别的计算机***的示意图；

图3是实施例三提供的可实现故障板卡识别的计算机***示意图；

图4是实施例四提供的可实现板卡故障识别的计算机***的示意图；

其中：11-主板，12-从板，101-中央处理器101，13-逻辑控制器，14-状态指示部件；21-主板，22-从板，201-中央处理器，23-第一逻辑控制器，24-第一状态指示部件，25-第二逻辑控制器，26-第二指示部件；31-主板，32-从板，301-中央处理器，33-指示板，331-逻辑控制器，332-状态指示部件；41-主板，411-第一指示部件，412-第一逻辑控制器，42-从板，421-第二指示部件，421-第二逻辑控制器，401-中央处理器。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。

本说明实施例提供一种计算机***，计算机***内部的硬件配置能够使其显示各个板卡的故障状态。

实施例一

图1是实施例一提供的可实现故障板卡识别的计算机***示意图，如图1所示，前述计算机***包括主板11、从板12、逻辑控制器13和状态指示部件14，其中状态指示部件14数量为多个。

主板11为用于控制计算机***整体工作状态，并实现各个从板12协同工作的板卡，其包括一中央处理器101、内存模块、各种输入输出接口。

主板的中中央处理器101在正常上电运行时，可以加载预设程序代码开启一个心跳检测线程，此线程可以生成心跳信号(后文就在何种条件下生成心跳信号做介绍)。

从板12为专门实现特定功能的板卡，具体应用中从板12可能是专门用于数据运算的计算板卡，也可能是专门用于处理通信数据的板卡。从板12上也设置有专门的中央处理器101；从板12上的中央处理器101在正常上电运行时，也可以加载预定程序代码而开启心跳检测线程，此线程也用于生成心跳信号。

前述的逻辑控制器13和状态指示部件14均设置在主板11上，逻辑控制器13与主板11上的中央处理器101和从板12上的中央处理器101均通信连接；此外，逻辑控制器13还与各个状态指示部件14连接，并可以控制各个状态指示部件14的显示状态。

本实施例中，每个状态指示部件14分别对应一个中央处理器101，用于显示此中央处理器101的故障状态。

具体的，逻辑控制器13在预定时间内没有收到某一个中央处理器101发送的心跳信号时，即切换与前述某一中央处理器101对应的状态指示部件14至故障显示状态，用于显示对应的板卡运行出现了故障。

结合前文表述可知，本实施例提供的计算机***专门设置根据各个中央处理器101发送的心跳信号的状态而识别中央处理器101故障特性的逻辑控制器13，在预定时间内没有收到某一中央处理器101发送的心跳信号时，逻辑控制器13将对应此中央处理器101对应的状态指示部件14显示状态切换为故障显示状态。计算机***的管理人员通过故障指示部件显示状态快速确定故障板卡。

本说明书实施例中，逻辑控制器13可以为现场可编程逻辑门阵列或者可编程逻辑控制器13，只要使得其能够独立于中央处理器101工作，即在上电工作时直接加载烧录于其中的软件代码进行工作。

在实施例一中，状态指示部件14可以为指示灯、故障显示器或者蜂鸣器中的一种，其中优选为LED指示灯。

本实施例一个应用中，各个中央处理器101的心跳检测线程可以定时的生成心跳信号，并向逻辑控制器13发送；在本实施例的另外一个应用中，各个中央处理器101的心跳检测进程可以在生成心跳信号后，等待逻辑控制器13的反馈信号，并在接收到反馈信号后再次生成心跳信号。

实施例二

图2是实施例二提供的可实现故障板卡识别的计算机***的示意图。如图2所示，本实施例提供的计算机***包括主板21、从板22、第一逻辑控制器23、第二逻辑控制器25和多个状态指示部件。

类似实施例一，本实施例中的主板21也是控制计算机***整体工作状态的板卡，其上的中央处理器201在正常上电运行时，可以加载预设程序代码二开启一个用于生成心跳信号的心跳检测线程。

本实施例中的从板22是实现特定功能的板卡。从板22上也设置有专门的中央处理器201；从板22上的中央处理器201正常上电运行时，也可以加载预定程序代码而开启生成心跳信号的心跳检测线程。

状态指示部件包括第一指示部件24和第二指示部件26。其中，第一指示部件24设置在主板21上，并且每个第一指示部件24分别对应一个从板22，用于表示从板22的工作状态；第二指示部件26设置在一个或多个从板22上，用于表示主板21的工作状态。

前述的第一逻辑控制器23设置在主板21上，用于接收各个从板22中央处理器201发送的心跳信号。如果第一逻辑控制器23在第一预定时间内未接收到某一从板22***处理器201发送的心跳信号，则将对应此从板22的第一指示部件24设置为故障显示状态，用于显示对应的从板22出现了故障。

前述的第二逻辑控制器25设置在从板22上，用于接收主板21中央处理器201发送的心跳信号。如果第二逻辑控制器25在第二预定时间未接收到主板21***处理器201发送的心跳信号，则将第二指示部件26设置为故障显示状态，用于显示主板21出现了故障。

通过前述分析可知，实施例二提供的计算机***，在主板21和从板22之一的中央处理器201出现故障时，其不能生成心跳信号；对应的逻辑控制器可以根据接收到的心跳信号的状态切换对应的第一指示部件24或第二指示部件26的显示状态，实现各个板卡的运行状态显示。

在本实施例的一些改进应用中，第一逻辑控制器23和第二控制器还可以作为中继传输部件；具体的，第一逻辑控制器23可以接收主板21***处理器201发送的心跳信号，并将此心跳信号转发给从板22上的第二逻辑控制器25；第二逻辑控制器25可以接收对应从板22***处理器201发送的心跳信号，并将心跳信号转发给主板21上的第一逻辑控制器23。

具体应用中，第一逻辑控制器23可以在将主板21的中央处理器201生成的心跳信号发送给第二逻辑控制器25时开始计时，并在第一预设时间内未接收到某一从板22发送的心跳信号时，切换与前述某一从板22对应的第一指示部件24至故障显示状态。

同样的，第二逻辑控制器25可以在将自身所在的从板22的中央处理器201生成的心跳信号发送给第一逻辑控制器23时开始计时，并在第二预定时间未接收到第一逻辑控制器23发送的心跳信号时，切换第二指示部件26至故障显示状态。

在一些具体应用中，第一逻辑控制器23在接收到第二逻辑控制器25发送的心跳信号后，会将此心跳信号发送给主板21上的中央处理器201；类似的，第二逻辑控制器25在接收到第一逻辑控制器23发送的心跳信号后，也会将心跳信号发送给对应主板21上的中央处理器201。

对应的，从板22所在的中央处理器201在接收到主板21发送的心跳信号，才生成表示自身正常运行的心跳信号；类似的，主板21上的中央处理器201在接收到从板22发送的心跳信号后，才会生成表征自身正常运行的心跳信号。

当然，在一些应用中，也可以由第一逻辑处理器23和第二逻辑处理器24生成触发信号，以使得待测试的中央处理器201在接收到触发信号后生成心跳信号。

与实施例一类似的，本实施例中的第一逻辑控制器23和第二逻辑控制器25均可以为可编程逻辑门阵列或者可编程逻辑控制器，本实施例中的状态指示部件可以为指示等、故障显示器或者蜂鸣器。

在前述两个实施例中，各个板卡中的中央处理器201和对应的逻辑控制器可以通过LPC总线通信，不同板卡之间可以通过通用输入输出接口(General Perpose Input/Output Interface，GPIO)传输信号。

实施例三

图3是实施例三提供的可实现故障板卡识别的计算机***示意图。如图3所示，本实施例提供的计算机***包括主板31、从板32和指示板33。

主板31和从板32上均设置有中央处理器301，中央处理器301在正常上电运行时可以加载预设的程序代码而开启一个生成心跳信号的心跳检测线程。

指示板33上设置有逻辑控制器331和状态指示部件332，并且每个状态指示部件332分别对应一个主板31或者一个从板32。逻辑控制器331与主板31和从板32上的中央处理器301连接，用于接收对应中央处理器301发送的心跳信号，并在预定的时间没有接收到某一中央处理器301发送的心跳信号时，将对应此中央处理器301的状态指示部件332设置为故障显示状态。

本实施例中，指示板33实质上也是一个从板32；只是其功能仅具有指示工作状态功能，不具有其他从板32具有的业务功能，所以此处将其专门命名。

如前述实施例一和实施例二，本说明书实施例提供的计算机***，利用从板32上的逻辑控制器331和状态指示部件332实现了各个主板31和从板32故障的显示，可以快速地输出故障位置。

在前述各个实施例中，计算机***除了包括主板31和从板32外，还可以包括背板。主板31和从板32通过背板连接。

实施例四

图4是实施例四提供的可实现板卡故障识别的计算机***的示意图。如图4所示，本实施例中的计算机***包括主板41、从板42和状态指示部件。

状态指示部件包括第一指示部件411和第二指示部件421。第一指示部件411设置在主板41上，与主板41上的中央处理器401连接；每个第一指示部件411并分别对应一个从板42的中央处理器401。第二指示部件421设置在各个从板42上，与对应从板42上的中央处理器401连接。

实际应用中，因为一个从板42就可以用于确定主板41是否处在故障状态，所以可以仅在一个从板42上设置第二指示部件421。

主板41上的中央处理器401和从板42上的中央处理器401通信连接；在计算机***上电工作时，主板41上的中央处理器401和从板42上的中央处理器401均加载预设程序代码形成一个生成心跳信号的心跳控制线程。

主板41中央处理器401生成的心跳信号向各个从板42的中央处理器401发送；从板42的中央处理器401如果在预定的时间接收到主板41中央处理器401发送的心跳信号，则保持对应的第二指示部件421为非故障显示状态；从板42的中央处理器401如果在预定的时间未接收到主板41中央处理器401发送的心跳信号，则将对应的第二指示部件421设置为故障显示状态。

类似的，从板42中央处理器401生成的心跳信号向主板41的中央处理器401发送。主板41的中央处理器401在预定的时间接收到从板42中央处理器401发送的心跳信号，则保持对应的第一指示部件411为非故障显示状态；主板41的中央处理器401如果在预定的时间未接收到主板41中央处理器401发送的心跳信号，则将对应的第一指示部件411设置为故障显示状态。

采用本实施例提供的计算机***，主板41的中央处理器401和从板42的中央处理器401通过接收对方发送的心跳信号判定对方是否正常运行，并在预定时间没有接收到对方发送的心跳信号时将对应对方的指示部件设置为故障显示状态。计算机***的管理人员通过故障指示部件显示状态可以快速确定故障的板卡。

本说明书实施例的一个具体应用中，计算机***还包括第一逻辑控制器412和第二逻辑控制器421。第一逻辑控制器412设置在主板41上，用于接收主板41中央处理器401生成的心跳信号；第二逻辑控制器421设置在有前述第二指示部件421的从板42上。

第一逻辑控制器412用于接收主板41中央处理器401生成的心跳信号，并将主板41中央处理器401生成的心跳信号进行格式转换后，再发送给第二逻辑处理器。

实际应用中，中央处理器401多为16位、32位和64位的处理器，其输出的心跳信号为前述的16位、32位和64位；而心跳状态用一个二进制字段即可以表示，因此可以利用第一逻辑控制器412将主板41中央处理器401生成的多位字段的心跳信号转换为一位字段的心跳信号，再将前述的心跳信号传输给从板42上的第二逻辑控制器421。

具体的，第一逻辑控制器412在接收到主板41处理器生成的心跳信号后，将自身的心跳信号输出端设置为高电平；因为第一逻辑控制器412的心跳信号输出端直接和第二逻辑控制器421的心跳信号输入端短接，所以第二逻辑控制器421的心跳信号输入端被设置为高电平。

第二逻辑控制器421的心跳信号输入端被设置为高电平后，其根据高电平生成表示心跳信号的还原信号(根据从板42的中央处理器401的位数，可能位16位、32位或者64位)，并将还原信号发送给从板42上的中央处理器401。

同样的，第二逻辑控制器421在接收到从板42中央处理器401生成的心跳信号后，将从板42中央处理器401生成的心跳信号转换为一位字段的心跳信号，即将自身的心跳信号输出端设置为高电平；对应的，第一逻辑控制器412的心跳信号输入端被设置成高电平。

第一逻辑控制器412的心跳信号输入端被设置成高电平后，第一逻辑控制器412根据高电平生成表示心跳信号的还原信号，并将还原信号发送给主板41上的中央处理器401。

在前述实施例中，主板41的第一逻辑控制器412可以将自身的心跳信号输出端设置为高电平后，同时进入查询状态。查询状态为查询自身心跳信号输入端的电平的状态：在查询到自身心跳信号输入端的电平信号后为高电平时，第一逻辑控制器412确定接收到第二逻辑控制器421发送的心跳信号，根据高电平生成还原信号，并将还原信号发送给主板41中央处理器401，以通知主板41中央处理器401接收到从板42的心跳信号。

同样的，从板42的第二逻辑控制器421在将自身的心跳信号输出端设置为高电平后，同时进入查询状态。当查询到自身心跳信号输入端的电平信号为高电平时，第二逻辑控制器421确定接收到第一逻辑控制器412发送的心跳信号，根据高电平生成还原信号，并将还原信号发送给所在从板42的中央处理器401，以通知从板42中央处理器401接收到主板41的心跳信号。

应当注意的是，在具有多个从板42的情况下，为了区分不同从板42上第二逻辑控制器421发送的心跳信号(也就是电平信号)，第一逻辑控制器412设置多个心跳信号输入端，每个心跳信号输入端仅与一个第二逻辑控制器421的心跳信号输出端连接。

当然，在具体应用中，也可以不设置前述的第一逻辑控制器412和第二逻辑控制器421，而直接使得主板41上的中央处理器401和从板42上的中央处理器401通过总线通信连接。

本说明书实施例中，逻辑控制器可以为现场可编程逻辑门阵列或者可编程逻辑控制器。

本说明书实施例中，状态指示部件可以为指示灯、故障显示器或者蜂鸣器中的一种，其中优选为LED指示灯。

以上，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种可实现故障板卡识别的计算机***，其特征在于，包括主板、从板和多个状态指示部件；

所述主板和所述从板上均设置有中央处理器；所述计算机***正常上电工作时，各个所述中央处理器均加载预设程序代码而生成心跳信号；

每个所述状态指示部件均对应一个所述中央处理器，用于在所述中央处理器在预定时间未生成心跳信号时，切换至故障显示状态；

所述状态指示部件包括第一指示部件和第二指示部件；

所述第一指示部件设置在所述主板上，分别对应一个从板的中央处理器；所述第二指示部件设置在至少一个从板上；

所述主板的中央处理器与所述第一指示部件连接，用于在预定时间内未接收到某一从板处理器发送的心跳信号时，使与所述某一从板中央处理器对应的第一状态指示部件切换至故障显示状态；

所述从板的中央处理器与所述第二指示部件连接，用于在预定时间内未接收到主板中央处理器发送的心跳信号时，使所述第二指示部件切换至故障显示状态。

2.根据权利要求1所述的计算机***，其特征在于，

还包括第一逻辑控制器和第二逻辑控制器；

所述第一逻辑控制器设置在所述主板上，用于接收主板中央处理器生成的心跳信号，以及将所述主板中央处理器生成的心跳信号发送给第二逻辑控制器；

所述第二逻辑控制器设置在所述从板上，用于接收从板中央处理器生成的心跳信号，以及将从板中央处理器生成的心跳信号发送给所述第一逻辑控制器。

3.根据权利要求1所述的计算机***，其特征在于，

还包括逻辑控制器；

所述逻辑控制器与各个所述中央处理器均连接，用于在预定时间内未接收到某一中央处理器发送的心跳信号时，控制与所述某一中央处理器对应的状态指示部件至故障显示状态。

4.根据权利要求3所述的计算机***，其特征在于，

所述状态指示部件包括第一指示部件和第二指示部件；所述第一指示部件设置在所述主板上，分别与一个所述从板的中央处理器对应；所述第二指示部件设置在至少一个所述从板上；

所述逻辑控制器包括第一逻辑控制器和第二逻辑控制器；

所述第一逻辑控制器设置在所述主板上，用于在第一预定时间内未接到收某一从板中央处理器发送的心跳信号，切换与所述某一从板中央处理器对应的第一状态指示部件的输出状态；

所述第二逻辑控制器设置在包括所述第二指示部件的从板上，用于在第二预定时间内未接收到主板中央处理器发送的心跳信号时，切换所述第二指示部件的输出状态。

5.根据权利要求4所述的计算机***，其特征在于，

所述第一逻辑控制器，还用于将所述主板的中央处理器生成的心跳信号发送至所述第二逻辑控制器；

所述第二逻辑控制器，还用于将自身所在从板的中央处理器生成的心跳信号发送至所述第一逻辑控制器。

6.根据权利要求5所述的计算机***，其特征在于，

所述第一逻辑控制器，在将所述主板的中央处理器生成的心跳信号发送至所述第二逻辑控制器时开始计时，以及在第一预定时间内未接收到某一从板发送的心跳信号时，切换与所述某一从板对应的第一指示部件至故障显示状态；

所述第二逻辑控制器，在将自身所在的从板的中央处理器生成的心跳信号发送至所述第一逻辑控制器时开始计时，以及在第二预定时间内未接收到所述第一逻辑控制器发送的心跳信号时，切换所述第二指示部件至故障显示状态。

7.根据权利要求6所述计算机***，其特征在于，

所述第二逻辑控制器，还用于将接收到、由所述第一逻辑控制器发送的心跳信号发送给所在从板的中央处理器；

所述第一逻辑控制器，还用于将接收到、由所述第二逻辑控制器发送的心跳信号发送给所述主板的中央处理器；

从板的中央处理器在接收到心跳信号后，生成表示自身正常运行的心跳信号；主板的中央处理器在接收到心跳信号后，生成表征自身正常运行的心跳信号。

8.根据权利要求3所述的计算机***，其特征在于，

所述逻辑控制器和各个所述状态指示部件均设置在所述主板上。

9.根据权利要求3所述的计算机***，其特征在于，

所述从板包括指示板；所述指示板插接在所述主板上；

所述逻辑控制器和所述状态指示部件均设置在所述指示板上。

Images