CN111180451B - 3d存储器件及其制造方法 - Google Patents

3d存储器件及其制造方法 Download PDF

Info

Publication number
CN111180451B
CN111180451B CN201911414935.3A CN201911414935A CN111180451B CN 111180451 B CN111180451 B CN 111180451B CN 201911414935 A CN201911414935 A CN 201911414935A CN 111180451 B CN111180451 B CN 111180451B
Authority
CN
China
Prior art keywords
layer
channel
oxide layer
charge storage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911414935.3A
Other languages
English (en)
Other versions
CN111180451A (zh
Inventor
刘沙沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201911414935.3A priority Critical patent/CN111180451B/zh
Publication of CN111180451A publication Critical patent/CN111180451A/zh
Application granted granted Critical
Publication of CN111180451B publication Critical patent/CN111180451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种3D存储器件及其制造方法，3D存储器件包括：衬底；位于衬底上方的栅叠层结构；以及贯穿栅叠层结构的多个沟道柱，沟道柱包括功能层、沟道层以及填充层；位于沟道柱下方的外延层，并与沟道层接触；功能层包括栅氧化层、电荷存储层以及隧穿氧化层；位于沟道柱顶部的电荷存储层上方的氧化层；位于沟道柱顶部的插塞结构，插塞结构完全覆盖沟道柱；其中，沟道柱顶部的电荷存储层由氧化层与插塞结构隔离。本发明实施例在沟道柱的顶部的电荷存储层与其上方的插塞结构隔离，从而使得电荷存储层与沟道层在沟道柱的顶部隔离，避免电荷存储层上的电荷通过插塞结构泄漏到沟道层中，从而提高3D存储器的顶部选择栅极的阈值电压的稳定性。

Description

3D存储器件及其制造方法
技术领域
本发明涉及存储器技术领域，特别涉及3D存储器件及其制造方法。
背景技术
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的孔径越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
现有3D NAND存储器的形成过程一般包括：在衬底上形成氮化硅层151和氧化硅层152(图中未示出)交替层叠的绝缘叠层结构150(图中未示出)；刻蚀所述绝缘叠层结构，在绝缘叠层结构中形成沟道孔，在形成沟道孔后，刻蚀沟道孔底部的衬底，在衬底中形成凹槽；在沟道孔底部的凹槽中，通过选择性外延生长(Selective Epitaxial Growth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道孔的侧壁和底部中形成功能层(ONO层)和沟道层，所述沟道层与外延硅层(SEG)连接，其中，功能层包括栅氧化层114、位于栅氧化层上的电荷存储层113以及位于电荷存储层上的隧穿氧化层112，所选的材料可以是氧化物-氮化物-氧化物(ONO)的单层和/或多层组合结构；采用原子层沉积(Atomic LayerDeposition，简称ALD)在所述沟道层上形成填充层115，回蚀刻所述填充层形成凹槽，在凹槽内沉积多晶硅(Poly)形成沿沟道孔侧壁上带有ONO层的多晶硅插塞116(Poly Plug)；去除氮化硅层，在去除氮化硅层的位置形成栅极金属121、122和123，形成栅叠层结构120。在多晶硅插塞(Poly Plug)116上形成金属通孔117(metal Via)，多晶硅插塞116通过金属通孔117与后续制程(BEOL)中金属层连接，如图1a所示。为了使多晶硅插塞与金属通孔有效的对准，扩展多晶硅插塞的孔径，使其孔径与沟道孔的孔径一样，如图1b所示。
此时所述功能层的电荷存储层113在顶部经由多晶硅插塞116与沟道层111接触。由于顶部选择栅极(Top Select Gate，TSG)的电荷束缚能力较差，电荷存储层上的电荷很容易经由多晶硅插塞泄漏到沟道层中，将导致顶部选择栅极TSG的阈值电压Vt偏移，影响3D存储器件的性能，尤其在擦除或者读取/写入过程中。在反复的擦除或者读取/写入后，拐角处将积累大量电荷，进一步使顶部选择栅极TSG的阈值电压Vt偏移。
发明内容
鉴于上述问题，本发明的目的在于提供一种3D存储器件及其制造方法，在功能层的顶部将电荷存储层和多晶硅插塞隔离开，提高3D存储器的顶部选择栅极的阈值电压的稳定性。
根据本发明的一方面，提供一种3D存储器件的制造方法，包括：在衬底上方形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的牺牲层和绝缘层；形成贯穿所述绝缘叠层结构的多个沟道柱，所述沟道柱包括功能层、位于所述功能层上的沟道层以及位于所述沟道层上的填充层，其中，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层；去除所述沟道柱顶部的电荷存储层以形成空隙以及在所述空隙内形成氧化层；去除所述沟道柱顶部的所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽；在所述凹槽内沉积多晶硅形成插塞结构；其中，所述沟道柱顶部的电荷存储层由所述氧化层与插塞结构隔离。
优选地，形成所述沟道柱之前还包括：在所述绝缘叠层结构上形成第一硬掩模层，所述第一硬掩模层为氧化物层。
优选地，所述制造方法还包括：在所述第一硬掩模层上形成第二硬掩模层。
优选地，去除所述沟道柱顶部的电荷存储层的同时，去除第一硬掩膜层。
优选地，在所述空隙内形成氧化层的同时，在所述第一硬掩模层上形成氧化层。
优选地，去除所述沟道柱顶部的所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽包括：在所述氧化层上依次形成抗反射涂层和光阻层；对所述光阻层进行图案化处理以及根据图案化处理的光阻层刻蚀抗反射涂层形成开口；采用具有开口的抗反射涂层作为掩膜刻蚀所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽；其中，所述凹槽未延伸至所述电荷存储层。
优选地，形成所述沟道柱的步骤包括：贯穿所述绝缘叠层结构与部分所述衬底形成多个沟道孔；在所述沟道孔的底部形成外延层，所述外延层与所述衬底接触；以及在所述沟道孔的侧壁和底部依次形成功能层、沟道层和填充层；其中，所述沟道层位于所述外延层上方，并与所述外延层接触。
优选地，形成空隙的步骤包括：去除所述沟道柱顶部的电荷存储层时，所述电荷存储层相对于栅氧化层和隧穿氧化层具有高的刻蚀选择比。
优选地，所述电荷存储层相对于栅氧化层、隧穿氧化层、氧化层以及沟道层的刻蚀速率比至少大于30:1。
优选地，所述制造方法还包括：采用多个栅极导体置换所述多个牺牲层，从而形成栅叠层结构。
根据本发明另一方面，提供一种3D存储器件，包括：衬底；位于衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的栅极导体和绝缘层；以及贯穿所述栅叠层结构的多个沟道柱，所述沟道柱包括位于沟道柱侧壁和底部的功能层、沟道层以及填充层；位于所述沟道柱下方的外延层，并与沟道层接触；其中，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层；位于所述沟道柱顶部的电荷存储层上方的氧化层；位于沟道柱顶部的插塞结构，所述插塞结构完全覆盖所述沟道柱；其中，所述沟道柱顶部的电荷存储层由所述氧化层与插塞结构隔离。
优选地，所述3D存储器件还包括：位于所述绝缘叠层结构上的第一硬掩膜层，所述第一硬掩膜层为氧化层。
优选地，所述电荷存储层相对于栅氧化层、隧穿氧化层、氧化层以及沟道层具有高的刻蚀选择比。
优选地，所述电荷存储层相对于栅氧化层、隧穿氧化层、氧化层以及沟道层的刻蚀速率比至少大于30:1。
本发明提供的3D存储器件及其制造方法，在沟道柱的顶部去除部分电荷存储层，使在沟道柱上形成的插塞结构与电荷存储层隔离，从而使得电荷存储层与沟道层在沟道柱的顶部隔离，避免电荷存储层上的电荷通过插塞结构泄漏到沟道层中，从而提高3D存储器的顶部选择栅极的阈值电压的稳定性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a和图1b分别示出了现有技术中3D存储器件的不同阶段的截面示意图；
图2a和图2b分别示出了3D存储器件的存储单元串的电路图和结构示意图；
图3示出了3D存储器件的透视图；
图4a至图4g示出根据本发明实施例的3D存储器件制造方法的各个阶段的截面图；
图5a至图5g示出根据本发明另一实施例的3D存储器件制造方法的各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明中描述的“上方”，是指位于基板平面的上方，可以是指材料之间的直接接触，也可以是间隔设置。
在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图2a和图2b分别示出3D存储器件的存储单元串的电路图和结构示意图。在该实施例中示出的存储单元串包括4个存储单元的情形。可以理解，本发明不限于此，存储单元串中的存储单元数量可以为任意多个，例如，32个或64个。
如图2a所示，存储单元串100的第一端连接至位线BL，第二端连接至源极线SL。存储单元串100包括在第一端和第二端之间串联连接的多个晶体管，包括：第一选择晶体管Q1、存储单元M1至M4、以及第二选择晶体管Q2。第一选择晶体管Q1的栅极连接至串选择线SSL，第二选择晶体管Q2的栅极连接至地选择线GSL。存储单元M1至M4的栅极分别连接至字线WL1至WL4的相应字线。
如图2b所示，存储单元串100的选择晶体管Q1和Q2分别包括第二导体层122和第三导体层123，存储单元M1至M4分别包括第一导体层121。第一导体层121、第二导体层122和第三导体层123与存储单元串100中的晶体管的堆叠顺序一致，相邻的导体层之间彼此采用绝缘层隔开，从而形成栅叠层结构。
进一步地，存储单元串100包括存储串110。存储串110与栅叠层结构相邻或者贯穿栅叠层结构。在存储串110的中间部分，第一导体层121与沟道层111之间夹有隧穿氧化层112、电荷存储层113和栅氧化层114，从而形成存储单元M1至M4。在存储串110的两端，第二导体层122和123与沟道层111之间夹有栅氧化层114，从而形成第一选择晶体管Q1和第二选择晶体管Q2。
沟道层111例如由掺杂多晶硅组成，隧穿氧化层112和栅氧化层114分别由氧化物组成，例如氧化硅，电荷存储层113由包含量子点或者纳米晶体的绝缘层组成，例如包含金属或者半导体的微粒的氮化硅，第一导体层121、第二导体层122和第三导体层123由金属组成，例如钨。沟道层111用于提供选择晶体管和控制晶体管的沟道区，沟道层111的掺杂类型与选择晶体管和控制晶体管的类型相同。例如，对于N型的选择晶体管和控制晶体管，沟道层111可以是N型掺杂的多晶硅。
在该实施例中，存储串110的芯部为沟道层111，隧穿氧化层112、电荷存储层113和栅氧化层114形成围绕芯部侧壁的叠层结构。在替代的实施例中，存储串110的芯部为附加的绝缘层，沟道层111、隧穿氧化层112、电荷存储层113和栅氧化层114形成围绕半导体层的叠层结构。
在该实施例中，第一选择晶体管Q1和第二选择晶体管Q2、存储单元M1至M4使用公共的沟道层111和栅氧化层114。在存储串110中，沟道层111提供多个晶体管的源漏区和沟道层。在替代的实施例中，可以采用彼此独立的步骤，分别形成第一选择晶体管Q1和第二选择晶体管Q2的半导体层和栅氧化层以及存储单元M1至M4的半导体层和栅氧化层。在存储串110中，第一选择晶体管Q1和第二选择晶体管Q2的半导体层与存储单元M1至M4的半导体层彼此电连接。
在写入操作中，存储单元串100利用FN隧穿效率将数据写入存储单元M1至M4中的选定存储单元。以存储单元M2为例，在源极线SL接地的同时，地选择线GSL偏置到大约零伏电压，使得对应于地选择线GSL的第二选择晶体管Q2断开，串选择线SSL偏置到高电压VDD，使得对应于串选择线SSL的选择晶体管Q1导通。进一步地，位线BIT2接地，字线WL2偏置于编程电压VPG，例如20V左右，其余字线偏置于低电压VPS1。由于只有选定存储单元M2的字线电压高于隧穿电压，因此，该存储单元M2的沟道区的电子，经由隧穿氧化层112到达电荷存储层113，从而将数据转变成电荷存储于存储单元M2的电荷存储层113中。
在读取操作中，存储单元串100根据存储单元M1至M4中的选定存储单元的导通状态判断功能层中的电荷量，从而获得该电荷量表征的数据。以存储单元M2为例，字线WL2偏置于读取电压VRD，其余字线偏置于高电压VPS2。存储单元M2的导通状态与其阈值电压相关，即与功能层中的电荷量相关，从而根据存储单元M2的导通状态可以判断数据值。存储单元M1、M3和M4始终处于导通状态，因此，存储单元串100的导通状态取决于存储单元M2的导通状态。控制电路根据位线BL和源极线SL上检测的电信号判断存储单元M2的导通状态，从而获得存储单元M2中存储的数据。
图3分别示出了3D存储器件的透视图。为了清楚起见，在图3中未示出3D存储器件中的各个绝缘层。
在该实施例中示出的3D存储器件200包括4*4共计16个存储单元串100，每个存储单元串100包括4个存储单元，从而形成4*4*4共计64个存储单元的存储器阵列。可以理解，本发明不限于此，3D存储器件可以包括任意多个存储单元串，例如，1024个，每个存储单元串中的存储单元数量可以为任意多个，例如，32个或64个。
在3D存储器件200中，存储单元串100分别包括各自的沟道柱110，以及公共的第一导体层121、第二导体层122和第三导体层123。第一导体层121、第二导体层122和第三导体层123与存储单元串100中的晶体管的堆叠顺序一致，相邻的导体层之间彼此采用绝缘层隔开，从而形成栅叠层结构120。在图中未示出绝缘层。
存储串110的内部结构如图2b所示，在此不再进行详细说明。在存储串110的中间部分，第一导体层121与存储串110内部的沟道层111、隧穿氧化层112、电荷存储层113和栅氧化层114一起，形成存储单元M1至M4。在存储串110的两端，第二导体层122和第三导体层123与存储串110内部的沟道层111和栅氧化层114一起，形成第一选择晶体管Q1和第二选择晶体管Q2。
沟道柱110贯穿栅叠层结构120，并且排列成阵列，同一列的多个存储串110的第一端共同连接至同一条位线(即BL1-BL4之一)，第二端共同连接至衬底101，第二端经由衬底100形成共源极连接。
第一选择晶体管Q1的栅极导体122由栅线缝隙(gate line slit)102分割成不同的栅线。同一行的多个沟道柱110的栅线共同连接至同一条串选择线(即串选择线SSL1至SSL4之一)。
存储晶体管M1和M4的栅极导体121按照不同的层面分别连接成一体。如果存储晶体管M1和M4的栅极导体121由栅线缝隙161分割成不同的栅线，则同一层面的栅线经由各自的导电通道131到达互连层132，从而彼此互连，然后经由导电通道133连接至同一条字线(即字线WL1至WL4之一)。
地选择晶体管Q2的栅极导体连接成一体。如果地选择晶体管Q2的栅极导体123由栅线缝隙161分割成不同的栅线，则栅线经由各自的导电通道131到达互连层132，从而彼此互连，然后经由导电通道133连接至同一条地选择线GSL。
图4a至图4g示出根据本发明实施例的3D存储器件制造方法的各个阶段的截面图。
该方法开始于已经形成沟道柱110的半导体结构，如图4a所示。
在该步骤中，采用沉积工艺，例如为原子层沉积(Atomic Layer Deposition，ALD)，物理气相沉积(Physical，Vapor Deposition，PVD)或化学气相沉积(Chemical VaporDeposition，CVD)等工艺在衬底101上形成牺牲层151和绝缘层152交替堆叠形成的绝缘叠层结构150，在所述绝缘叠层结构150上分别形成第一硬掩膜层160和第二硬掩膜层170，形成贯穿绝缘叠层结构150的沟道孔102(图中未示出)，以及在所述沟道孔102的底部形成外延层103。在该实施例中，衬底101例如是单晶硅衬底，牺牲层151包括但并不限于氧化硅，绝缘层152包括但并不限于氮化硅。绝缘层152将在后续栅极形成工艺中被替换成导体层。外延层103可以例如是选择性外延生长(Selective Epitaxial Growth，SEG)。
在该实施例中，示出的绝缘叠层结构中包括5层绝缘层152，在具体的3D存储器件的制造过程中，绝缘层152根据不同3D存储器件对存储单元数量的不同要求而设置为其他的数量。
进一步地，在所述绝缘叠层结构150上分别形成第一硬掩膜层160和第二硬掩膜层170，如图4a所示。
在本实施例中，在第一硬掩膜层160包括但并不限于氧化硅，第二硬掩膜层170包括但并不限于氮化硅。
进一步地，在所述沟道孔102内形成沟道柱110，如图4a所示。
在该步骤中，沟道柱110包括功能层(ONO层)、沟道层111以及填充层115，其中，所述功能层包括栅氧化层114、位于栅氧化层上的电荷存储层113以及位于电荷存储层上的隧穿氧化层112。
具体地，在沟道孔102内沿着其侧壁以及底部形成栅氧化层114、电荷存储层113、隧穿氧化层112、沟道层111以及填充层115，所选的材料可以是氧化物-氮化物-氧化物-多晶硅-氧化物(ONOPO)的单层和/或多层组合结构，但并不限于此处提及的材料及组合方式。在该实施例中，所述栅氧化层114和所述隧穿氧化层112例如是氧化硅，所述电荷存储层113例如是氮化硅。形成栅氧化层114、电荷存储层113以及隧穿氧化层112、沟道层111以及填充层115采用化学气相沉积工艺。所述填充层115的材料为氧化硅或其他合适的材料。
进一步地，去除第二硬掩膜层170以及所述沟道孔102侧壁上的部分电荷存储层113形成空隙，如图4b所示。
在该步骤中，采用干法刻蚀去除所述第二硬掩膜层170和所述沟道孔102侧壁上的部分电荷存储层113，在一实施例中，所述干法刻蚀为各向异性的等离子刻蚀。去除所述第二硬掩膜层170和所述沟道孔102侧壁上的部分电荷存储层113，所述电荷存储层113相对于栅氧化层114和隧穿氧化层112以及沟道层111具有高的刻蚀选择比，所述电荷存储层113相对于栅氧化层114和隧穿氧化层112以及沟道层111的刻蚀速率比至少大于30：1。由于电荷存储层113和第二硬掩膜层170为氮化物层，栅氧化层114和隧穿氧化层112为氧化物层，即利用对氮化物层(例如氮化硅SiN)和氧化物层(例如氧化硅SiO2)的高刻蚀选择比(HighEtch selectivity)的刻蚀工艺去除所述第二硬掩膜层170和所述沟道孔102侧壁上的部分电荷存储层113，使得所述沟道孔102侧壁上的栅氧化层114和隧穿氧化层112被刻蚀的量很少。
进一步地，在所述空隙105内以及所述第一硬掩膜层160上形成氧化层，如图4c所示。
在该步骤中，在所述空隙105内以及所述第一硬掩膜层160表面形成栅氧化层114，使得位于沟道孔102顶部的氧化层包括栅氧化层114以及位于所述栅氧化层上的隧穿氧化层112。
进一步地，在半导体结构上形成抗反射涂层(Anti-Reflection Coating，ARC)180和光阻掩膜层(Photo Resist，PR)190，并通过光刻工艺将所述光阻层190图案化，如图4c所示。
进一步地，利用图案化的光阻层190刻蚀抗反射涂层180形成开口，并去除所述光阻层190，如图4d所示。
在该步骤中，开口的特征尺寸与沟道孔的孔径一样。
进一步地，利用具有开口的抗反射涂层180为掩膜，刻蚀去除部分栅氧化层114和部分隧穿氧化层112形成凹槽，在沟道孔的顶部所述电荷存储层113依然被栅氧化层114覆盖，如图4e所示。
在该步骤中，刻蚀所述沟道孔顶部上的栅氧化层114和部分隧穿氧化层112采用各向异性的干法刻蚀工艺。在一实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺采用的气体包括含碳氟的气体。凹槽的特征尺寸与开口的特征尺寸一样，即与沟道孔的孔径一样。
进一步地，在所述凹槽内沉积多晶硅以形成插塞结构116，如图4f所示。
在本实施例中，形成的插塞结构116完全覆盖沟道柱110的栅氧化层114、电荷存储层113、隧穿氧化层112、沟道层111以及填充层115，插塞结构116与电荷存储层113隔离，插塞结构116与沟道层111接触。
进一步地，采用多个栅极导体置换所述多个绝缘层152，从而形成栅叠层结构120，如图4g。
在该步骤中，所述绝缘层152被替换成栅极导体121、122和123，从而形成栅叠层结构120。栅极导体121、122和123的材料可以为金属或其他的导电材料(比如多晶硅等)。本实施例中，所述导电材料为金属，所述金属为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。其中，所述外延层103与栅极导体121形成第一选择晶体管；所述沟道层111与栅极导体122形成多个存储晶体管；所述沟道层111与栅极导体123形成第二选择晶体管。
本发明提供的3D存储器件及其制造方法，在沟道柱的顶部去除部分电荷存储层，使在沟道柱上形成的插塞结构与电荷存储层隔离，从而使得电荷存储层与沟道层在沟道柱的顶部隔离，避免电荷存储层上的电荷通过插塞结构泄漏到沟道层中，从而提高3D存储器的顶部选择栅极的阈值电压的稳定性。
图5a至图5g示出根据本发明另一实施例的3D存储器件制造方法的各个阶段的截面图。
该方法开始于已经形成沟道柱110的半导体结构，如图5a所示。
在该步骤中，采用沉积工艺，例如为原子层沉积(Atomic Layer Deposition，ALD)，物理气相沉积(Physical，Vapor Deposition，PVD)或化学气相沉积(Chemical VaporDeposition，CVD)等工艺在衬底101上形成牺牲层151和绝缘层152交替堆叠形成的绝缘叠层结构150，在所述绝缘叠层结构150上分别形成第一硬掩膜层160和第二硬掩膜层170，形成贯穿绝缘叠层结构150的沟道孔102(图中未示出)，以及在所述沟道孔102的底部形成外延层103。在该实施例中，衬底101例如是单晶硅衬底，牺牲层151包括但并不限于氧化硅，绝缘层152包括但并不限于氮化硅。绝缘层152将在后续栅极形成工艺中被替换成导体层。外延层103可以例如是选择性外延生长(Selective Epitaxial Growth，SEG)。
在该实施例中，示出的绝缘叠层结构中包括5层绝缘层152，在具体的3D存储器件的制造过程中，绝缘层152根据不同3D存储器件对存储单元数量的不同要求而设置为其他的数量。
进一步地，在所述绝缘叠层结构150上形成第一硬掩膜层160，如图5a所示。
在本实施例中，在第一硬掩膜层160为氧化物层，包括但并不限于氧化硅。
进一步地，在所述沟道孔102内形成沟道柱110，如图5a所示。
在该步骤中，沟道柱110包括功能层(ONO层)、沟道层111以及填充层115，其中，所述功能层包括栅氧化层114、位于栅氧化层上的电荷存储层113以及位于电荷存储层上的隧穿氧化层112。
具体地，在沟道孔102内沿着其侧壁以及底部形成栅氧化层114、电荷存储层113、隧穿氧化层112、沟道层111以及填充层115，所选的材料可以是氧化物-氮化物-氧化物-多晶硅-氧化物(ONOPO)的单层和/或多层组合结构，但并不限于此处提及的材料及组合方式。在该实施例中，所述栅氧化层114和所述隧穿氧化层112例如是氧化硅，所述电荷存储层113例如是氮化硅。形成栅氧化层114、电荷存储层113以及隧穿氧化层112、沟道层111以及填充层115采用化学气相沉积工艺。所述填充层115的材料为氧化硅或其他合适的材料。
进一步地，去除所述沟道孔102侧壁上的部分电荷存储层113形成空隙，如图5b所示。
在该步骤中，采用干法刻蚀去除所述沟道孔102侧壁上的部分电荷存储层113，在一实施例中，所述干法刻蚀为各向异性的等离子刻蚀。去除所述沟道孔102侧壁上的部分电荷存储层113，所述电荷存储层113相对于栅氧化层114和隧穿氧化层112以及沟道层111具有高的刻蚀选择比。由于电荷存储层113为氮化物层，栅氧化层114和隧穿氧化层112为氧化物层，即利用对氮化物层(例如氮化硅SiN)和氧化物层(例如氧化硅SiO2)的高刻蚀选择比(High Etch selectivity)的刻蚀工艺去除所述第二硬掩膜层170和所述沟道孔102侧壁上的部分电荷存储层113，使得所述沟道孔102侧壁上的栅氧化层114和隧穿氧化层112被刻蚀的量很少。
进一步地，在所述空隙105内以及所述第一硬掩膜层160上形成氧化层170，如图5c所示。
在该步骤中，在所述空隙105内以及所述第一硬掩膜层160表面形成氧化层170，氧化层170的材料包括但并不限于氧化硅。
进一步地，在半导体结构上形成抗反射涂层(Anti-Reflection Coating，ARC)180和光阻掩膜层(Photo Resist，PR)190，并通过光刻工艺将所述光阻层190图案化，如图5c所示。
进一步地，利用图案化的光阻层190刻蚀抗反射涂层180形成开口，并去除所述光阻层190，如图5d所示。
在该步骤中，开口的特征尺寸与沟道孔的孔径一样。
进一步地，利用具有开口的抗反射涂层180为掩膜，刻蚀去除部分栅氧化层114、部分隧穿氧化层112以及部分氧化层170形成凹槽，在沟道孔的顶部所述电荷存储层113依然被栅氧化层114覆盖，如图5e所示。
在该步骤中，刻蚀所述沟道孔顶部上的栅氧化层114、部分隧穿氧化层112和部分氧化层170采用各向异性的干法刻蚀工艺。在一实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺采用的气体包括含碳氟的气体。凹槽的特征尺寸与开口的特征尺寸一样，即与沟道孔的孔径一样。
进一步地，在所述凹槽内沉积多晶硅以形成插塞结构116，如图5f所示。
在本实施例中，形成的插塞结构116完全覆盖沟道柱110的栅氧化层114、电荷存储层113、隧穿氧化层112、沟道层111以及填充层115，插塞结构116与电荷存储层113通过氧化层170隔离，插塞结构116与沟道层111接触，从而使得电荷存储层113在沟道柱110的顶部与沟道层111隔离。
进一步地，采用多个栅极导体置换所述多个绝缘层152，从而形成栅叠层结构120，如图5g。
在该步骤中，所述绝缘层152被替换成栅极导体121、122和123，从而形成栅叠层结构120。栅极导体121、122和123的材料可以为金属或其他的导电材料(比如多晶硅等)。本实施例中，所述导电材料为金属，所述金属为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。其中，所述外延层103与栅极导体121形成第一选择晶体管；所述沟道层111与栅极导体122形成多个存储晶体管；所述沟道层111与栅极导体123形成第二选择晶体管。
3D存储器件的其他细节，例如存储阵列的结构、周边互连等，并非本发明的重点，在此不再展开描述。
在本发明的上下文中，三维存储器件可以是3D闪存，例如3DNAND闪存。
本发明提供的3D存储器件及其制造方法，在沟道柱的顶部去除部分电荷存储层，使在沟道柱上形成的插塞结构与电荷存储层隔离，从而使得电荷存储层与沟道层在沟道柱的顶部隔离，避免电荷存储层上的电荷通过插塞结构泄漏到沟道层中，从而提高3D存储器的顶部选择栅极的阈值电压的稳定性。
进一步地，插塞结构覆盖整个沟道柱，即插塞结构的孔径与沟道柱的孔径相同，使得后续形成的金属通孔很容易与插塞结构对准。
在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。例如，某些步骤并非必须，因而可以省略，或者替换为其他步骤。
上述实施例所形成的半导体结构，再经过后续的常规步骤，即可得到三维存储器件。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种3D存储器件的制造方法，其特征在于，包括：
在衬底上方形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的牺牲层和绝缘层；
在所述绝缘叠层结构上形成第一硬掩模层，所述第一硬掩模层为氧化物层；
在所述第一硬掩模层上形成第二硬掩模层；
形成贯穿所述绝缘叠层结构的多个沟道柱，所述沟道柱包括功能层、位于所述功能层上的沟道层以及位于所述沟道层上的填充层，其中，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层；
去除所述沟道柱顶部的电荷存储层以形成空隙以及在所述空隙内形成氧化层，其中，去除所述沟道柱顶部的电荷存储层的同时，去除第二硬掩膜层；
去除所述沟道柱顶部的所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽；
在所述凹槽内沉积多晶硅形成插塞结构；
其中，所述沟道柱顶部的电荷存储层由所述氧化层与插塞结构隔离。
2.根据权利要求1所述的制造方法，其特征在于，在所述空隙内形成氧化层的同时，在所述第一硬掩模层上形成氧化层。
3.根据权利要求2所述的制造方法，其特征在于，去除所述沟道柱顶部的所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽包括：
在所述氧化层上依次形成抗反射涂层和光阻层；
对所述光阻层进行图案化处理以及根据图案化处理的光阻层刻蚀抗反射涂层形成开口；
采用具有开口的抗反射涂层作为掩膜刻蚀所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽；
其中，所述凹槽未延伸至所述电荷存储层。
4.根据权利要求1所述的制造方法，其特征在于，形成所述沟道柱的步骤包括：
贯穿所述绝缘叠层结构与部分所述衬底形成多个沟道孔；
在所述沟道孔的底部形成外延层，所述外延层与所述衬底接触；以及
在所述沟道孔的侧壁和底部依次形成功能层、沟道层和填充层；
其中，所述沟道层位于所述外延层上方，并与所述外延层接触。
5.根据权利要求1所述的制造方法，其特征在于，形成空隙的步骤包括：
去除所述沟道柱顶部的电荷存储层时，所述电荷存储层相对于栅氧化层和隧穿氧化层具有高的刻蚀选择比。
6.根据权利要求5所述的制造方法，其特征在于，所述电荷存储层相对于栅氧化层和隧穿氧化层的刻蚀速率比至少大于30:1。
7.根据权利要求1所述的制造方法，其特征在于，还包括：
采用多个栅极导体置换多个牺牲层，从而形成栅叠层结构。
8.一种3D存储器件，其特征在于，包括：
衬底；
位于衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的栅极导体和绝缘层；
位于所述栅叠层结构上的第一硬掩膜层，所述第一硬掩膜层为氧化层；以及
贯穿所述栅叠层结构的多个沟道柱，所述沟道柱包括位于沟道柱侧壁和底部的功能层、沟道层以及填充层；
位于所述沟道柱下方的外延层，并与沟道层接触，所述外延层从沟道柱的下表面延伸至所述衬底内；
其中，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层；
位于所述沟道柱顶部的电荷存储层上方的氧化层；
位于沟道柱顶部的插塞结构，所述插塞结构完全覆盖所述沟道柱；
其中，所述沟道柱顶部的电荷存储层由所述氧化层与插塞结构隔离。
9.根据权利要求8所述的3D存储器件，其特征在于，所述电荷存储层相对于栅氧化层、隧穿氧化层以及氧化层具有高的刻蚀选择比。
10.根据权利要求9所述的3D存储器件，其特征在于，所述电荷存储层相对于栅氧化层、隧穿氧化层以及氧化层的刻蚀速率比至少大于30:1。
CN201911414935.3A 2019-12-31 2019-12-31 3d存储器件及其制造方法 Active CN111180451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911414935.3A CN111180451B (zh) 2019-12-31 2019-12-31 3d存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911414935.3A CN111180451B (zh) 2019-12-31 2019-12-31 3d存储器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111180451A CN111180451A (zh) 2020-05-19
CN111180451B true CN111180451B (zh) 2023-04-11

Family

ID=70654295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911414935.3A Active CN111180451B (zh) 2019-12-31 2019-12-31 3d存储器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111180451B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021237489A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
US11532640B2 (en) 2020-05-29 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a three-dimensional memory
US11404091B2 (en) 2020-06-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array word line routing
US11355516B2 (en) 2020-07-16 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11647634B2 (en) 2020-07-16 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11423966B2 (en) * 2020-07-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array staircase structure
CN112259547A (zh) * 2020-10-23 2021-01-22 长江存储科技有限责任公司 半导体器件及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679907B1 (en) * 2016-02-29 2017-06-13 Sandisk Technologies Llc Three-dimensional memory device with charge-trapping-free gate dielectric for top select gate electrode and method of making thereof
CN107464817A (zh) * 2017-08-23 2017-12-12 长江存储科技有限责任公司 一种3d nand闪存的制作方法
CN107731840A (zh) * 2017-08-24 2018-02-23 长江存储科技有限责任公司 一种3d nand闪存结构的制备工艺
CN109196645A (zh) * 2018-06-08 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器件的双堆栈沟道孔结构的方法
CN109712977A (zh) * 2019-01-15 2019-05-03 长江存储科技有限责任公司 三维存储器件及其制备方法
CN109727908A (zh) * 2018-11-26 2019-05-07 长江存储科技有限责任公司 3d nand存储器件中导电插塞的形成方法及3d nand存储器件
CN110313061A (zh) * 2017-03-08 2019-10-08 长江存储科技有限责任公司 三维存储器设备的接合开口结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711524B2 (en) * 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
US10522561B2 (en) * 2017-08-23 2019-12-31 Yangtze Memory Technologies Co., Ltd. Method for forming a three-dimensional memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679907B1 (en) * 2016-02-29 2017-06-13 Sandisk Technologies Llc Three-dimensional memory device with charge-trapping-free gate dielectric for top select gate electrode and method of making thereof
CN110313061A (zh) * 2017-03-08 2019-10-08 长江存储科技有限责任公司 三维存储器设备的接合开口结构及其形成方法
CN107464817A (zh) * 2017-08-23 2017-12-12 长江存储科技有限责任公司 一种3d nand闪存的制作方法
CN107731840A (zh) * 2017-08-24 2018-02-23 长江存储科技有限责任公司 一种3d nand闪存结构的制备工艺
CN109196645A (zh) * 2018-06-08 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器件的双堆栈沟道孔结构的方法
CN109727908A (zh) * 2018-11-26 2019-05-07 长江存储科技有限责任公司 3d nand存储器件中导电插塞的形成方法及3d nand存储器件
CN109712977A (zh) * 2019-01-15 2019-05-03 长江存储科技有限责任公司 三维存储器件及其制备方法

Also Published As

Publication number Publication date
CN111180451A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
CN111180451B (zh) 3d存储器件及其制造方法
CN110137178B (zh) 3d存储器件及其制造方法
CN109390348B (zh) 3d存储器件及其制造方法
CN110349966B (zh) 3d存储器件的制造方法及3d存储器件
CN109003983B (zh) 3d存储器件及其制造方法
CN111211130B (zh) 3d存储器件及其制造方法
CN109192735B (zh) 3d存储器件及其制造方法
CN113224079B (zh) 3d存储器件及其制造方法
CN110289259B (zh) 3d存储器件及其制造方法
CN110379812B (zh) 3d存储器件及其制造方法
CN110828470B (zh) 3d存储器件及其制造方法
CN110808254B (zh) 3d存储器件及其制造方法
CN109037226B (zh) 3d存储器件及其制造方法
CN110828469A (zh) 3d存储器件及其制造方法
CN110676257A (zh) 3d存储器件及其制造方法
CN111211131A (zh) 3d存储器件及其制造方法
CN111211128B (zh) 3d存储器件及其制造方法
CN110943089B (zh) 3d存储器件及其制造方法
CN110767656B (zh) 3d存储器件及其制造方法
CN110808252B (zh) 3d存储器件及其制造方法
CN111180452B (zh) 3d存储器件及其制造方法
CN111370418B (zh) 3d存储器件的制造方法
CN109449162B (zh) 3d存储器件的制造方法及3d存储器件
CN109003984B (zh) 3d存储器件及其制造方法
CN111384061B (zh) 3d存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant