CN111179849B - 控制单元、控制电路、显示装置及其控制方法 - Google Patents

Abstract

本申请提供了一种控制单元、控制电路、显示装置及其控制方法，涉及显示技术领域，能够改善显示装置在不同刷新频率下的显示效果。其中控制单元包括：像素控制电路，像素控制电路配置为将第一输入信号端提供的第一输入信号传输至第一输出信号端，将第二输入信号端提供的第二输入信号传输至第二输出信号端；以及将第三输入信号端提供的第三输入信号传输至第一输出信号端和第二输出信号端。像素电路，像素电路配置为将数据信号端提供的数据信号传输至第一节点；将第一初始电压信号端提供的第一初始电压传输至第一节点。像素控制电路的第一输出信号端与像素电路的第一复位信号端电连接，像素控制电路的第二输出信号端与像素电路的扫描信号端电连接。

Description

控制单元、控制电路、显示装置及其控制方法

技术领域

本发明涉及显示技术领域，尤其涉及一种控制单元、控制电路、显示装置及其控制方法。

背景技术

OLED(Organic Light-Emitting，有机发光二极管)显示装置相对于液晶显示装置具有高对比度、高相应、低能耗、可柔性化、自发光、宽视角及响应速度快等优点。

而AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极管)显示装置则具有更宽的视角、更高的刷新率和更薄的尺寸，因此已成为显示技术领域的研究热点。

发明内容

本发明的实施例提供一种控制单元、控制电路、显示装置及其控制方法，能够改善显示装置在不同刷新频率下的显示效果。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种控制单元，包括：

像素控制电路，所述像素控制电路与第一输入信号端、第二输入信号端、第三输入信号端、第一电压信号端、第二电压信号端、第一输出信号端和第二输出信号端电连接；所述像素控制电路配置为在所述第一电压信号端的控制下，将所述第一输入信号端提供的第一输入信号传输至所述第一输出信号端，将所述第二输入信号端提供的第二输入信号传输至所述第二输出信号端；以及在所述第二电压信号端的控制下，将所述第三输入信号端提供的第三输入信号传输至所述第一输出信号端和所述第二输出信号端。

像素电路，所述像素电路与第一复位信号端、扫描信号端、数据信号端、第一初始电压信号端电连接且所述像素电路具有第一节点；所述像素电路配置为在所述扫描信号端的控制下，将所述数据信号端提供的数据信号传输至第一节点；以及在所述第一复位信号端的控制下，将所述第一初始电压信号端提供的第一初始电压传输至所述第一节点。

所述像素控制电路的第一输出信号端与所述像素电路的第一复位信号端电连接，所述像素控制电路的第二输出信号端与所述像素电路的扫描信号端电连接。

可选的，所述控制单元还包括移位寄存器，所述移位寄存器与输入信号端和输出信号端电连接；所述移位寄存器的输入信号端与所述像素控制电路的第一输入信号端电连接，所述移位寄存器的输出信号端与所述像素控制电路的第二输入信号端电连接。

可选的，所述移位寄存器还与时钟信号端、第三电压信号端和第四电压信号端电连接；所述移位寄存器配置为在所述输入信号端和所述第三电压信号端的控制下，将所述时钟信号端提供的时钟信号和所述第四电压信号端提供的第四电压信号传输至所述输出信号端。

所述第四电压信号端与所述像素控制电路的第三输入信号端电连接。

可选的，所述像素控制电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的栅极与第一电压信号端电连接，所述第一晶体管的第一极与所述第一输入信号端电连接，所述第一晶体管的第二极与所述第一输出信号端电连接；所述第二晶体管的栅极与第一电压信号端电连接，所述第二晶体管的第一极与所述第二输入信号端电连接，所述第二晶体管的第二极与所述第二输出信号端电连接；所述第三晶体管的栅极与第二电压信号端连接，所述第三晶体管的第一极与所述第三输入信号端电连接，所述第三晶体管的第二极与所述第一输出信号端电连接；所述第四晶体管的栅极与第二电压信号端电连接，所述第四晶体管的第一极与所述第三输入信号端电连接，所述第四晶体管的第二极与所述第二输出信号端电连接。

可选的，所述像素电路包括：

数据写入模块，所述数据写入模块与所述扫描信号端、所述数据信号端、所述第一节点电连接；所述数据写入模块配置为在所述扫描信号端的控制下，将所述数据信号端提供的数据信号写入所述第一节点。

驱动模块，所述驱动模块与电源电压信号端和所述第一节点电连接，所述驱动模块配置为在所述第一节点和所述电源电压信号端的控制下，输出驱动信号，所述驱动信号用于驱动待驱动元件发光。

控制模块，所述控制模块与所述电源电压信号端、使能信号端、所述驱动模块和待驱动元件电连接，所述控制模块配置为在所述使能信号端的控制下，使所述驱动模块与待驱动元件电连接，以驱动待驱动元件发光。

复位模块，所述复位模块与所述第一节点、所述第一复位信号端、第二复位信号端、所述第一初始电压信号端、第二初始电压信号端和待驱动元件电连接，所述复位模块配置为在所述第一复位信号端的控制下，将所述第一初始电压信号端提供的第一初始电压传输至第一节点，在所述第二复位信号端的控制下，将所述第二初始电压信号端提供的第二初始电压传输至待驱动元件。

另一方面，提供一种控制电路，包括多个控制单元，所述控制单元为如上所述的控制单元。

所有所述控制单元的第一电压信号端电连接，所有所述控制单元的第二电压信号端电连接。

可选的，在所述控制单元包括移位寄存器的情况下，多个所述移位寄存器中第一级移位寄存器的输入信号端与起始信号电连接，第N-1级移位寄存器的输出信号端、第N级移位寄存器的输出信号端分别与和第N-1级移位寄存器、第N级移位寄存器对应的像素控制电路的第二输入信号端连接，其中第N级为最后一级移位寄存器，N为正整数。

除了第一级移位寄存器、第N-1级移位寄存器和第N级移位寄存器外，第M级移位寄存器的输出信号端与第M+2级移位寄存器的输入信号端、与第M级移位寄存器对应的像素控制电路的第二输入信号端电连接，其中1＜M＜N-1。

另一方面，提供一种显示装置，包括显示面板，所述显示面板包括控制电路，所述控制电路为如上所述的控制电路。

又一方面，提供一种如上所述的显示装置的控制方法，包括：

在第一刷新频率下，控制电路中的像素控制电路，在第一电压信号端的控制下，将所述第一输入信号端提供的第一输入信号传输至第一输出信号端，将所述第二输入信号端提供的第二输入信号传输至第二输出信号端。

在第二刷新频率下，所述像素控制电路在第二电压信号端的控制下，将所述第三输入信号端提供的第三输入信号同时传输至第一输出信号端和第二输出信号端。

其中，所述第一刷新频率大于所述第二刷新频率。

可选的，所述像素控制电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。

在所述第一刷新频率下：所述第一晶体管和所述第二晶体管开启，第三晶体管和第四晶体管关闭；所述第一晶体管将所述第一输入信号端提供的第一输入信号传输至第一输出信号端，所述第二晶体管将所述第二输入信号端提供的第二输入信号传输至所述第二输出信号端。

在所述第二刷新频率下：所述第三晶体管和所述第四晶体管开启，所述第一晶体管和所述第二晶体管关闭；所述第三晶体管将第三输入信号端提供的第三输入信号传输至所述第一输出信号端，所述第四晶体管将第三输入信号端提供的第三输入信号传输至所述第二输出信号端。

本申请中的实施例提供了一种控制单元、控制电路、显示装置及其控制方法。其中的控制单元包括像素控制电路和像素电路，像素控制电路用于为像素电路中的第一复位信号端和扫描信号端提供第一复位信号和扫描信号，且像素控制电路可以在第一电压信号端和第二电压信号端的控制下向第一复位信号端和扫描信号端提供不同的第一复位信号和扫描信号，以使得显示装置工作在不同刷新频率下时，第一复位信号端和扫描信号端所述接收的信号不同，即其可以实现在较低刷新频率下为第一复位信号端和扫描信号端提供更大的第一复位信号和扫描信号，以减少像素电路的漏电流，从而使得显示装置在不同刷新频率下工作时，输入相同灰阶时实际显示的亮度相同或更相近，以改善显示装置的显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示面板的结构示意图；

图2a-图2e为本发明实施例提供的一种像素电路的结构示意图；

图3为本发明实施例提供的一种像素控制电路的结构示意图；

图4a-图4b为本发明实施例提供的一种控制单元的结构示意图；

图5为相关技术中输入相同灰阶时不同刷新频率下待驱动元件的实际显示亮度示意图；

图6a-图6b为本发明实施例提供的另一种控制单元的结构示意图；

图7为本发明实施例提供的另一种控制单元的结构示意图；

图8为本发明实施例提供的一种控制电路的结构示意图；

图9为本发明实施例提供的一种显示装置的控制方法流程示意图；

图10a为本发明实施例提供的不同刷新频率下第一电压信号和第二电压信号的波形示意图；

图10b为本发明实施例提供的输入相同灰阶时不同刷新频率下待驱动元件的实际显示亮度示意图。

附图标记：

1-控制电路；10-控制单元；100-像素控制电路；101-像素电路；1010-数据写入模块；1011-驱动模块；1012-控制模块；1013-复位模块；102-移位寄存器；2-显示面板；D-待驱动元件；N1-第一节点；Input-输入信号端；Input1-第一输入信号端；Input2-第二输入信号端；Input3-第三输入信号端；Out-输出信号端；Out1-第一输出信号端；Out2-第二输出信号端；CLK-时钟信号端；V1-第一电压信号端；V2-第二电压信号端；V3-第三电压信号端；V4-第四电压信号端；Rst1-第一复位信号端；Rst2-第二复位信号端；Gate-扫描信号端；Data-数据信号端；Vinit1-第一初始电压信号端；Vinit2-第二初始电压信号端；EM-使能信号端；VDD-电源电压信号端。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种OLED显示装置，该OLED显示装置包括显示面板2。

如图1所示，显示面板2包括多个亚像素P，多个亚像素P成矩阵均匀分布，在每个亚像素P中均设置有像素电路101和与该像素电路101连接的待驱动元件D。待驱动元件D为电流驱动型的发光器件D，进一步地，发光器件可以为电流型发光二极管，例如，微型发光二极管、迷你发光二极管、有机电致发光二极管或量子点发光二极管(Quantum Dot LightEmitting Diodes，QLED)。

如图2a所示，像素电路101与第一复位信号端Rst1、扫描信号端Gate、数据信号端Data、第一初始电压信号端Vinit1电连接且像素电路101具有第一节点N1。第一复位信号端Rst1用于接收第一复位信号，并将该第一复位信号传输至像素电路101中；扫描信号端Gate用于接收扫描信号，并将该扫描信号传输至像素电路101中；数据信号端Data用于接收数据信号，并将该数据信号传输至像素电路101中。

像素电路101用于在扫描信号端Gate的控制下，将数据信号端Data提供的数据信号传输至第一节点N1，将数据信号写入第一节点N1；以及在第一复位信号端Rst1的控制下，将第一初始电压信号端Vinit1提供的第一初始电压传输至第一节点N1，对第一节点N1进行复位。

如图2b所示，像素电路101包括：数据写入模块1010，数据写入模块1010与扫描信号端Gate、数据信号端Data、第一节点N1电连接。扫描信号端Gate用于接收扫描信号，并将该扫描信号传输至数据写入模块1010中；数据信号端Data用于接收数据信号，并将该数据信号传输至数据写入模块1010中。

数据写入模块1010用于在扫描信号端Gate的控制下，将数据信号端Data提供的数据信号写入第一节点N1。

驱动模块1011，驱动模块1011与电源电压信号端VDD和第一节点N1电连接。电源电压信号端VDD用于接收电源电压信号端VDD，并将该电源电压信号传输至驱动模块1011中。

驱动模块1011用于在第一节点N1和电源电压信号端VDD的控制下，输出驱动信号，驱动信号用于驱动待驱动元件D发光。

控制模块1012，控制模块1012与电源电压信号端VDD、使能信号端EM、驱动模块1011和待驱动元件D电连接。使能信号端EM用于接收使能信号，并将该使能信号传输至控制模块1012中。

控制模块1012用于在使能信号端EM的控制下，使驱动模块1011与待驱动元件D电连接，以驱动待驱动元件D发光。

复位模块1013，复位模块1013与第一节点N1、第一复位信号端Rst1、第二复位信号端Rst2、第一初始电压信号端Vinit1、第二初始电压信号端Vinit2和待驱动元件D的阳极电连接。第一复位信号端Rst1用于接收第一复位信号，并将该第一复位信号传输至复位模块1013中；第二复位信号端Rst2用于接收第二复位信号，并将该第二复位信号传输至复位模块1013中；第一初始电压信号端Vinit1用于接收第一初始电压信号，并将该第一初始电压信号传输至复位模块1013中；第二初始电压信号端Vinit2用于接收第二初始电压信号，并将该第二初始电压信号传输至复位模块1013中。

复位模块1013用于在第一复位信号端Rst1的控制下，将第一初始电压信号端Vinit1提供的第一初始电压信号传输至第一节点N1，对第一节点N1复位；在第二复位信号端Rst2的控制下，将第二初始电压信号端Vinit2提供的第二初始电压信号传输至待驱动元件D的阳极，对待驱动元件D的阳极复位。

可选的，如图2c所示，复位模块1013与第一节点N1、第一复位信号端Rst1、第一初始电压信号端Vinit1和待驱动元件D的阳极电连接。复位模块1013用于在第一复位信号端Rst1的控制下，将第一初始电压信号端Vinit1提供的第一初始电压信号传输至第一节点N1和待驱动元件D的阳极，对第一节点N1和待驱动元件D的阳极复位。

示例的，第一初始电压信号端Vinit1提供的第一初始电压信号为负的低电平，第二初始电压信号端Vinit2提供的第二初始电压信号为负的低电平，电源电压信号端VDD提供的电源电压信号为高电平。

可选的，如图2d和图2e所示，像素电路101为7T1C型像素电路101。示例的，该像素电路101包括驱动晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7和电容C。

可选的，像素电路101中的所有的晶体管例如均为P型晶体管。

如图2d所示，驱动晶体管T1的栅极与第一节点N1电连接，驱动晶体管T1的第一极与晶体管T2的第二极电连接，驱动晶体管T1的第二极与晶体管T3的第一极电连接；晶体管T2的栅极与扫描信号端Gate电连接，晶体管T2的第一极与数据信号端Data电连接；晶体管T3的栅极与扫描信号端Gate电连接，晶体管T3的第二极与第一节点N1电连接；晶体管T4的栅极与第一复位信号端Rst1电连接，晶体管T4的第一极与第一初始电压信号端Vinit1电连接，晶体管T4的第二极与第一节点N1电连接；晶体管T5的栅极与第二复位信号端Rst2电连接，晶体管T5的第一极与第二初始电压信号端Vinit2电连接，晶体管T5的第二极与待驱动元件D的阳极电连接；晶体管T6的栅极与使能信号端EM电连接，晶体管T6的第一极与电源电压信号端VDD电连接，晶体管T6的第二极与驱动晶体管T1的第一极电连接；晶体管T7的栅极与使能信号端EM电连接，晶体管T7的第一极与驱动晶体管T1的第二极电连接，晶体管T7的第二极与待驱动元件D的阳极电连接，待驱动元件D的阴极与接地端VSS电连接；电容C的另一端与电源电压信号端VDD电连接。

如图2e所示，驱动晶体管T1、晶体管T2、晶体管T3、晶体管T6、晶体管T7和电容C的连接关系与图2d中相同，因此不再赘述。晶体管T4的栅极与第一复位信号端Rst1电连接，晶体管T4的第一极与第一初始电压信号端Vinit1电连接，晶体管T4的第二极与第一节点N1电连接；晶体管T5的栅极与第一复位信号端Rst1电连接，晶体管T5的第一极与第一初始电压信号端Vinit1电连接，晶体管T5的第二极与待驱动元件D的阳极电连接。

参考图2d所示，在像素电路101工作的复位阶段：第一复位信号端Rst1控制晶体管T4开启，将第一初始电压信号端Vinit1提供的第一初始电压信号传输至第一节点N1，对第一节点N1复位；第二复位信号端Rst2控制晶体管T5开启，将第二初始电压信号端Vinit2提供的第二初始电压信号传输至待驱动元件D的阳极，对待驱动元件D复位。在第一节点N1的电位等于第一初始电压信号的电位(例如为负电位)时，驱动晶体管T1处于开启状态，晶体管T2、晶体管T3、晶体管T6、晶体管T7处于关闭状态。

在数据写入阶段:扫描信号端Gate控制晶体管T2、晶体管T3开启，数据信号端Data提供的数据信号经过晶体管T2、驱动晶体管T1和晶体管T3写入第一节点N1，对电容C充电；晶体管T4、晶体管T5、晶体管T6、晶体管T7处于关闭状态。

在发光阶段：使能信号端EM的控制下，晶体管T6和晶体管T7开启，电容C向驱动晶体管T1的栅极放电，驱动晶体管T1在其栅极电压和电源电压信号端VDD提供的电源电压信号的控制下输出驱动信号，驱动信号经晶体管T7传输至待驱动元件D的阳极，驱动待驱动元件D发光；晶体管T2、晶体管T3、晶体管T4、晶体管T5处于关闭状态。

如图1所示，显示面板2还包括多个像素控制电路100，同一行像素电路101与同一个像素控制电路100电连接，同一行的像素电路101和像素控制电路100构成一个控制单元10。

如图3所示，像素控制电路100与第一输入信号端Input1、第二输入信号端Input2、第三输入信号端Input3、第一电压信号端V1、第二电压信号端V2、第一输出信号端Out1和第二输出信号端Out2电连接。第一输入信号端Input1用于接收第一输入信号，并将该第一输入信号传输至像素控制电路100中；第二输入信号端Input2用于接收第二输入信号，并将该第二输入信号传输至像素控制电路100中；第三输入信号端Input3用于接收第三输入信号，并将该第三输入信号传输至像素控制电路100中；第一电压信号端V1用于接收第一电压信号，并将该第一电压信号传输至像素控制电路100中；第二电压信号端V2用于接收第二电压信号，并将该第二电压信号传输至像素控制电路100中。

像素控制电路100用于在第一电压信号端V1的控制下，将第一输入信号端Input1提供的第一输入信号传输至第一输出信号端Out1，将第二输入信号端Input2提供的第二输入信号传输至第二输出信号端Out2；以及在第二电压信号端V2的控制下，将第三输入信号端Input3提供的第三输入信号传输至第一输出信号端Out1和第二输出信号端Out2。

下面以控制单元10中的多个像素电路101中的一个像素电路101与像素控制电路100之间的连接关系为例，以说明像素控制电路100与同一行的像素电路101之间的连接关系，但本领域技术人员应该可以理解到，控制单元10中每个像素电路101与像素控制电路100的连接关系均相同。

如图4a所示，像素控制电路100的第一输出信号端Out1与像素电路101的第一复位信号端Rst1电连接，像素控制电路100的第二输出信号端Out2与像素电路101的扫描信号端Gate电连接。

在第一电压信号端V1的控制下，像素控制电路100将第一输入信号端Input1提供的第一输入信号传输至像素电路101中的第一复位信号端Rst1，将第二输入信号端Input2提供的第二输入信号传输至像素电路101中的扫描信号端Gate。

在第二电压信号端V2的控制下，像素控制电路100将第三输入信号端Input3提供的第三输入信号传输至像素电路101中的第一复位信号端Rst1和扫描信号端Gate。

在此基础上，可选的，如图4b所示，在像素电路101还与第二复位信号端Rst2电连接的情况下，像素控制电路100的第一输出信号端Out1还与像素电路101的第二复位信号端Rst2电连接。

示例的，在第一刷新频率下，第一电压信号端V1控制像素控制电路100为像素电路101提供第一复位信号和扫描信号。在第二刷新频率下，第二电压信号端V2控制像素控制电路100为像素电路101提供第一复位信号和扫描信号，且第一刷新频率大于第二刷新频率。

其中，第一刷新频率和第二刷新频率为显示装置的刷新频率。

示例的，第一刷新频率为120HZ，第二刷新频率为60HZ。

显示装置的刷新频率越大，在1S内显示面板2能够显示的图像帧数量越多，因此，较高的刷新频率可以适用于需要画面连续性更好、画面更清晰的应用场景，比如游戏场景。而显示装置的刷新频率越低，显示装置的功耗越低，因此，较低的刷新频率可以适用于对画面连续性和画面清晰度要求较低的应用场景，比如浏览场景。本申请中的显示装置具有两种不同的刷新频率，以适应显示装置在不同应用场景下的需求。

在每帧图像的周期中，包括显示区和Porch区(遮没区)，其中Porch区也可称为BlanK(空白)区。示例的，在第一刷新频率下，每帧图像的周期中显示区的时长为Active1、Porch区的时长为P1，P1为预设值，例如为16H(H为每行的扫描时间)；在第二刷新频率下，每帧图像的周期中显示区的时长为Active2、Porch区的时长为P2；而第一刷新频率和第二刷新频率的切换是在PWM(Pulse Width Modulation，脉宽调制)不变的前提下进行的，因此在1S内，第一刷新频率＝1/(Active1+P1)，第二刷新频率＝1/(Active2+P2)，而P2＝Active1+P1。由于P1较小，在忽略P1的情况下，第二刷新频率Porch区的时长P2近似等于Active1。

当向某一亚像素在第一刷新频率和第二刷新频率下输入相同的灰阶时，在使用同一个gamma(伽马曲线)时，二者的充电时间相同，也就是说第一刷新频率的显示区时长Active1和第二刷新频率的显示区的时长Active2相等，因此以下将Active1和Active2均称为Active。

如图5所示，在相关技术中，显示装置在不同的刷新频率下工作时，显示区的时长Active相等，忽略第一刷新频率下Porch区的时长后P1，仅在第二刷新频率时存在Porch区，Porch区的时长为P2。也就是说，在第一刷新频率下，一帧画面的周期是t1，在第二刷新频率下，一帧画面的周期是t2，且t2＝2t1。

参考图2d所示，当驱动晶体管T1驱动待驱动元件D发光时，虽然晶体管T3和晶体管T4处于关闭状态，但由于晶体管均存在漏电流，所以晶体管T3和晶体管T4会导致第一节点N1的电位降低，驱动晶体管T1驱动待驱动元件D发光的时间越久，晶体管T3和晶体管T4的漏电流越大，第一节点N1的电位越低，而第一节点N1的电位越低，会导致待驱动元件D的亮度(灰阶决定亮度)相对于实际需要显示的亮度更高。由于第二刷新频率下存在Porch区，因此，会导致在第二刷新频率下工作的像素电路101的漏电流大于在第一刷新频率下工作的像素电路101的漏电流，最终导致在输入相同的灰阶时，第一刷新频率下待驱动元件D实际显示的亮度小于第二刷新频率下待驱动元件D实际显示的亮度，即如图5所示，t1对应的亮度a小于t2对应的亮度b，二者之间的差值为c。所以，在相关技术中，由于像素电路101在较小刷新频率工作时的漏电流比在较高刷新频率下工作时的漏电流大，从而导致显示装置在不同刷新频率下输入相同灰阶时，会出现较小刷新频率下实际显示的亮度大于较高刷新频率下实际显示的亮度的问题，尤其是在输入中低灰阶时，亮度差异会更加明显，易被人眼识别到，所以相关技术中显示装置的显示效果较差。

需要说明的是，在图2d中所示的像素电路101中，数据信号端提供(输入)的数据信号决定了灰阶，不同的灰阶对应不同的亮度，而在本申请的像素电路101中，第一节点N1的电位越小，待驱动元件D的亮度越大，因此，漏电流越大，会导致驱动元件D实际显示的亮度相对于其需要显示的亮度更亮。

如图2d所示，影响晶体管T3漏电流的因素为其栅极信号，即扫描信号端Gate提供的扫描信号；影响晶体管T4漏电流大小的因素为其栅极信号，即第一复位信号端Rst1提供的第一复位信号。当扫描信号和第一复位信号越大时，则晶体管T3和晶体管T4关闭的越彻底，各自的漏电流也越小，从而整个像素电路101的漏电流越小。

本申请中的实施例提供了一种控制单元10，该控制单元10包括像素控制电路100和像素电路101，其中像素控制电路100用于为像素电路101中的第一复位信号端Rst1和扫描信号端Gate提供第一复位信号和扫描信号，且像素控制电路100可以在第一电压信号端V1和第二电压信号端V2的控制下向第一复位信号端Rst1和扫描信号端Gate提供不同的第一复位信号和扫描信号。而在相关技术中，由移位寄存器为像素电路101中的第一复位信号端Rst1和扫描信号端Gate提供第一复位信号和扫描信号，该第一复位信号和扫描信号并不会根据显示装置的刷新频率的不同而发生变化。而在本申请中，像素控制电路100可以在第一电压信号端V1和第二电压信号端V2的控制下向第一复位信号端Rst1和扫描信号端Gate提供不同的第一复位信号和扫描信号，以使得显示装置工作在不同刷新频率下时，第一复位信号端Rst1和扫描信号端Gate所述接收的信号不同，即其可以实现在较低刷新频率下为第一复位信号端Rst1和扫描信号端Gate提供更大的第一复位信号和扫描信号，以减少像素电路101的漏电流，从而使得显示装置在不同刷新频率下工作时，输入相同灰阶时实际显示的亮度相同或更相近，以改善显示装置的显示效果。

可选的，如图6a所示，控制单元10还包括移位寄存器102，移位寄存器102与输入信号端Input和输出信号端Out电连接。

移位寄存器102的输入信号端Input与像素控制电路100的第一输入信号端Input1电连接，移位寄存器102的输出信号端Out与像素控制电路100的第二输入信号端Input2电连接。输入信号端Input用于接收输入信号，并向移位寄存器102输入该输入信号。

通过移位寄存器102向像素控制电路100的第一输入信号端Input1和第二输入信号端Input2提供第一输入信号和第二输入信号，可以减少控制单元10中信号的数量，简化电路结构。

示例的，多个移位寄存器102在级联时，第一级移位寄存器的输出信号端Out例如与第二级移位寄存器的输入信号端Input电连接，第一级移位寄存器的输入信号端Input与起始信号电连接，起始信号用于使第一级移位寄存器开始工作。

除了第一级移位寄存器外，其余移位寄存器的输出信号端Out和下一级移位寄存器的输入信号端Input电连接。

需要说明的是，本申请中对移位寄存器102的级联方式并不做限定，以上级联方式仅为示例，移位寄存器102还可以为其它级联方式。

在此基础上，可选的，如图6b所示，移位寄存器102还与时钟信号端CLK、第三电压信号端V3和第四电压信号端V4电连接。时钟信号端CLK用于接收时钟信号，并向移位寄存器102输入该时钟信号；第三电压信号端V3用于接收第三电压信号，并向移位寄存器102输入该第三电压信号；第四电压信号端V4用于接收第四电压信号，并向移位寄存器102输入该第四电压信号。

示例的，时钟信号端CLK用于接收时钟信号，该时钟信号例如可以为clk，也可以为clb，本申请在此不做限定。

示例的，第三电压信号为低电平信号，第四电压信号为高电平信号。

移位寄存器102用于在输入信号端Input和第三电压信号端V3的控制下，将时钟信号端CLK提供的时钟信号和第四电压信号端V4提供的第四电压信号传输至输出信号端Out。

第四电压信号端V4与像素控制电路100的第三输入信号端Input3电连接，可以进步一步减少控制单元10中信号的数量，简化控制电路的结构。

相关技术中，移位寄存器102的输入信号端Input直接与像素电路101的第一复位信号端Rst1电连接，为第一复位信号端Rst1提供第一复位信号，移位寄存器102的输出端Out直接与像素电路101的扫描信号端Gate电连接，为扫描信号端Gate提供扫描信号。由于移位寄存器102中的电路较为复杂，所以电阻较大，因此从移位寄存器102的输出信号端Out输出的输出信号实际是小于第四电压信号端V4接收的第四电压信号，而该输出信号将会作为扫描信号和第一复位信号(例如作为下一级移位寄存器的第一复位信号)使用，所以，该扫描信号和第一复位信号实际上是小于第四电压信号的。

而在本申请中，在显示装置工作在较高刷新频率下时，像素电路101中接收的第一复位信号和扫描信号与相关技术中的相同；在显示装置工作在较低刷新频率下时，则可以通过移位寄存器102的第四电压信号端V4直接为像素控制电路100的第三输入信号端Input3提供第三输入信号，由于像素控制电路100的电阻较小，可以忽略，因此第三输入信号的大小等于第四电压信号，所以可使得像素电路101中的扫描信号和第一复位信号的大小等于第四电压信号的大小。从而，本申请相对于相关技术，增大了像素电路101在较低刷新频率下工作时的扫描信号和第一复位信号的大小，所以可以降低像素电路101中的漏电流，改善显示装置的显示效果。且第三输入信号端Input3直接与第四电压信号端V4电连接，可以减少控制单元10中信号的数量，简化电路结构。

可选的，如图7所示，像素控制电路100包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4。第一晶体管M1的栅极与第一电压信号端V1电连接，第一晶体管M1的第一极与第一输入信号端Input1电连接，第一晶体管M1的第二极与第一输出信号端Out1电连接；第二晶体管M2的栅极与第一电压信号端V1电连接，第二晶体管M2的第一极与第二输入信号端Input2电连接，第二晶体管M2的第二极与第二输出信号端Out2电连接；第三晶体管M3的栅极与第二电压信号端V2连接，第三晶体管M3的第一极与第三输入信号端Input3电连接，第三晶体管M3的第二极与第一输出信号端Out1电连接；第四晶体管M4的栅极与第二电压信号端V2电连接，第四晶体管M4的第一极与第三输入信号端Input3电连接，第四晶体管M4的第二极与第二输出信号端Out2电连接。

可选的，第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的类型与像素电路101中各晶体管的类型相同。示例的，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和像素电路101中各晶体管均为P型晶体管。

需要说明的是，在本申请中，信号传入端为晶体管的第一极，信号传出端为晶体管的第二极。示例的，晶体管的第一极例如为源极，第二极例如为漏极。

像素控制电路100仅需4个晶体管即可，电路结构简单，电阻较小，有利于减少第四电压信号的损失，进一步降低像素电路101的漏电流。

可选的，如图8所示，在控制单元10包括移位寄存器102的情况下，控制电路1中的多个移位寄存器102中第一级移位寄存器的输入信号端与起始信号电连接，第N-1级移位寄存器的输出信号端、第N级移位寄存器的输出信号端分别与和第N-1级移位寄存器、第N级移位寄存器对应的像素控制电路100的第二输入信号端Input2连接，其中第N级为最后一级移位寄存器，N为正整数。

除了第一级移位寄存器102、第N-1级移位寄存器102和第N级移位寄存器102外，第M级移位寄存器102的输出信号端与第M+2级移位寄存器102的输入信号端Input、与第M级移位寄存器102对应的像素控制电路100的第二输入信号端Input2电连接，1＜M＜N-1。

如图8所示，第M级移位寄存器、第M+1级移位寄存器和第M+2级移位寄存器分别与时钟信号clk、时钟信号clb、第三电压信号端V3和第四电压信号端V4电连接。示例的，奇数行移位寄存器102例如使用时钟信号clk，偶数行移位寄存器102例如使用时钟信号clb。

像素控制电路100包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4电连接；其中，第一晶体管M1的第一极作为像素控制电路100的第一输入信号端Input1；第一晶体管M1的第二极和第三晶体管M3的第二极电连接，并作为像素控制电路100的第一输出信号端Out1。

第二晶体管M2的第一极作为像素控制电路100的第二输入信号端Input2，第二晶体管M2的第二极和第四晶体管M4的第二极电连接，并作为像素控制电路100的第二输出信号端Out2。

第三晶体管M3的第一极和第四晶体管M4的第一极电连接，并作为像素控制电路100的第三输入信号端Input3。

像素电路101与第一复位信号端Rst1、第二复位信号端Rst2和扫描信号端Gate电连接。

以第M+2级移位寄存器为例，第M+2级移位寄存器的输入信号端Input与第M级移位寄存器的输出信号端Out、第一晶体管M1的第一极、第二复位信号端Rst2电连接；第M+2级移位寄存器102的输出信号端与第二晶体管M2的第一极电连接；第四电压信号端V4与第三晶体管M3的第一极、第四晶体管M4的第一极电连接，第一晶体管M1的第二极和第三晶体管M3的第二极电连接，第二晶体管M2的第二极和第四晶体管M4的第二极电连接；上述的第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均指的是与第M+2级移位寄存器对应的像素控制电路100中的晶体管。

第一晶体管M1的第二极与第M+2个像素电路101的第一复位信号端Rst1电连接，为第M+2个像素电路101提供第一复位信号。

第二晶体管M2的第二极与第M+2个像素电路101的扫描信号端Gate电连接，为第M+2个像素电路101提供扫描信号端。

第M+2级移位寄存器的输入信号端Input为像素电路101的第二复位信号端提供第二复位信号。需要说明的是，第二复位信号并未受像素控制电路100的控制，其直接与移位寄存器102电连接，受移位寄存器102的控制。

可选的，如图8所示，在控制电路1中，所有控制单元10的第一电压信号端V1电连接，所有控制单元10的第二电压信号端V2电连接。

上述控制电路1与上述的控制单元10具有相同的有益效果，因此不再赘述。

如图9所示，本发明实施例还提供一种显示装置的控制方法，包括：

S1、参考8所示，在一帧图像的Porch区，在第一刷新频率下，控制电路1中的像素控制电路100，在第一电压信号端V1的控制下，将第一输入信号端Input1提供的第一输入信号传输至第一输出信号端Out1，将第二输入信号端Input2提供的第二输入信号传输至第二输出信号端Out2。

示例的，在第一刷新频率下，第一晶体管M1和第二晶体管M2开启，第三晶体管M3和第四晶体管M4关闭，移位寄存器102的输入信号端Input将输入信号通过第一晶体管M1传输至像素电路101的第一复位信号端Rst1；移位寄存器102的输出信号端Out将输出信号经过第二晶体管M2传输至像素电路101中的扫描信号端Gate。

S2、在一帧图像的Porch区，在第二刷新频率下，像素控制电路100在第二电压信号端V2的控制下，将第三输入信号端Input3提供的第三输入信号同时传输至第一输出信号端Out1和第二输出信号端Out2；其中，第一刷新频率大于第二刷新频率。

示例的，在第二刷新频率下，第一晶体管M1和第二晶体管M2关闭，第三晶体管M3和第四晶体管M4开启，移位寄存器102的第四电压信号端V4将第四电压信号通过第三晶体管M3传输至像素电路101的第一复位信号端Rst1，以及将第四电压信号通过第四晶体管M4传输至像素电路101中的扫描信号端Gate。

需要说明的是，在一帧图像的显示区内，像素控制电路100始终控制第一晶体管M1和第二晶体管M2开启，与显示装置的刷新频率无关。只有在Porch区时，控制电路1才会根据显示装置的刷新频率通过像素控制电路100控制传输给像素电路101中第一复位信号端Rst1和扫描信号端Gate的信号。

可选的，像素控制电路100包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4。

在第一刷新频率下：第一晶体管M1和第二晶体管M2开启，第三晶体管M3和第四晶体管M4关闭；第一晶体管M1将第一输入信号端Input1提供的第一输入信号传输至第一输出信号端Out1，第二晶体管M2将第二输入信号端Input2提供的第二输入信号传输至第二输出信号端Out2。

在第二刷新频率下：第三晶体管M3和第四晶体管M4开启，第一晶体管M1和第二晶体管M2关闭；第三晶体管M3将第三输入信号端Input3提供的第三输入信号传输至第一输出信号端Out1，第四晶体管M4将第三输入信号端Input3提供的第三输入信号传输至第二输出信号端Out2。

可选的，第一刷新频率为120HZ，第二刷新频率为60HZ。

可选的，如图10a所示，在第一刷新频率下，第一电压信号≤-10V；第二电压信号≥10V。在像素控制电路100中的晶体管均为P型管的情况下，第一晶体管M1和第二晶体管M2开启。

在第二刷新频率下，第一电压信号和第二电压信号的范围内均为-10V～10V，且在Porch区的时长P2范围内，第一电压信号为10V，第二电压信号为-10V。控制电路中的第三晶体管M3和第四晶体管M4开启。

如图10a所示，本领域技术人员应该可以理解P2＝t2-t1＝t1。

示例的，t1＝8.3ms。

针对图8所示的结构，结合图10a和图10b所示，在第二刷新频率下，在Porch区像素控制电路100控制第三晶体管M3和第四晶体管M4开启，将第四电压信号端V4提供的第四电压信号传输至像素电路101中的第一复位信号端Rst1和扫描信号端Gate。第四电压信号直接经过第三晶体管M3和第四晶体管M4传输，损耗较相关技术中第四电压信号直接经过移位寄存器102传输时的损耗较少，也就是说，在第二刷新频率下的Porch区，像素电路101中第一复位信号端Rst1和扫描信号端Gate的电压大于相关技术中第一复位信号端Rst1和扫描信号端Gate的电压，因此本申请可以降低像素电路101中Porch区工作时的漏电流大小，以使像素电路101工作在显示区和Porch区时的漏电流大小相等或相近。对比图5和图10b所示，本申请中的像素电路101工作在第一刷新频率和第二刷新频率下时，显示的亮度相同，显示装置的显示效果更好。

需要说明的是，本申请中的低电平例如为可以打开P型晶体管低电平，高电平例如为可以关闭P型晶体管的高电平。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种控制单元，其特征在于，包括：

像素控制电路，所述像素控制电路与第一输入信号端、第二输入信号端、第三输入信号端、第一电压信号端、第二电压信号端、第一输出信号端和第二输出信号端电连接；所述像素控制电路配置为在所述第一电压信号端的控制下，将所述第一输入信号端提供的第一输入信号传输至所述第一输出信号端，将所述第二输入信号端提供的第二输入信号传输至所述第二输出信号端；以及在所述第二电压信号端的控制下，将所述第三输入信号端提供的第三输入信号传输至所述第一输出信号端和所述第二输出信号端；

像素电路，所述像素电路与第一复位信号端、扫描信号端、数据信号端、第一初始电压信号端电连接且所述像素电路具有第一节点；所述像素电路配置为在所述扫描信号端的控制下，将所述数据信号端提供的数据信号传输至第一节点；以及在所述第一复位信号端的控制下，将所述第一初始电压信号端提供的第一初始电压传输至所述第一节点；

所述像素控制电路的第一输出信号端与所述像素电路的第一复位信号端电连接，所述像素控制电路的第二输出信号端与所述像素电路的扫描信号端电连接。

2.根据权利要求1所述的控制单元，其特征在于，所述控制单元还包括移位寄存器，所述移位寄存器与输入信号端和输出信号端电连接；所述移位寄存器的输入信号端与所述像素控制电路的第一输入信号端电连接，所述移位寄存器的输出信号端与所述像素控制电路的第二输入信号端电连接。

3.根据权利要求2所述的控制单元，其特征在于，所述移位寄存器还与时钟信号端、第三电压信号端和第四电压信号端电连接；所述移位寄存器配置为在所述输入信号端和所述第三电压信号端的控制下，将所述时钟信号端提供的时钟信号和所述第四电压信号端提供的第四电压信号传输至所述输出信号端；

所述第四电压信号端与所述像素控制电路的第三输入信号端电连接。

4.根据权利要求1所述的控制单元，其特征在于，所述像素控制电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的栅极与第一电压信号端电连接，所述第一晶体管的第一极与所述第一输入信号端电连接，所述第一晶体管的第二极与所述第一输出信号端电连接；所述第二晶体管的栅极与第一电压信号端电连接，所述第二晶体管的第一极与所述第二输入信号端电连接，所述第二晶体管的第二极与所述第二输出信号端电连接；所述第三晶体管的栅极与第二电压信号端连接，所述第三晶体管的第一极与所述第三输入信号端电连接，所述第三晶体管的第二极与所述第一输出信号端电连接；所述第四晶体管的栅极与第二电压信号端电连接，所述第四晶体管的第一极与所述第三输入信号端电连接，所述第四晶体管的第二极与所述第二输出信号端电连接。

5.根据权利要求1所述的控制单元，其特征在于，所述像素电路包括：

数据写入模块，所述数据写入模块与所述扫描信号端、所述数据信号端、所述第一节点电连接；所述数据写入模块配置为在所述扫描信号端的控制下，将所述数据信号端提供的数据信号写入所述第一节点；

驱动模块，所述驱动模块与电源电压信号端和所述第一节点电连接，所述驱动模块配置为在所述第一节点和所述电源电压信号端的控制下，输出驱动信号，所述驱动信号用于驱动待驱动元件发光；

控制模块，所述控制模块与所述电源电压信号端、使能信号端、所述驱动模块和待驱动元件电连接，所述控制模块配置为在所述使能信号端的控制下，使所述驱动模块与待驱动元件电连接，以驱动待驱动元件发光；

复位模块，所述复位模块与所述第一节点、所述第一复位信号端、第二复位信号端、所述第一初始电压信号端、第二初始电压信号端和待驱动元件电连接，所述复位模块配置为在所述第一复位信号端的控制下，将所述第一初始电压信号端提供的第一初始电压传输至第一节点，在所述第二复位信号端的控制下，将所述第二初始电压信号端提供的第二初始电压传输至待驱动元件。

6.一种控制电路，其特征在于，包括多个控制单元，所述控制单元为权利要求1-5任一项所述的控制单元；

所有所述控制单元的第一电压信号端电连接，所有所述控制单元的第二电压信号端电连接。

7.根据权利要求6所述的控制电路，其特征在于，在所述控制单元包括移位寄存器的情况下，多个所述移位寄存器中第一级移位寄存器的输入信号端与起始信号电连接，第N-1级移位寄存器的输出信号端、第N级移位寄存器的输出信号端分别与和第N-1级移位寄存器、第N级移位寄存器对应的像素控制电路的第二输入信号端连接，其中第N级为最后一级移位寄存器，N为正整数；

除了第一级移位寄存器、第N-1级移位寄存器和第N级移位寄存器外，第M级移位寄存器的输出信号端与第M+2级移位寄存器的输入信号端、与第M级移位寄存器对应的像素控制电路的第二输入信号端电连接，其中1＜M＜N-1。

8.一种显示装置，其特征在于，包括显示面板，所述显示面板包括控制电路，所述控制电路为权利要求6或7所述的控制电路。

9.一种如权利要求8所述的显示装置的控制方法，其特征在于，包括：

在第一刷新频率下，

控制电路中的像素控制电路，在第一电压信号端的控制下，将所述第一输入信号端提供的第一输入信号传输至第一输出信号端，将所述第二输入信号端提供的第二输入信号传输至第二输出信号端；

在第二刷新频率下，

所述像素控制电路在第二电压信号端的控制下，将所述第三输入信号端提供的第三输入信号同时传输至第一输出信号端和第二输出信号端；

其中，所述第一刷新频率大于所述第二刷新频率。

10.根据权利要求9所述的显示装置的控制方法，其特征在于，所述像素控制电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；

在所述第一刷新频率下：所述第一晶体管和所述第二晶体管开启，第三晶体管和第四晶体管关闭；所述第一晶体管将所述第一输入信号端提供的第一输入信号传输至第一输出信号端，所述第二晶体管将所述第二输入信号端提供的第二输入信号传输至所述第二输出信号端；

在所述第二刷新频率下：所述第三晶体管和所述第四晶体管开启，所述第一晶体管和所述第二晶体管关闭；所述第三晶体管将第三输入信号端提供的第三输入信号传输至所述第一输出信号端，所述第四晶体管将第三输入信号端提供的第三输入信号传输至所述第二输出信号端。

Images