CN111176881A - 一种基于线性编码的并行线性处理***的容错方法 - Google Patents
一种基于线性编码的并行线性处理***的容错方法 Download PDFInfo
- Publication number
- CN111176881A CN111176881A CN201911230396.8A CN201911230396A CN111176881A CN 111176881 A CN111176881 A CN 111176881A CN 201911230396 A CN201911230396 A CN 201911230396A CN 111176881 A CN111176881 A CN 111176881A
- Authority
- CN
- China
- Prior art keywords
- branch
- fault
- processing
- redundant
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000012937 correction Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种基于线性编码的并行线性处理***的容错方法,步骤一、设置K路并行线性处理支路;步骤二、对K路并行线性处理支路的处理系数进行线性编码,生成2路冗余线性处理支路的处理系数;步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算,生成K个基本数据与2个冗余数据;步骤四、对K个基本数据与2个冗余数据进行单故障检测,纠正错误数据,输出K个容错数据,其中错误支路为K+2个支路中的一路,根据E1和E2的值进行故障检测,确定第ki支路为错误分支。与现有技术相比,本发明(1)适用性广;(2)能够充分利用***的线性特性以提供容错保护;(3)容错率达到99%以上;(4)容错开销较小。
Description
技术领域
本发明涉及应用中的并行线性处理技术,具体涉及到一种基于线性编码的并行线性处理***的容错方法。
背景技术
在雷达***、卫星通信等应用中存在大量的并行线性处理***,包括相同输入、不同处理系数的并行线性处理***以及不同输入、相同处理系数的并行线性处理***。然而,在恶劣的电磁辐射环境中,数字信号处理设备往往很容易受到辐射影响,从而导致输出数据错误。例如,处于星载平台上的数字信号处理设备,常会受到太空辐射影响而导致运行错误。其中最主要的故障就是单粒子翻转(single event upset,SEU)。更不利的是,随着CMOS工艺的改进、器件尺寸的增大和***工作电压的降低,设备抗SEU 的能力也随之降低。因此,对处于星载平台等特殊环境中的数字信号处理设备,必须解决其可靠性问题。
目前,为提高可靠性的传统方案多为三模冗余方案。这种方案的优点是不必考虑被保护模块的逻辑特性,只需要将原有逻辑重复三次,并配合多数选择器完成容错,因此实现逻辑非常简单。但这种方案的开销为待保护模块的3倍以上,对某些资源有限的处理平台,如星载平台的容错信号处理,则极大限制了其处理资源的利用率。降低容错开销的一个有效办法是针对待保护模块的特点设计专门的容错方案。本发明即利用并行线性处理***的特点进行专门的容错方案设计。
发明内容
针对上述问题,本发明的目的是提供一种基于线性编码的并行线性处理***的容错方法。针对在FPGA等数字信号处理设备上实现的待保护并行线性处理模块,利用其线性特性对SEU错误进行检测与纠正。本发明能够有效地对SEU故障进行容错,且其资源开销明显小于三模冗余。
本发明针对具有相同输入、不同处理系数的并行线性处理***进行考虑,例如数字波束成形(Digital Beam Forming,DBF),匹配滤波器等。针对应用场景的不同,并行线性处理***可以在现场可编程门阵列(Field Programmable Gate Array,FPGA)、数字信号处理器(Digital Signal Processor,DSP)等多种数字信号处理设备上实现。
本发明的一种基于线性编码的并行线性处理***的容错方法,该方法包括以下步骤:
步骤一、设置K路并行线性处理支路,其中K为正整数;
步骤二、对K路并行线性处理支路的处理系数进行线性编码,生成2路冗余线性处理支路的处理系数;
第1路冗余支路的处理系数通过如下公式获得,公式为:
第2路冗余支路的处理系数通过如下公式获得,公式为:
步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算,生成K个基本数据与2个冗余数据;
K个基本数据与2个冗余数据通过如下公式获得,公式为,
步骤四、对K个基本数据与2个冗余数据进行单故障检测,纠正错误数据,输出K 个容错数据,其中错误支路为K+2个支路中的一路,具体为:
E1、E2都等于0:此时所有K+2路支路的处理结果均正确,没有故障发生;
E1、E2有一个等于0、一个不等于0:此时K路基本支路的处理结果正确,冗余的 2路支路之一出现故障,由于冗余支路不影响最后的输出结果,因此不进行纠错;
E1、E2都不等于0:此时有一路基本支路出现故障。
所述步骤四进一步包括以下处理:
与现有技术相比,本发明所产生的积极技术效果如下:
(1)适用于所有相同输入、不同处理系数的并行线性处理***的容错保护;
(2)能够充分利用***的线性特性以提供容错保护;
(3)能够提供高效的容错保护,其容错率达到99%以上,满足大多数***的处理需求;
(4)容错开销较小,且***并行支路越多,其容错资源开销与无保护资源开销之比越小。
附图说明
图1是本发明的基于线性编码的并行线性处理***的容错方法整体流程示意图;
图2是本发明以数字波束成形滤波器进行数据容错实施例框架示意图。
具体实施方式
下面结合附图和实施例对本发明技术方案进行详细描述。
如图1所示,是本发明的一种基于线性编码的并行线性处理***的容错方法整体流程图,包括以下步骤:
步骤S01、设置K路并行线性处理支路,其中K为正整数;
步骤S02、对K路并行线性处理支路的处理系数进行线性编码,生成2路冗余线性处理支路的处理系数(并行线性处理模块将输入与模块的处理系数进行乘、加等线性操作;以滤波器为例,处理系数即为滤波系数,以波束成形为例,处理系数即为波束成形系数);
例如本发明实施例中,第1路冗余支路的处理系数通过如下公式获得,公式为:
第2路冗余支路的处理系数通过如下公式获得,公式为:
步骤S03、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算,生成K个基本数据与2个冗余数据;
例如本发明实施例中,K个基本数据与2个冗余数据通过如下公式获得,公式为,
步骤S04、对K个基本数据与2个冗余数据进行单故障检测,纠正错误数据,输出 K个容错数据,其中错误支路为K+2个支路中的一路,
E1、E2都等于0:此时***的线性关系保持,所有K+2路支路的处理结果均正确,没有故障发生。
E1、E2有一个等于0、一个不等于0:此时K路基本支路的处理结果正确,冗余的 2路支路之一出现故障。由于冗余支路不影响最后的输出结果,因此不进行纠错。
通过比较E2/E1可以识别SEU故障支路,在单故障检测与纠正模块预先存储一个比例向量之后通过比较E2/E1与中的哪个值相等来确定错误分支。该方法的前提是比例向量中所有元素的取值是不同的,这也是选择和的一个重要标准,为了简化操作,可选择取在确定第ki基本支路为错误分支后,将相应输出结果更正为:其他基本支路的输出结果为yk=zk(k≠ki)。
图2为根据本发明实施例以数字波束成形滤波器进行数据容错***示意图。该***包括原波束成形模块、冗余模块以及单故障检测和纠正模块。该***的容错流程具体包括以下步骤:
步骤2-1设置8路并行成形滤波器,每路滤波器具有64个滤波系数;
步骤2-2、对8路并行成形滤波器系数进行线性编码,生成2路冗余滤波器系数:
步骤2-3、输入数据分别通过8路基本滤波器与2路冗余滤波器进行并行运算,生成8个基本数据与2个冗余数据;
步骤2-4、通过单故障检测与纠正模块对8个基本数据与2个冗余数据进行检测,纠正错误数据,输出8个容错数据,
E1=0&&E2=0:***的线性关系保持,所有滤波器的处理结果均正确,无故障,按图2中判断步骤的右侧分支步骤进行处理后输出;
E1=0&&E2≠0、或E1≠0&&E2=0:此时8路基本滤波器的处理结果正确,冗余滤波器出现故障。由于冗余滤波器不影响最后的输出结果,可不进行纠错,因此***按图2 中判断步骤的右侧分支步骤进行处理后输出;
E1≠0&&E2≠0:此时有一路基本滤波器出现故障,***按图2中判断步骤的左侧分支步骤进行纠错后输出。通过比较E2/E1识别错误的分支,单故障检测与纠正模块预先存储比例向量通过比较E2/E1与中的哪个值相等来确定错误分支,并进行纠正。
为了验证本发明的效果进行了如下实验,设置一组8路并行的64阶DBF滤波器,输入数据和系数量化为8比特。以上述容错方法在HDL上实现,并在XilinxFPGA上运行。首先对本发明进行资源开销的评估,具体如下表1所示。表1中括号内百分比为相对于未受保护滤波器的开销百分比。从表1可以看出,对该实施例按照本发明进行容错保护的开销小于待保护滤波器的1.5倍,而采用三模冗余则至少需要3倍以上的资源开销,由此可见本发明可以有效减少***的资源开销。
表1
无保护滤波器 | 本发明 | |
LUTs | 64103 | 90870(142%) |
Registers | 352 | 1304 |
再对本发明的纠错有效性进行评估,结果如表2所示。无保护情况下DBF受到SEU时约有1/4的概率会导致输出错误,采用本发明方法进行保护后能够将其可靠性提高到99%以上。由此可见,本发明能够为并行线性***提供较强的容错能力。
表2
无保护滤波器 | 本发明 | |
容错率 | 74.54% | 99.79% |
根据本发明实施例的方法,对相同输入、不同处理的并行线性处理***进行线性编码设置冗余支路,并通过冗余支路来保护基本支路的功能,减少了资源开销,同时其操作简单容易使用。同时,在本发明方法中由于冗余支路数固定,此时若***并行支路越多,则其容错资源开销与无保护资源开销之比越小。
本发明实施例只是示例性的,不能理解为对本发明的限制,在不脱离本发明的原理和宗旨的前提下,可以对上述实施例进行修改和变形。
Claims (2)
1.一种基于线性编码的并行线性处理***的容错方法,其特征在于,该方法包括以下步骤:
步骤一、设置K路并行线性处理支路,其中K为正整数;
步骤二、对K路并行线性处理支路的处理系数进行线性编码,生成2路冗余线性处理支路的处理系数;
第1路冗余支路的处理系数通过如下公式获得,公式为:
第2路冗余支路的处理系数通过如下公式获得,公式为:
步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算,生成K个基本数据与2个冗余数据;
K个基本数据与2个冗余数据通过如下公式获得,公式为,
步骤四、对K个基本数据与2个冗余数据进行单故障检测,纠正错误数据,输出K个容错数据,其中错误支路为K+2个支路中的一路,具体为:
E1、E2都等于0:此时所有K+2路支路的处理结果均正确,没有故障发生;
E1、E2有一个等于0、一个不等于0:此时K路基本支路的处理结果正确,冗余的2路支路之一出现故障,由于冗余支路不影响最后的输出结果,因此不进行纠错;
E1、E2都不等于0:此时有一路基本支路出现故障。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911230396.8A CN111176881B (zh) | 2019-12-04 | 2019-12-04 | 一种基于线性编码的并行线性处理***的容错方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911230396.8A CN111176881B (zh) | 2019-12-04 | 2019-12-04 | 一种基于线性编码的并行线性处理***的容错方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111176881A true CN111176881A (zh) | 2020-05-19 |
CN111176881B CN111176881B (zh) | 2024-02-23 |
Family
ID=70650155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911230396.8A Active CN111176881B (zh) | 2019-12-04 | 2019-12-04 | 一种基于线性编码的并行线性处理***的容错方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111176881B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112000526A (zh) * | 2020-08-27 | 2020-11-27 | 航天东方红卫星有限公司 | 一种低成本小卫星重要数据容错方法 |
CN113556137A (zh) * | 2021-07-27 | 2021-10-26 | 天津大学 | 一种基于DWC的Turbo译码器容错方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040133833A1 (en) * | 2002-10-03 | 2004-07-08 | Yasuyuki Nozuyama | Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns |
CN103577162A (zh) * | 2013-11-19 | 2014-02-12 | 清华大学 | 面向并行处理的容错方法及*** |
US20150198668A1 (en) * | 2014-01-16 | 2015-07-16 | Rolls-Royce Plc | Fault detection in brushless exciters |
CN105515188A (zh) * | 2015-12-10 | 2016-04-20 | 国网四川省电力公司成都供电公司 | 一种配电网集中式馈线自动化故障处理方法 |
-
2019
- 2019-12-04 CN CN201911230396.8A patent/CN111176881B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040133833A1 (en) * | 2002-10-03 | 2004-07-08 | Yasuyuki Nozuyama | Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns |
CN103577162A (zh) * | 2013-11-19 | 2014-02-12 | 清华大学 | 面向并行处理的容错方法及*** |
US20150198668A1 (en) * | 2014-01-16 | 2015-07-16 | Rolls-Royce Plc | Fault detection in brushless exciters |
CN105515188A (zh) * | 2015-12-10 | 2016-04-20 | 国网四川省电力公司成都供电公司 | 一种配电网集中式馈线自动化故障处理方法 |
Non-Patent Citations (2)
Title |
---|
SHIJIAN ZHANG等: "Fetching Primary and Redundant Instructions in Turn for a Fault-Tolerant Embedded Microprocessor", 《2008 14TH IEEE PACIFIC RIM INTERNATIONAL SYMPOSIUM ON DEPENDABLE COMPUTING》, pages 1 - 8 * |
吕迅竑等: "基于FlexRay无人机容错飞行控制计算机***架构", 《控制工程》, vol. 23, no. 12, pages 1901 - 1908 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112000526A (zh) * | 2020-08-27 | 2020-11-27 | 航天东方红卫星有限公司 | 一种低成本小卫星重要数据容错方法 |
CN112000526B (zh) * | 2020-08-27 | 2023-11-10 | 航天东方红卫星有限公司 | 一种低成本小卫星重要数据容错方法 |
CN113556137A (zh) * | 2021-07-27 | 2021-10-26 | 天津大学 | 一种基于DWC的Turbo译码器容错方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111176881B (zh) | 2024-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gao et al. | Fault tolerant parallel filters based on error correction codes | |
Pontarelli et al. | Totally fault tolerant RNS based FIR filters | |
Reviriego et al. | Structural DMR: A technique for implementation of soft-error-tolerant FIR filters | |
CN111176881B (zh) | 一种基于线性编码的并行线性处理***的容错方法 | |
WO2013030528A2 (en) | Digital error correction | |
Hamidi et al. | Analysis and design of an abft and parity-checking technique in high performance computing systems | |
Gao et al. | Efficient coding schemes for fault-tolerant parallel filters | |
US10554226B2 (en) | Method for controlling a check node of a NB-LDPC decoder and corresponding check node | |
Tang et al. | A new single-error correction scheme based on self-diagnosis residue number arithmetic | |
US10181864B2 (en) | Methods and apparatus for performing reed-solomon encoding | |
Prasad | The generalized relations among the code elements for a new complex Fibonacci matrix | |
CN111539168B (zh) | 一种基于分组的大规模并行线性处理的数据处理***及方法 | |
Efanov et al. | Weight-Based Sum Codes with Arbitrary Modulus | |
Pravalika et al. | Fault-Tolerant Parallel Filters Based on ECC Codes | |
Manideepthi et al. | Low Area Advanced Single Fault Correction Technique for Parallel FFTs | |
Talmale et al. | Modified linear block code with code rate 1/2 and less than 1/2 | |
Jenkins et al. | Fault tolerant signal processing for masking transient errors in VLSI signal processors | |
Nordmann et al. | A new DEC/TED code for fast correction of 2-bit-errors | |
Kuriata | Creation of unequal error protection codes for two groups of symbols | |
NIRMALA et al. | Efficient Coding Schemes for Fault Tolerant Parallel Filters | |
CN113219936A (zh) | 一种考虑内外在故障的基于不完全覆盖的可靠性分析方法 | |
REKHA | The Context of an Application Filter System Same for Various Signal Processing | |
CN115292083A (zh) | 一种基于编码的并行数字信道化器容错方法 | |
Vaddempudi et al. | An Area Efficient Fault Tolerant Parallel FIR Filter Design | |
US9270271B2 (en) | Method for the radiation hardening of an electronic circuit by partitioning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |