CN111176881A - 一种基于线性编码的并行线性处理***的容错方法 - Google Patents

Abstract

本发明公开了一种基于线性编码的并行线性处理***的容错方法，步骤一、设置K路并行线性处理支路；步骤二、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数；步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算，生成K个基本数据与2个冗余数据；步骤四、对K个基本数据与2个冗余数据进行单故障检测，纠正错误数据，输出K个容错数据，其中错误支路为K+2个支路中的一路，根据E₁和E₂的值进行故障检测，确定第k_i支路为错误分支。与现有技术相比，本发明(1)适用性广；(2)能够充分利用***的线性特性以提供容错保护；(3)容错率达到99％以上；(4)容错开销较小。

Description

一种基于线性编码的并行线性处理***的容错方法

技术领域

本发明涉及应用中的并行线性处理技术，具体涉及到一种基于线性编码的并行线性处理***的容错方法。

背景技术

在雷达***、卫星通信等应用中存在大量的并行线性处理***，包括相同输入、不同处理系数的并行线性处理***以及不同输入、相同处理系数的并行线性处理***。然而，在恶劣的电磁辐射环境中，数字信号处理设备往往很容易受到辐射影响，从而导致输出数据错误。例如，处于星载平台上的数字信号处理设备，常会受到太空辐射影响而导致运行错误。其中最主要的故障就是单粒子翻转(single event upset，SEU)。更不利的是，随着CMOS工艺的改进、器件尺寸的增大和***工作电压的降低，设备抗SEU 的能力也随之降低。因此，对处于星载平台等特殊环境中的数字信号处理设备，必须解决其可靠性问题。

目前，为提高可靠性的传统方案多为三模冗余方案。这种方案的优点是不必考虑被保护模块的逻辑特性，只需要将原有逻辑重复三次，并配合多数选择器完成容错，因此实现逻辑非常简单。但这种方案的开销为待保护模块的3倍以上，对某些资源有限的处理平台，如星载平台的容错信号处理，则极大限制了其处理资源的利用率。降低容错开销的一个有效办法是针对待保护模块的特点设计专门的容错方案。本发明即利用并行线性处理***的特点进行专门的容错方案设计。

发明内容

针对上述问题，本发明的目的是提供一种基于线性编码的并行线性处理***的容错方法。针对在FPGA等数字信号处理设备上实现的待保护并行线性处理模块，利用其线性特性对SEU错误进行检测与纠正。本发明能够有效地对SEU故障进行容错，且其资源开销明显小于三模冗余。

本发明针对具有相同输入、不同处理系数的并行线性处理***进行考虑，例如数字波束成形(Digital Beam Forming，DBF)，匹配滤波器等。针对应用场景的不同，并行线性处理***可以在现场可编程门阵列(Field Programmable Gate Array，FPGA)、数字信号处理器(Digital Signal Processor，DSP)等多种数字信号处理设备上实现。

本发明的一种基于线性编码的并行线性处理***的容错方法，该方法包括以下步骤：

步骤一、设置K路并行线性处理支路，其中K为正整数；

步骤二、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数；

第1路冗余支路的处理系数通过如下公式获得，公式为：

第2路冗余支路的处理系数通过如下公式获得，公式为：

其中，实值编码向量α_k、β_k分别构成实值编码向量序列为

和

任意并行线性处理支路k的处理系数向量为

步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算，生成K个基本数据与2个冗余数据；

K个基本数据与2个冗余数据通过如下公式获得，公式为，

其中，

和

分别表示并行线性处理***的处理系数矩阵、第i个样本周期的输入向量、第i个样本周期的输出向量，L表示每个支路处理系数的个数；

步骤四、对K个基本数据与2个冗余数据进行单故障检测，纠正错误数据，输出K 个容错数据，其中错误支路为K+2个支路中的一路，具体为：

定义两个检测变量

用于故障检测，则在SEU故障情况下，即只允许一路支路出现故障，根据E₁和E₂的值将故障检测情况分为三种：

E₁、E₂都等于0：此时所有K+2路支路的处理结果均正确，没有故障发生；

E₁、E₂有一个等于0、一个不等于0：此时K路基本支路的处理结果正确，冗余的 2路支路之一出现故障，由于冗余支路不影响最后的输出结果，因此不进行纠错；

E₁、E₂都不等于0：此时有一路基本支路出现故障。

所述步骤四进一步包括以下处理：

预先存储一个比例向量

之后通过比较E₂/E₁与

中的哪个值相等来确定错误的基本支路；设定

在确定第k_i基本支路为错误分支后，将相应输出结果更正为

其他基本支路的输出结果为y_k＝z_k(k≠ki)。

与现有技术相比，本发明所产生的积极技术效果如下：

(1)适用于所有相同输入、不同处理系数的并行线性处理***的容错保护；

(2)能够充分利用***的线性特性以提供容错保护；

(3)能够提供高效的容错保护，其容错率达到99％以上，满足大多数***的处理需求；

(4)容错开销较小，且***并行支路越多，其容错资源开销与无保护资源开销之比越小。

附图说明

图1是本发明的基于线性编码的并行线性处理***的容错方法整体流程示意图；

图2是本发明以数字波束成形滤波器进行数据容错实施例框架示意图。

具体实施方式

下面结合附图和实施例对本发明技术方案进行详细描述。

如图1所示，是本发明的一种基于线性编码的并行线性处理***的容错方法整体流程图，包括以下步骤：

步骤S01、设置K路并行线性处理支路，其中K为正整数；

步骤S02、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数(并行线性处理模块将输入与模块的处理系数进行乘、加等线性操作；以滤波器为例，处理系数即为滤波系数，以波束成形为例，处理系数即为波束成形系数)；

例如本发明实施例中，第1路冗余支路的处理系数通过如下公式获得，公式为：

第2路冗余支路的处理系数通过如下公式获得，公式为：

其中，实值编码向量α_k、β_k分别构成实值编码向量序列为

和

任意并行线性处理支路k的处理系数向量

步骤S03、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算，生成K个基本数据与2个冗余数据；

例如本发明实施例中，K个基本数据与2个冗余数据通过如下公式获得，公式为，

其中，

和

分别表示并行线性处理***的处理系数矩阵、第i个样本周期的输入向量、第i个样本周期的输出向量，L表示每个支路的长度即指处理系数的个数；

步骤S04、对K个基本数据与2个冗余数据进行单故障检测，纠正错误数据，输出 K个容错数据，其中错误支路为K+2个支路中的一路，

具体的，定义两个检测变量

用于故障检测，则在SEU故障情况下，即只允许一路支路出现故障，根据E₁和E₂的值可将故障检测情况分为三种：

E₁、E₂都等于0：此时***的线性关系保持，所有K+2路支路的处理结果均正确，没有故障发生。

E₁、E₂有一个等于0、一个不等于0：此时K路基本支路的处理结果正确，冗余的 2路支路之一出现故障。由于冗余支路不影响最后的输出结果，因此不进行纠错。

E₁、E₂都不等于0：此时有一路基本支路出现故障。假设第k_i基本支路(即当前第 i个样本第k支路)出现故障导致其产生输出误差Δ，此时相比于期望值y_ki，其输出变量为z_ki＝y_ki+Δ，此时可得

通过比较E₂/E₁可以识别SEU故障支路，在单故障检测与纠正模块预先存储一个比例向量

之后通过比较E₂/E₁与

中的哪个值相等来确定错误分支。该方法的前提是比例向量

中所有元素的取值是不同的，这也是选择

和

的一个重要标准，为了简化操作，可选择取

在确定第k_i基本支路为错误分支后，将相应输出结果更正为：

其他基本支路的输出结果为y_k＝z_k(k≠ki)。

图2为根据本发明实施例以数字波束成形滤波器进行数据容错***示意图。该***包括原波束成形模块、冗余模块以及单故障检测和纠正模块。该***的容错流程具体包括以下步骤：

步骤2-1设置8路并行成形滤波器，每路滤波器具有64个滤波系数；

步骤2-2、对8路并行成形滤波器系数进行线性编码，生成2路冗余滤波器系数：

具体而言，取

第1路冗余滤波器的系数为

第2路冗余滤波器的系数为

步骤2-3、输入数据分别通过8路基本滤波器与2路冗余滤波器进行并行运算，生成8个基本数据与2个冗余数据；

具体而言，针对第i个样本周期的输入向量

利用公式

进行运算以得到8个基本数据z_i1,z_i2,...,z_i8与2个冗余数据z_r1,z_r2，

其中，

步骤2-4、通过单故障检测与纠正模块对8个基本数据与2个冗余数据进行检测，纠正错误数据，输出8个容错数据，

具体而言，两个变量

在SEU故障情况下，即只允许一路成形滤波器出现故障，根据E₁和E₂的值可将故障检测情况分为三种：

E₁＝0&&E₂＝0：***的线性关系保持，所有滤波器的处理结果均正确，无故障，按图2中判断步骤的右侧分支步骤进行处理后输出；

E₁＝0&&E₂≠0、或E₁≠0&&E₂＝0：此时8路基本滤波器的处理结果正确，冗余滤波器出现故障。由于冗余滤波器不影响最后的输出结果，可不进行纠错，因此***按图2 中判断步骤的右侧分支步骤进行处理后输出；

E₁≠0&&E₂≠0：此时有一路基本滤波器出现故障，***按图2中判断步骤的左侧分支步骤进行纠错后输出。通过比较E₂/E₁识别错误的分支，单故障检测与纠正模块预先存储比例向量

通过比较E₂/E₁与

中的哪个值相等来确定错误分支，并进行纠正。

为了验证本发明的效果进行了如下实验，设置一组8路并行的64阶DBF滤波器，输入数据和系数量化为8比特。以上述容错方法在HDL上实现，并在XilinxFPGA上运行。首先对本发明进行资源开销的评估，具体如下表1所示。表1中括号内百分比为相对于未受保护滤波器的开销百分比。从表1可以看出，对该实施例按照本发明进行容错保护的开销小于待保护滤波器的1.5倍，而采用三模冗余则至少需要3倍以上的资源开销，由此可见本发明可以有效减少***的资源开销。

表1

	无保护滤波器	本发明
			LUTs	64103	90870(142％)
Registers	352	1304

再对本发明的纠错有效性进行评估，结果如表2所示。无保护情况下DBF受到SEU时约有1/4的概率会导致输出错误，采用本发明方法进行保护后能够将其可靠性提高到99％以上。由此可见，本发明能够为并行线性***提供较强的容错能力。

表2

	无保护滤波器	本发明
			容错率	74.54％	99.79％

根据本发明实施例的方法，对相同输入、不同处理的并行线性处理***进行线性编码设置冗余支路，并通过冗余支路来保护基本支路的功能，减少了资源开销，同时其操作简单容易使用。同时，在本发明方法中由于冗余支路数固定，此时若***并行支路越多，则其容错资源开销与无保护资源开销之比越小。

本发明实施例只是示例性的，不能理解为对本发明的限制，在不脱离本发明的原理和宗旨的前提下，可以对上述实施例进行修改和变形。

Claims (2)

1.一种基于线性编码的并行线性处理***的容错方法，其特征在于，该方法包括以下步骤：

步骤一、设置K路并行线性处理支路，其中K为正整数；

步骤二、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数；

第1路冗余支路的处理系数通过如下公式获得，公式为：

第2路冗余支路的处理系数通过如下公式获得，公式为：

其中，实值编码向量α_k、β_k分别构成实值编码向量序列为

和

任意并行线性处理支路k的处理系数向量为

k＝1,2,...,K；

步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算，生成K个基本数据与2个冗余数据；

K个基本数据与2个冗余数据通过如下公式获得，公式为，

其中，

和

分别表示并行线性处理***的处理系数矩阵、第i个样本周期的输入向量、第i个样本周期的输出向量，L表示每个支路中处理系数的个数；

步骤四、对K个基本数据与2个冗余数据进行单故障检测，纠正错误数据，输出K个容错数据，其中错误支路为K+2个支路中的一路，具体为：

定义两个检测变量

用于故障检测，则在SEU故障情况下，即只允许一路支路出现故障，根据E₁和E₂的值将故障检测情况分为三种：

E₁、E₂都等于0：此时所有K+2路支路的处理结果均正确，没有故障发生；

E₁、E₂有一个等于0、一个不等于0：此时K路基本支路的处理结果正确，冗余的2路支路之一出现故障，由于冗余支路不影响最后的输出结果，因此不进行纠错；

E₁、E₂都不等于0：此时有一路基本支路出现故障。

2.如权利要求1所述的一种基于线性编码的并行线性处理***的容错方法，其特征在于，所述步骤四进一步包括以下处理：

预先存储一个比例向量

之后通过比较E₂/E₁与

中的哪个值相等来确定错误的基本支路；设定

在确定第k_i基本支路为错误分支后，将相应输出结果更正为

其他基本支路的输出结果为y_k＝z_k(k≠ki)。

Images