CN111175635B - 集成电路测试装置 - Google Patents

Abstract

本发明涉及一种集成电路测试装置，包括测试机台、可编程电路和信号转换电路，可编程电路分别电连接测试机台的矢量存储模块和信号转换电路。信号转换电路用于电连接测试芯片。矢量存储模块用于存储压缩后的测试矢量，以及根据可编程电路回传的压缩响应确定测试芯片的测试结果。压缩响应为可编程电路对测试芯片返回的测试响应进行压缩得到的响应。可编程电路用于解压压缩后的测试矢量并输出给测试芯片以及压缩测试响应。信号转换电路用于对齐解压后的测试矢量并进行逻辑电平转换输出以及接收测试响应后回传至可编程电路。将测试矢量的解压缩与压缩工作前置到可编程电路，降低测试机台的测试矢量存储与发送压力，大幅提高测试效率。

Description

集成电路测试装置

技术领域

本发明涉及电路测试技术领域，特别是涉及一种集成电路测试装置。

背景技术

随着集成电路规模的不断提升，集成电路的晶圆面积也不断增加，而集成电路在生产制造过程中会不可避免地存在失效晶体管，因此高效地检测集成电路中的失效单元，如前述的失效晶体管，对于降低集成电路从测试成本具有重要的意义。

以常见的时序集成电路为例，目前通常的测试做法是采用扫描链的方式，将寄存器替换为扫描寄存器，实现对每个寄存器的控制。通过串行的方式将测试向量逐位输入到集成电路中，而这种方式会使得单条测试矢量的长度较长，在自动测试机台(ATE，automatic test equipment)进行测试矢量施加过程中耗时较长，因此有必要对测试矢量进行压缩与优化处理。传统的集成电路测试方式中，是在测试机台上对测试矢量进行压缩或者在测试芯片(也即需测试的集成电路)上对测试矢量进行压缩。然而，在实现过程中，发明人发现传统的集成电路测试方式仍然存在着测试效率不高的问题。

发明内容

基于此，有必要针对上述传统的集成电路测试方式存在的问题，提供一种能够大幅提高测试效率的集成电路测试装置。

为了实现上述目的，本发明实施例提供以下技术方案：

提供一种集成电路测试装置，包括测试机台、可编程电路和信号转换电路，可编程电路分别电连接测试机台的矢量存储模块和信号转换电路，信号转换电路用于电连接测试芯片；

矢量存储模块用于存储压缩后的测试矢量，以及根据可编程电路回传的压缩响应确定测试芯片的测试结果；压缩响应为可编程电路对测试芯片返回的测试响应进行压缩得到的响应；

可编程电路用于解压压缩后的测试矢量并输出给测试芯片，以及压缩测试响应；信号转换电路用于对齐解压后的测试矢量并进行逻辑电平转换输出，以及接收测试响应后回传至可编程电路。

在其中一个实施例中，可编程电路包括解压处理单元和压缩处理单元；

解压处理单元的输入端口电连接矢量存储模块的矢量输出端口，解压处理单元的输出端口电连接信号转换电路的发送输入端口，解压处理单元用于解压压缩后的测试矢量并根据测试矢量的类型进行发送处理；

压缩处理单元的输出端口电连接矢量存储模块的响应输入端口，压缩处理单元的输入端口电连接信号转换电路的回传输出端口，压缩处理单元用于对测试响应进行压缩输出。

在其中一个实施例中，解压处理单元包括解压缩电路、协议编码电路、规则数据生成电路和输出选通电路；

解压缩电路的输入端口电连接矢量存储模块的矢量输出端口，解压缩电路的输出端口分别电连接协议编码电路和规则数据生成电路的输入端口；

输出选通电路的输入端口分别电连接协议编码电路和规则数据生成电路的输出端口，输出选通电路的输出端口电连接信号转换电路的发送输入端口；

解压缩电路用于解压压缩后的测试矢量，协议编码电路用于对协议类的测试矢量进行封装，规则数据生成电路用于对规则类的测试矢量进行在线生成，输出选通电路用于选通并发送协议编码电路或规则数据生成电路的输出数据。

在其中一个实施例中，解压处理单元还包括偏移计算电路，偏移计算电路的输入端电连接解压缩电路的输出端口，偏移计算电路的输出端电连接输出选通电路的输入端口；

偏移计算电路用于对初始值加偏移量模式的测试矢量进行生成，输出选通电路还用于选通并发送偏移计算电路的输出数据。

在其中一个实施例中，解压处理单元还包括数据平移电路，数据平移电路的输入端电连接解压缩电路的输出端口，数据平移电路的输出端电连接输出选通电路的输入端口；

数据平移电路用于在设定数据周期对平移类的测试矢量进行发送处理，输出选通电路还用于选通并发送数据平移电路的输出数据。

在其中一个实施例中，压缩处理单元包括压缩电路和协议解码电路；

压缩电路的输出端口电连接矢量存储模块的响应输入端口，压缩电路的输入端口电连接协议解码电路的输出端口，协议解码电路的输入端口电连接信号转换电路的回传输出端口；

协议解码电路用于对协议类的测试响应进行协议解码输出，压缩电路用于对协议解码电路输出的测试响应进行压缩输出。

在其中一个实施例中，压缩处理单元还包括数据重排电路和输入选通电路；

压缩电路的输入端口分别电连接协议解码电路和数据重排电路的输出端口，输入选通电路的输出端口分别电连接协议解码电路数据和重排电路的输入端口，输入选通电路的输入端口电连接信号转换电路的回传输出端口；

输入选通电路用于根据测试响应的类型选通协议解码电路或数据重排电路，数据重排电路用于对非协议类的测试响应进行数据重排并对存储规则类的测试响应进行在线验证。

在其中一个实施例中，可编程电路为FPGA芯片或CPLD器件。

在其中一个实施例中，上述集成电路测试装置还包括控制机，控制机分别电连接矢量存储模块和可编程电路；

控制机用于向可编程电路发送测试控制信号，以及将压缩后的测试矢量发送至矢量存储模块进行存储。

在其中一个实施例中，控制机还用于根据测试协议、测试规则数据和矢量偏移数据更新可编程电路中的可编程逻辑与控制算法。

上述各技术方案中的一个技术方案具有如下优点和有益效果：

上述集成电路测试装置，通过在测试机台前端设置可编程电路和信号转换电路，从而可以利用可编程电路的灵活可配置特点，将测试文件划分为两个部分，也即压缩后的测试矢量和测试运算部分，压缩后的测试矢量存储到测试机台的矢量存储模块中，而压缩后的测试矢量的解压处理，以及向测试芯片施加测试矢量后对应返回的测试响应的压缩处理等功能由可编程电路实现。如此，将测试矢量的解压缩与压缩工作放置于测试机台前端的可编程电路，显著降低了测试机台的测试矢量存储与发送压力，降低因测试矢量过大使得矢量重复加载而导致的测试延时，从而达到了大幅提高测试效率的目的。

附图说明

图1为传统的霍夫曼编码示意图；

图2为一个实施例中集成电路测试装置的第一电路结构示意图；

图3为一个实施例中集成电路测试装置的第二电路结构示意图；

图4为一个实施例中集成电路测试装置的第三电路结构示意图；

图5为一个实施例中集成电路测试装置的第四电路结构示意图；

图6为一个实施例中集成电路测试装置的第五电路结构示意图；

图7为一个实施例中集成电路测试装置的第六电路结构示意图；

图8为一个实施例中集成电路测试装置的测试结构示意图；

图9为一个实施例中可编程电路和矢量存储模块中数据生成的逻辑示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。需要说明的是，当一个元件被认为是“连接”另一个元件，可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件，即也可以是间接连接到另一个元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体地实施方式的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在传统的集成电路测试方式中，测试矢量的压缩主要基于测试矢量相容的方式实现，且通常利用ATPG(automatic test pattern generate，自动向量测试生成)算法生成测试矢量。由于测试矢量中存在较多的X(可以是0，也可以是1)，通过对比，可以将多条测试矢量进行融合，从而降低测试矢量的数量。以其中一种传统的测试矢量融合方式为例，提供了四条测试矢量，分别为t₁＝01X，t₂＝0X1，t₃＝0X0以及t₄＝X01。通过对比发现测试矢量t₁和测试矢量t₃可以融合形成t₁₃＝010，测试矢量t₂和测试矢量t₄可以融合形成t₂₄＝001，从而将四条测试矢量压缩为两条测试矢量，达到降低测试矢量的数量的目的。然而，前述测试矢量压缩方式采用了静态的数据融合方式，可满足初步的数据压缩，发明人在实践中发现对于大规模的集成电路而言，生成的测试向量的数量依旧很大，前述测试矢量压缩方式无法适用，实际测试效率仍较低且所需测试成本较高。

为了进一步降低测试矢量的数量，另一种传统的测试矢量压缩方式则是基于霍夫曼编码的测试矢量压缩方式，利用信息论进行数据压缩以得到进一步压缩后的测试矢量，再从ATE机台发送压缩后的测试矢量到测试芯片上。测试芯片内部带有测试矢量解压缩电路，将压缩后的测试矢量进行解压缩还原后，再施加到测试芯片内部的测试单元上，从而达到一定程度的测试效率提升效果。如图1所示的是霍夫曼编码示意图。发明人在实践中发现，基于霍夫曼编码的测试矢量压缩方式在实际测试中，对测试芯片的硬件要求更高，需对应设计专门的硬件解压缩电路并预先设计好编码规则，且在修改测试矢量后会使得解压缩电路与压缩电路的性能变差，适用性较差，测试效率明显降低。基于上述传统的集成电路测试方式中所存在的测试效率缺陷，本申请实施例提供了以下技术方案。

请参阅图2，在一个实施例中，提供一种集成电路测试装置100，包括测试机台、可编程电路14和信号转换电路16。可编程电路14分别电连接测试机台的矢量存储模块12和信号转换电路16，信号转换电路16用于电连接测试芯片101。矢量存储模块12用于存储压缩后的测试矢量，以及根据可编程电路14回传的压缩响应确定测试芯片101的测试结果。压缩响应为可编程电路14对测试芯片101返回的测试响应进行压缩得到的响应。可编程电路14用于解压压缩后的测试矢量并输出给测试芯片101，以及压缩测试响应。信号转换电路16用于对齐解压后的测试矢量并进行逻辑电平转换输出，以及接收测试响应后回传至可编程电路14。

可以理解，测试机台也即本领域中广泛使用的自动测试机台ATE，具体类型可以根据实际应用中应用成本和应用场景的需要进行选择。可编程电路14是指具有可编程逻辑功能的器件，可以是本领域中各种类型的独立(或嵌入式)现场可编程逻辑器件、复杂可编程逻辑器件或者其他可编程逻辑器件，具体类型可以根据应用需要进行选择，只要能够用于承担所需的测试矢量的解压缩、测试响应压缩回传以及其他所需的测试流程控制功能即可。

基于可编程电路14的动态可配置特性，可以预先将本领域中所应用的测试矢量解压缩规则、测试响应压缩规则、测试过程所需的数据计算和测试流程控制等运算程序(也即可配置的运算数据)写入测试机台前端的可编程电路14，以使可编程电路14在测试时能够实现相应测试功能的分担。如此，在需要更换测试矢量的新测试场景中，可以对应更换后的测试矢量更新可编程电路14中可配置的运算数据，即可完成新测试场景的适应，而无需另外更换测试机台获取在测试芯片101上设置其他测试电路单元。信号转换电路16为可编程电路14与测试芯片101之间的电气信号转接电路，可以是本领域中常用的各类型测试接口单元。

测试芯片101也即等待测试的集成电路芯片。测试矢量也即是本领域中所要对测试芯片101施加的各类测试矢量。压缩后的测试矢量则是按照传统的矢量压缩规则，将各条测试矢量进行矢量压缩后得到的压缩矢量，减少测试矢量在矢量存储模块12中的存储量。压缩后的测试矢量可以预先加载到测试机台的矢量存储模块12中备用，也可以通过测试机台接入外部的控制机(或称测试控制机)或者测试管理服务器，在测试前控制机或测试管理服务器即时加载到测试机台的矢量存储模块12。测试机台的矢量存储模块12中还可以存储用于与测试响应对应的压缩响应进行比较分析的预期响应，以便确定测试芯片101的测试结果，例如测试芯片101的是否存在失效单元、失效单元的数量及位置、失效类型等，具体的预期响应由本领域中对测试芯片101所需进行的测试内容确定，本说明书中不做具体限定。

具体的，在本实施例中，测试机台不再承担测试矢量的压缩与解压缩工作，而是直接存储压缩后的测试矢量。在需要对测试芯片101进行测试时，可以将测试芯片101通过信号转换电路16接入集成电路测试装置100，组成测试链路。在测试阶段，测试机台的矢量存储模块12根据预先设定的测试时序向可编程电路14传输压缩后的测试矢量，经过可编程电路14将压缩后的测试矢量解压缩后，恢复回原始的测试矢量。可编程电路14进而将恢复后的测试矢量通过信号转换电路16进行对齐和逻辑电平转换后，发送到测试芯片101。测试芯片101接收到测试矢量后会产生相应的测试响应，该测试响应经过信号转换电路16进入可编程电路14。可编程电路14对返回的测试矢量进行压缩后，形成对应的压缩响应并传入测试机台的矢量存储模块12。由矢量存储模块12对回传的压缩响应进行校验分析，以获得测试芯片101的测试结果。

上述集成电路测试装置100，通过在测试机台前端设置可编程电路14和信号转换电路16，从而可以利用可编程电路14的灵活可配置特点，将测试文件划分为两个部分，也即压缩后的测试矢量和测试运算部分，压缩后的测试矢量存储到测试机台的矢量存储模块12中，而压缩后的测试矢量的解压处理，以及向测试芯片101施加测试矢量后对应返回的测试响应的压缩处理等功能由可编程电路14实现。如此，将测试矢量的解压缩与压缩工作放置于测试机台前端的可编程电路14，显著降低了测试机台的测试矢量存储与发送压力，降低因测试矢量过大使得矢量重复加载而导致的测试延时，从而达到了大幅提高测试效率的目的。

请参阅图3，在一个实施例中，可编程电路14包括解压处理单元142和压缩处理单元144。解压处理单元142的输入端口电连接矢量存储模块12的矢量输出端口，解压处理单元142的输出端口电连接信号转换电路16的发送输入端口。解压处理单元142用于解压压缩后的测试矢量并根据测试矢量的类型进行发送处理。压缩处理单元144的输出端口电连接矢量存储模块12的响应输入端口。压缩处理单元144的输入端口电连接信号转换电路16的回传输出端口。压缩处理单元144用于对测试响应进行压缩输出。

可以理解，在可编程电路14中，可以通过预先配置，基于可变电路提供的硬件环境，形成两个数据处理与传输链路，一个是解压处理单元142所在的链路，另一个是压缩处理单元144所在的链路。可编程电路14可以是一个，因此，在一个可编程电路14上可以同时设置解压处理和和压缩处理单元144。可编程电路14也可以是分立的两个子电路板，因此，可以将解压处理单元142设置在一个可编程电路14上，而压缩处理单元144可以设置在另一个可编程电路14上，具体设置方式可以根据实际应用需要确定。

相应的，信号转换电路16也设置有双信号通道：发送通道和回传通道。信号转换电路16的发送输出端口用于电连接测试芯片101的矢量输入端口，信号转换电路16的回传输入端口则用于电连接测试芯片101的响应输出端口，从而提供测试矢量及其他测试用的逻辑电平信号发送到测试芯片101时所需的发送通道，以及提供测试响应回传给压缩处理单元144所需的回传通道。

具体的，在测试阶段，矢量存储模块12向解压处理单元142传输压缩后的测试矢量，经过解压处理单元142将压缩后的测试矢量解压缩后，恢复回原始的测试矢量。解压处理单元142进而将恢复后的测试矢量通过信号转换电路16进行对齐和逻辑电平转换后，发送到测试芯片101。测试芯片101接收到测试矢量后会产生相应的测试响应，该测试响应经过信号转换电路16的回传通道进入压缩处理单元144。压缩处理单元144对返回的测试矢量进行压缩后，形成对应的压缩响应并传入测试机台的矢量存储模块12。由矢量存储模块12对回传的压缩响应进行校验分析，以获得测试芯片101的测试结果。

通过上述的解压处理单元142和压缩处理单元144的设置，可以高效实现测试矢量压缩与解压缩，以及测试响应压缩回传等功能在测试机台前端的前置效果，无需对测试芯片101进行片上测试电路的设计与设置。降低了测试矢量在测试机台上的规模同时，降低了测试机台上测试数据规模，缩短测试机台进行测试矢量施加过程中的耗时时长，从而更好地测试效率高。

请参阅图4，在一个实施例中，解压处理单元142包括解压缩电路1422、协议编码电路1424、规则数据生成电路1426和输出选通电路1428。解压缩电路1422的输入端口电连接矢量存储模块12的矢量输出端口，解压缩电路1422的输出端口分别电连接协议编码电路1424和规则数据生成电路1426的输入端口。输出选通电路1428的输入端口分别电连接协议编码电路1424和规则数据生成电路1426的输出端口，输出选通电路1428的输出端口电连接信号转换电路16的发送输入端口。解压缩电路1422用于解压压缩后的测试矢量。协议编码电路1424用于对协议类的测试矢量进行封装。规则数据生成电路1426用于对规则类的测试矢量进行在线生成。输出选通电路1428用于选通并发送协议编码电路1424或规则数据生成电路1426的输出数据。

可以理解，上述的各功能电路可以分别通过对可编程电路14的配置，基于可编程电路14提供的电路硬件基础而形成，分别用于承担本领域集成电路测试中所需的矢量解压缩功能、测试规则生成和协议编码等基础测试功能。例如可以将对测试芯片101进行测试所需的测试文件分为两部分，一部分是测试矢量，另一部分则是可配置的运算文件，将运算文件写入可编程电路14以形成相应功能的各单元电路。各功能电路输出的数据最终由输出选通电路1428输出，输出选通电路1428可以根据当前所需发送的测试矢量的类型，接通对应的处理电路，以发送对应类型的测试矢量。由压缩后的测试矢量进行解压恢复后得到的各测试矢量中，各测试矢量的矢量类型依测试内容的不同而不同，具体可以根据本领域中现有的测试矢量的类型确定。

具体的，压缩后的测试矢量从矢量存储模块12的矢量输出端口传入解压缩电路1422后，在解压电路中解压，恢复回原始的测试矢量，不同类型的测试矢量经由不同的电路处理输出。解压电路解压获得原始的矢量数据后，将协议类的测试矢量发送到协议编码电路1424进行发送处理，以便协议编码电路1424对应生成目标(也即该测试矢量对的协议)协议数据，将需要发送的数据进行封装。对于规则类的测试矢量，例如对于矢量存储模块12的矢量存储规则类的测试矢量，解压电路将该类测试矢量发送到规则数据生成电路1426进行在线生成，如生成测试规则数据或者对应前述矢量存储规则的矢量偏移数据。前述具体的封装处理和在线生成流程等可以参照传统的测试矢量的发送处理流程理解，本说明书中不再展开赘述。协议编码电路1424和规则数据生成电路1426产生的数据最后通过复用输出选通电路1428实现发送。

通过上述各单元电路的设置，实现测试矢量的解压缩及其施加测试前的处理工作的前置，实现了在测试矢量层面的压缩与解压缩，降低了因测试矢量多次加载导致的测试延迟。此外，对于测试芯片101，随着SoC(也即片上***)芯片的标准化，测试芯片101内部和外部的接口均采用标准化的接口；而且，随着串行总线的兴起，基于串行总线接口的测试也成为了测试的重点。对于带有协议的测试数据而言，涉及到协议的部分，需要将原始测试数据进行协议包的封装操作后才能加载到测试芯片101上用于测试，而封装后的测试矢量的数据量会相较于封装前的测试矢量的数据量增加不少。因此，通过前述各单元电路的设置，还可以进一步减少测试机台处理测试矢量的压力，实现整个可编程电路14的复用和输出端口的扩展。

请参阅图5，在一个实施例中，解压处理单元142还包括偏移计算电路1429。偏移计算电路1429的输入端电连接解压缩电路1422的输出端口，偏移计算电路1429的输出端电连接输出选通电路1428的输入端口。偏移计算电路1429用于对初始值加偏移量模式的测试矢量进行生成。输出选通电路1428还用于选通并发送偏移计算电路1429的输出数据。

可以理解，还通过对可编程电路14的配置，基于可编程电路14提供的电路硬件基础形成偏移计算电路1429，从而分担测试机台对其中一种类型的测试矢量的发送处理工作。具体的，对于采用初始值加偏移量模式生成的压缩后的测试矢量，解压电路在解压后，将该类型的测试矢量发送到偏移计算电路1429，由偏移计算电路1429针对该类型的矢量数据进行生成处理，具体生成处理流程可以参照传统的测试矢量的发送处理流程理解，本说明书中不再展开赘述。

通过上述偏移计算电路1429的设置，使得测试机台上矢量存储单元中测试矢量距离变化较小的部分矢量，可以采用初始值加偏移量的形式进行存储，并在可编程电路14中完成相应的解压缩与发送处理。如此，可以利用偏移量位数较少的特点，实现测试矢量规模的进一步减少，从而更有效地提升测试效率。

在一个实施例中，对于采用随机数发生器来生成压缩后的测试矢量的应用场景，同理，可以在解压处理单元142上将偏移计算电路1429设置成相应的生成电路，即可实现该类型测试矢量的发送处理工作在测试机台的前置效果。

请参阅图6，在一个实施例中，解压处理单元142还包括数据平移电路1427。数据平移电路1427的输入端电连接解压缩电路1422的输出端口，数据平移电路1427的输出端电连接输出选通电路1428的输入端口。数据平移电路1427用于在设定数据周期对平移类的测试矢量进行发送处理。输出选通电路1428还用于选通并发送数据平移电路1427的输出数据。

可以理解，还通过对可编程电路14的配置，基于可编程电路14提供的电路硬件基础形成数据平移电路1427，从而分担解压后无需处理而直接发送出去的测试矢量的发送工作。设定数据周期是指根据测试芯片101的测试需要预先设置的测试矢量发送周期，用于指示解压后无需处理的测试矢量的发送周期。具体的，解压电路对于解压后无需处理的测试矢量，将其直接发送到数据平移电路1427，由数据平移电路1427在设定数据周期到来后，在设定数据周期内进行该类测试矢量的数据发送，使得该类测试矢量通过输出选通电路1428发送给信号转换电路16进行转换输出。

通过上述的数据平移电路1427的设置，还可以将解压后无需额外处理的测试矢量在设定数据周期进行数据发送，进一步分担测试机台的测试矢量发送压力，达到进一步提升测试效率的效果。

请参阅图7，在一个实施例中，压缩处理单元144包括压缩电路1442和协议解码电路1444。压缩电路1442的输出端口电连接矢量存储模块12的响应输入端口，压缩电路1442的输入端口电连接协议解码电路1444的输出端口。协议解码电路1444的输入端口电连接信号转换电路16的回传输出端口。协议解码电路1444用于对协议类的测试响应进行协议解码输出。压缩电路1442用于对协议解码电路1444输出的测试响应进行压缩输出。

可以理解，上述的压缩电路1442和协议解码电路1444，也均可以分别通过对可编程电路14的配置，如将测试所需的运算文件中用于实现数据压缩和协议解码等功能的文件写入压缩处理单元144，从而基于可编程电路14提供的电路硬件基础而形成，分别用于承担本领域集成电路测试中所需的协议解码与回传数据压缩功能。

具体的，测试芯片101产生的测试响应对应于测试矢量，因此，不同类型的测试矢量会使得测试芯片101产生相应类型的测试响应。而涉及协议的测试矢量施加到测试芯片101后，测试芯片101会相应产生协议类的测试响应。该类型的测试响应进入协议解码电路1444后，经协议解码电路1444进行协议解码后输出到压缩电路1442。压缩电路1442按照设定的压缩规则(可以由测试机台中矢量存储模块12存储的预期响应采用压缩规则确定)进行压缩后输出给矢量存储模块12进行数据对比分析，以获取测试芯片101的测试结果。

通过上述压缩电路1442和协议解码电路1444的设置，实现将回传数据的协议解码与压缩工作前置到可编程电路14中，降低测试机台的工作压力同时，还可以避免对测试芯片101进行片上电路改造，从而达到提高测试效率并降低测试成本的目的。

在一个实施例中，如图7所示，压缩处理单元144还包括数据重排电路1446和输入选通电路1448。压缩电路1442的输入端口分别电连接协议解码电路1444和数据重排电路1446的输出端口。输入选通电路1448的输出端口分别电连接协议解码电路1444数据和重排电路的输入端口，输入选通电路1448的输入端口电连接信号转换电路16的回传输出端口。输入选通电路1448用于根据测试响应的类型选通协议解码电路1444或数据重排电路1446。数据重排电路1446用于对非协议类的测试响应进行数据重排并对存储规则类的测试响应进行在线验证。

可以理解，数据重排电路1446和输入选通电路1448的设置方式，可以参照上述压缩电路1442和协议解码电路1444的设置方式同理理解，将测试所需的运算文件中用于实现数据重排、验证分析和通路选择等功能的文件写入压缩处理单元144，从而配置得到相应的单元电路。

具体的，随着不同类型的测试矢量施加到测试芯片101进行测试，测试芯片101产生的测试响应的类型也会相应增加，例如不涉及协议部分的规划化测试响应，如对矢量存储模块12的规则化测试响应及其他规则化测试的测试响应，具体可以由实际测试中所采用的测试矢量的种类进行确定。面对多种不同类型的测试响应的回传，输入选通电路1448可以根据测试响应的类型选通对应的单元电路，并将测试响应发送到处理相应类型的测试响应的单元电路中进行处理。例如回传的测试响应为非协议类的测试响应，输入选通电路1448则选通与数据重排电路1446之间的连接链路，并将该类型的测试响应发送到数据重排电路1446。数据重排电路1446对输入的非协议类测试响应进行数据重排，并对存储规则类(也即矢量存储器存储矢量的规则化测试类型)的测试响应进行在线验证分析，初步校验测试响应的正确性。数据重排电路1446处理后的测试响应经过压缩电路1442进行压缩后传入矢量存储模块12进行数据对比分析，以获取测试芯片101的测试结果。

通过上述数据重排电路1446和输入选通电路1448的设置，实现将其他回传数据的数据重排与分析验证工作的前置，进一步降低测试机台的工作压力，从而降低测试延迟，达到进一步提升测试效率的目的。

在一个实施例中，可编程电路14为FPGA芯片或CPLD器件。可以理解，上述的可编程电路14可以应用本领域中常用的FPGA芯片或者CPLD器件实现，其中，FPGA芯片可以是独立于测试机台设置，也可以是采用嵌入式的FPGA芯片设置方式，如嵌入到测试机台中，以提升整个测试装置的集成度。FPGA芯片或者CPLD器件应用成本较低且运算处理效率高，具有灵活可配置的特点。因此，通过应用FPGA芯片或者CPLD器件来实现上述各单元电路的设置，可以在面对不同的测试芯片101而需要更换不同的测试矢量时，只需将相应测试场景下的测试文件写入可编程电路14进行配置即可，无需在测试芯片101上进行任何片上改造，降低了测试成本。FPGA芯片或者CPLD器件还可以实现不同类型的测试矢量的解压发送处理时的端口复用，以及不同类似测试响应的回传压缩处理时的端口复用，有效实现与测试芯片101之间的端口扩展，测试效率更高且成本更低。

请参阅图8，在一个实施例中，上述集成电路测试装置100还包括控制机18。控制机18分别电连接矢量存储模块12和可编程电路14。控制机18用于向可编程电路14发送测试控制信号，以及将压缩后的测试矢量发送至矢量存储模块12进行存储。

可以理解，控制机18是用于提供整个芯片测试***的同一控制功能的控制设备，可以是本领域中芯片测试所用的上位机，也可以是测试机台中的主控设备，还可以是单独设置的测试控制器。

具体的，基于可编程电路14如FPGA芯片的灵活可配置性，控制机18可以在测试开始前，将当前测试场景下使用的测试文件(可以由测试人员提前载入或者与测试管理服务器联机下载)分为两个部分，一部分是不同类型的测试矢量，另一部分是用于完成测试中所需的数据计算、数据解压缩、数据压缩、协议编解码以及其他测试运算功能的运算文件。控制机18可以将测试矢量按照预先确定的压缩规则，例如但不限于基于霍夫曼编码的测试矢量压缩方式压缩测试矢量后，将压缩后的测试矢量发送到测试机台的矢量存储模块12。控制机18将运算文件写入可编程电路14，例如通过控制信号的形式将运算文件发送到可编程电路14，以使可编程电路14根据运算文件完成自动配置，以便在对测试芯片101进行测试时完成所需的解压缩与压缩、协议编解码等工作。

通过上述控制机18的设置，可以实现对可编程电路14的现场配置，从而可以通过动态加载的方式将测试矢量的解压缩与压缩等工作前置到测试机台的前端来完成。矢量存储模块12中只需存储压缩后的测试矢量和预期响应等测试配置相关的信息，使得测试机台无需再承担测试矢量的解压缩和测试响应的压缩工作，降低测试矢量的存储与发送压力，且不同类型的测试矢量在发生变更时可以通过控制机18实现快速的动态配置，更进一步地提升了测试效率。

请参阅图9，在一个实施例中，控制机18还用于根据测试协议、测试规则数据和矢量偏移数据更新可编程电路14中的可编程逻辑与控制算法。

可以理解，测试协议、测试规则数据和矢量偏移数据等均是本领域中，针对待测试的测试芯片101而预先确定的测试文件的数据。可编程电路14和矢量存储模块12中数据生成的逻辑如图9所示，控制机18在测试矢量生成阶段，可以将相关矢量数据进行抽取，从而将测试矢量依据测试项目分为多个部分并分别生成测试数据。因此，在需要对不同类型测试芯片101的进行测试时，控制机18可以根据不同测试芯片101的测试文件数据更新可编程电路14，实现对测试芯片101进行测试时，所需测试逻辑和测试流程控制功能的适配。

通过上述控制机18对可编程电路14提供的配置更新功能，无需对测试芯片101进行任何片上改造，即可快速完成测试部署，提升集成电路测试装置100的测试场景适应性。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种集成电路测试装置，其特征在于，包括测试机台、可编程电路和信号转换电路，所述可编程电路分别电连接所述测试机台的矢量存储模块和所述信号转换电路，所述信号转换电路用于电连接测试芯片；

所述矢量存储模块用于存储压缩后的测试矢量，以及根据所述可编程电路回传的压缩响应确定所述测试芯片的测试结果；所述压缩响应为所述可编程电路对所述测试芯片返回的测试响应进行压缩得到的响应；

所述可编程电路用于解压压缩后的所述测试矢量并输出给所述测试芯片，以及压缩所述测试响应；所述信号转换电路用于对齐解压后的所述测试矢量并进行逻辑电平转换输出，以及接收所述测试响应后回传至所述可编程电路；

所述可编程电路包括解压处理单元和压缩处理单元；

所述解压处理单元的输入端口电连接所述矢量存储模块的矢量输出端口，所述解压处理单元的输出端口电连接所述信号转换电路的发送输入端口，所述解压处理单元用于解压压缩后的所述测试矢量并根据所述测试矢量的类型进行发送处理；

所述压缩处理单元的输出端口电连接所述矢量存储模块的响应输入端口，所述压缩处理单元的输入端口电连接所述信号转换电路的回传输出端口，所述压缩处理单元用于对所述测试响应进行压缩输出。

2.根据权利要求1所述的集成电路测试装置，其特征在于，所述可编程电路包括两个分立的子电路板；所述解压处理单元和所述压缩处理单元分别设于两个所述子电路板。

3.根据权利要求1所述的集成电路测试装置，其特征在于，所述解压处理单元包括解压缩电路、协议编码电路、规则数据生成电路和输出选通电路；

所述解压缩电路的输入端口电连接所述矢量存储模块的矢量输出端口，所述解压缩电路的输出端口分别电连接所述协议编码电路和所述规则数据生成电路的输入端口；

所述输出选通电路的输入端口分别电连接所述协议编码电路和所述规则数据生成电路的输出端口，所述输出选通电路的输出端口电连接所述信号转换电路的发送输入端口；

所述解压缩电路用于解压压缩后的所述测试矢量，所述协议编码电路用于对协议类的所述测试矢量进行封装，所述规则数据生成电路用于对规则类的所述测试矢量进行在线生成，所述输出选通电路用于选通并发送所述协议编码电路或所述规则数据生成电路的输出数据。

4.根据权利要求3所述的集成电路测试装置，其特征在于，所述解压处理单元还包括偏移计算电路，所述偏移计算电路的输入端电连接所述解压缩电路的输出端口，所述偏移计算电路的输出端电连接所述输出选通电路的输入端口；

所述偏移计算电路用于对初始值加偏移量模式的所述测试矢量进行生成，所述输出选通电路还用于选通并发送所述偏移计算电路的输出数据。

5.根据权利要求3或4所述的集成电路测试装置，其特征在于，所述解压处理单元还包括数据平移电路，所述数据平移电路的输入端电连接所述解压缩电路的输出端口，所述数据平移电路的输出端电连接所述输出选通电路的输入端口；

所述数据平移电路用于在设定数据周期对平移类的所述测试矢量进行发送处理，所述输出选通电路还用于选通并发送所述数据平移电路的输出数据。

6.根据权利要求1所述的集成电路测试装置，其特征在于，所述压缩处理单元包括压缩电路和协议解码电路；

所述压缩电路的输出端口电连接所述矢量存储模块的响应输入端口，所述压缩电路的输入端口电连接所述协议解码电路的输出端口，所述协议解码电路的输入端口电连接所述信号转换电路的回传输出端口；

所述协议解码电路用于对协议类的所述测试响应进行协议解码输出，所述压缩电路用于对所述协议解码电路输出的所述测试响应进行压缩输出。

7.根据权利要求6所述的集成电路测试装置，其特征在于，所述压缩处理单元还包括数据重排电路和输入选通电路；

所述压缩电路的输入端口分别电连接所述协议解码电路和所述数据重排电路的输出端口，所述输入选通电路的输出端口分别电连接所述协议解码电路数据和所述重排电路的输入端口，所述输入选通电路的输入端口电连接所述信号转换电路的回传输出端口；

所述输入选通电路用于根据所述测试响应的类型选通所述协议解码电路或所述数据重排电路，所述数据重排电路用于对非协议类的所述测试响应进行数据重排并对存储规则类的所述测试响应进行在线验证。

8.根据权利要求1所述的集成电路测试装置，其特征在于，所述可编程电路为FPGA芯片或CPLD器件。

9.根据权利要求1所述的集成电路测试装置，其特征在于，还包括控制机，所述控制机分别电连接所述矢量存储模块和所述可编程电路；

所述控制机用于向所述可编程电路发送测试控制信号，以及将压缩后的所述测试矢量发送至所述矢量存储模块进行存储。

10.根据权利要求9所述的集成电路测试装置，其特征在于，所述控制机还用于根据测试协议、测试规则数据和矢量偏移数据更新所述可编程电路中的可编程逻辑与控制算法。

Images