CN111159062A - 一种缓存数据的调度方法、装置、cpu芯片及服务器 - Google Patents
一种缓存数据的调度方法、装置、cpu芯片及服务器 Download PDFInfo
- Publication number
- CN111159062A CN111159062A CN201911305828.7A CN201911305828A CN111159062A CN 111159062 A CN111159062 A CN 111159062A CN 201911305828 A CN201911305828 A CN 201911305828A CN 111159062 A CN111159062 A CN 111159062A
- Authority
- CN
- China
- Prior art keywords
- instruction
- data
- target data
- target
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明实施例公开一种缓存数据的调度方法、装置、CPU芯片及服务器，涉及计算机技术领域，能够有效提高指令执行速度。所述方法包括：在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。本发明适用于缓存数据调度中。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种缓存数据的调度方法、装置、 CPU芯片及服务器。
背景技术
CPU在执行load/store(加载/存储)指令时，会将数据的有效地址发往CPU 的内存存取单元，此时，如果load/store指令所需要的数据未在缓存中(即发生了CACHE MISS)，通常只能够等待CPU的内存存取单元从下一级内存加载相应地址的数据到数据CACHE(缓存)后，才能够继续指令的执行。在此阶段， CPU需要等待多个周期，严重降低了指令执行速度。
发明内容
有鉴于此，本发明实施例提供一种缓存数据的调度方法、装置、CPU芯片及服务器，能够有效提高指令执行速度。
第一方面，本发明实施例提供一种缓存数据的调度方法，包括：
在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。
可选的，所述在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据包括：
确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在所述缓存中查找所述目标数据。
可选的，所述在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令包括：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
可选的，所述调度方法还包括：
调整所述程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。
可选的，所述根据目标数据的存储地址，在缓存中查找所述目标数据之前，所述方法还包括：
根据预设寄存器中存储的数值，生成所述目标数据的存储地址。
可选的，所述向内存请求所述目标数据之后，所述方法还包括：
执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
第二方面，本发明的实施例还提供一种缓存数据的调度装置，包括：
查找单元，用于在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
请求单元，用于若所述目标数据未在所述缓存中查找到，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。
可选的，所述查找单元包括：
确定模块，用于确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
选择模块，用于在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
查找模块，用于当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在所述缓存中查找所述目标数据。
可选的，所述选择模块，具体用于：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
可选的，所述装置还包括：
调整单元，用于调整所述程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。
可选的，所述装置还包括生成单元，用于在根据目标数据的存储地址，在缓存中查找所述目标数据之前，根据预设寄存器中存储的数值，生成所述目标数据的存储地址。
可选的，所述装置还包括执行单元，用于在向内存请求所述目标数据之后，执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
第三方面，本发明的实施例还提供一种CPU芯片，包括：至少一个处理器核心、缓存；所述处理器核心，用于：
在执行数据加载指令之前，根据目标数据的存储地址，在所述缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。
可选的，所述处理器核心，具体用于：
确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在缓存中查找所述目标数据。
可选的，所述处理器核心，具体用于：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
可选的，所述处理器核心还用于：
调整所述程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。
可选的，所述处理器核心还用于：
根据目标数据的存储地址，在缓存中查找所述目标数据之前，根据预设寄存器中存储的数值，生成所述目标数据的存储地址。
可选的，所述处理器核心还用于：
向内存请求所述目标数据之后，执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
第四方面，本发明的实施例还提供一种服务器，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行本发明实施例提供的任一种缓存数据的调度方法。
本发明的实施例提供的缓存数据的调度方法、装置、CPU芯片及服务器，能够在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据，若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。这样，就能够在数据加载指令被执行前，预先到缓存中取对应的数据，这样，即使数据不在缓存中，也有多余的时间来赶在数据加载指令执行前，将该数据从内存读到缓存，从而被处理器加载利用，无需处理器等待多个时钟周期，从而有效提高了程序指令的执行效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明的实施例提供的缓存数据的调度方法的一种流程图；
图2为本发明的实施例提供的缓存数据的调度装置的一种结构示意图；
图3为本发明的实施例提供的CPU芯片的一种结构示意图；
图4为本发明的实施例提供的服务器的一种结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1所示，本发明的实施例提供一种缓存数据的调度方法，包括：
S11，在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
其中，数据加载指令可以指将数据从内存中读入处理器的指令。流水线处理器执行一条指令时，一般可以分解成如下操作：取指令、对指令进行译码、执行指令、内存存取，执行结果写回。处理器执行一条指令所需的时间周期可以称为指令周期，一个指令周期可以包括一个或多个时钟周期。处理器在其中的每个时钟周期可以对一条指令进行上述一项操作。同时，当一条指令的一项操作完成后，处理器又可以对下一条指令执行该项操作，从而形成指令的流水线处理结构。例如，当对指令instruction1译码完成后，一方面可以执行instruction1，另一方面可以同时对instruction2进行译码。
在本发明的一个实施例中，在处理器中存在一个专门与内存进行数据交互的内存存取单元，本步骤中，可以在执行数据加载指令之前，将目标数据的存储地址向内存存取单元发送，从而使内存存取单元可以在执行数据加载指令之前，提前向缓存或内存请求数据。
S12，若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。
本步骤中，若目标数据没有在缓存中，则可以向下一级内存请求数据，由于在数据加载指令被执行前，就向内存请求数据，这样，也有更多的时间来赶在数据加载指令执行前，将该数据从内存读到缓存，有效提高了处理器的程序执行速度。
本发明的实施例提供的缓存数据的调度方法，能够在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据，若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。这样，就能够在数据加载指令被执行前，预先到缓存中取对应的数据，这样，即使数据不在缓存中，也有更多的时间来赶在数据加载指令执行前，将该数据从内存读到缓存，从而被处理器加载利用，无需处理器等待多个时钟周期，从而有效提高了程序指令的执行效率。
可选的，在本发明的一个实施例中，在步骤S11中，在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据具体可以包括：
确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在所述缓存中查找所述目标数据。
举例而言，在本发明的一个实施例中，程序编译结果中，指令执行次序依次为INST1、INST2、INST3、INST4。如果INST3为数据加载指令，而INST3 使用的数据地址是在INSN2中计算出来，则可以在INSN2指令中附加赋予操作符，提前向缓存请求数据，如果缓存中不存在该数据，则可以提前从内存中将该数据调入缓存。如果INST3中使用的数据地址是在INST1中计算出来的，则可以在INST1或INST2中附加预取操作符。
在本发明的实施例中，程序编译结果中，执行次序先于数据加载指令的指令可能存在多个，具体选择哪条指令作为目标指令可以根据需要设定。
可选的，在本发明的一个实施例中，在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令可以包括：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
也即是说，由于需要根据目标数据所在的内存地址进行数据预取，因此，可以将目标数据的存储地址生成时，进行预取操作，从而尽可能更早获得预取数据，也可以在目标数据的存储地址生成后、目标数据加载前，进行预取操作。可选的，预取操作既可以通过在原有指令中附加预取操作符实现，也可以通过单独加入一条预取操作指令实现，本发明的实施例对此不做限定。
进一步的，在选择了目标指令之后，在本发明的一个实施例中，还可以调整程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。例如，可以将与数据加载无关的指令，***到目标指令和数据加载指令之间执行，从而使预取操作可以提前更多时钟周期进行，更加确保了数据加载指令的顺利执行。又例如，在本发明的一个实施例中，指令执行次序为：INST1、INST4、INST3、INST2，如果INST3为数据加载指令，INST1为目标指令，假设INST2与数据加载无关，则可以重新调整程序编译结果中的指令执行次序，将INST2***INST1和INST3之间，调整后的指令执行次序例如可以为：INST1、INST4、INST2、INST3。
由于在步骤S11中，需要根据目标数据的存储地址在缓存中查找目标数据，因此，在查找目标数据时，至少已经获知了该目标数据的存储地址。获知目标数据的存储地址的方式可以多种多样，可以采取已知的多种寻址方式，本发明的实施例对此不做限定。
举例而言，在本发明的一个实施例中，在步骤S11中根据目标数据的存储地址，在缓存中查找所述目标数据之前，本发明的实施例提供的缓存数据的调度方法还可以包括：根据预设寄存器中存储的数值，确定所述目标数据的存储地址。例如，指令1为两个立即数相加，指令2为以指令1的运算结果为地址，取该地址中存储的数据，则指令1执行时，即生成了目标数据的存储地址。
进一步的，步骤S12中，若目标数据未在缓存中查找到，则根据所述目标数据在内存中的存储地址，所述向内存请求所述目标数据之后，本发明的实施例提供的缓存数据的调度方法还可以包括：执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
也即是说，当需要从内存中请求目标数据时，请求数据的操作至少有一个时钟周期的操作时间提前准备，以便使数据加载指令顺利从缓存中将目标数据加载到处理器中。
下面通过具体实施例对本发明的实施例提供的预取数据的调度方法进行详细说明。
本发明的实施例中的一部分高级语言程序指令包括：
高级语言(例如C语言)片段：
int a；//a是全局变量，地址在0x1234 5678
{
…
Int c＝a；
…
}
该高级语言程序对应的汇编程序指令的流水线可以如表1所示。
表1
其中，i为指令编号，INSN ASM为指令代码，n cycle等为时钟周期。
i：lui$r2，0x1234//$r2＝0x1234,0000
i+1：ori.p$r2，$r2，0x5678//$r2＝0x1234，5678，$r2取得变量a的地址，同时CPU在(n+3)周期，将地址0x12345678发往内存存取单元做数据预取。
i+2：lw$r2，($r2)//$r2取得变量a的值。
其中，第i条指令，表示将十六进制立即数1234升到高位，后面补四个0 后放入寄存器$r2中，也即是将1234*216放入寄存器$r2。第i+1条指令，表示将十六进行数5678与寄存器$r2中的数进行逻辑“或”运算，得到十六进制数 0x12345678，并将0x12345678放入寄存器$r2。同时，执行预取功能，对以十六进制数0x 12345678为地址的数据进行预取，也即是，查询缓存中是否存在内存地址为0x 12345678的存储单元中的数据。第i+2条指令，表示以寄存器$r2中的值为地址，读取该地址中的数据，并将该数据存储在寄存器$r2中。
从表1的流水线中可以看出，由于增加了相应的暗示性质的地址形成指令 ori.p，CPU在执行第(i+1)条指令时，在第(n+3)周期将$r2寄存器值作为地址，发往内存存取单元做数据的预取(mem prefetch)，如果发生数据CACHE MISS，内存存取单元可以提前向下一级内存请求数据。
CPU在执行第(i+2)条指令时，在第(n+5)周期把$r2寄存器值作为地址，发往内存存取单元，由于在第(i+1)条指令已经提前两个发出数据预取命令，所以即使发生数据CACHE MISS，第(i+2)条指令也会提前2个时钟周期完成指令的执行。
这样，通过高级语言编译器产生暗示性质的地址形成指令，引导CPU在执行这样的指令时，提前将地址立即数同时发往内存存取单元，完成对地址立即数所表示的内存的预取功能。
本发明的实施例提供的缓存数据的调度方法，能够通过高级语言编译器，提前发现数据地址的使用位置，产生相应的暗示性质的地址形成指令，提前向内存存取单元发出数据请求，这样，即使发生数据CACHE MISS，也能够在数据的实际使用时，节省等待的时钟周期，达到提升数据cache命中率的效果，从而有效提高处理器的程序执行速度。
而现有技术中，第i+1条指令中并没有进行预取操作，而是在第i+2条指令中直接执行，从表2的流水线中可以看出，CPU在执行第(i+2)条指令时，会把$r2寄存器值作为地址，在第(n+5)周期发往内存存取单元，而此时一旦发生数据CACHE MISS，CPU将在流水中***等待周期，直到内存存取单元从下一级内存取回相应地址中的数据。
表2
相应的，如图2所示，本发明的实施例还提供一种缓存数据的调度装置，包括：
查找单元31，用于在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
请求单元32，用于若所述目标数据未在所述缓存中查找到，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。
本发明的实施例提供的缓存数据的调度装置，能够在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据，若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。这样，就能够在数据加载指令被执行前，预先到缓存中取对应的数据，这样，即使数据不在缓存中，也有多余的时间来赶在数据加载指令执行前，将该数据从内存读到缓存，从而被处理器加载利用，无需处理器等待多个时钟周期，从而有效提高了程序指令的执行效率。
可选的，查找单元31可以包括：
确定模块，用于确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
选择模块，用于在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
查找模块，用于当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在所述缓存中查找所述目标数据。
可选的，所述选择模块，具体可以用于：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
可选的，所述调度装置还可以包括：
调整单元，用于调整所述程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。
可选的，所述调度装置还可以包括：
生成单元，用于在根据目标数据的存储地址，在缓存中查找所述目标数据之前，根据预设寄存器中存储的数值，确定所述目标数据的存储地址。
可选的，所述调度装置还可以包括：
执行单元，用于在向内存请求所述目标数据之后，执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
相应的，如图3所示，本发明的实施例还提供一种CPU芯片5，包括：至少一个处理器核心51、缓存52；
处理器核心51，用于：
在执行数据加载指令之前，根据目标数据的存储地址，在所述缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向所述内存请求所述目标数据。
本发明的实施例提供的处理器核心51，能够在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据，若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。这样，就能够在数据加载指令被执行前，预先到缓存中取对应的数据，这样，即使数据不在缓存中，也有更多的时间来赶在数据加载指令执行前，将该数据从内存读到缓存，从而被处理器加载利用，无需处理器等待多个时钟周期，从而有效提高了程序指令的执行效率。
可选的，处理器核心51，具体可以用于：
确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在缓存中查找所述目标数据。
可选的，处理器核心51，具体可以用于：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
可选的，处理器核心51还可以用于：
调整所述程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。
可选的，处理器核心51还可以用于：
根据目标数据的存储地址，在缓存中查找所述目标数据之前，根据预设寄存器中存储的数值，确定所述目标数据的存储地址。
可选的，处理器核心51还可以用于：
向内存请求所述目标数据之后，执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
相应的，如图4所示，本发明的实施例提供的服务器，可以包括：壳体61、处理器62、存储器63、电路板64和电源电路65，其中，电路板64安置在壳体 61围成的空间内部，处理器62和存储器63设置在电路板64上；电源电路65，用于为上述电子设备的各个电路或器件供电；存储器63用于存储可执行程序代码；处理器62通过读取存储器63中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述实施例提供的任一种缓存数据的调度方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory， ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (19)
1.一种缓存数据的调度方法，其特征在于，包括：
在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。
2.根据权利要求1所述的调度方法，其特征在于，所述在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据包括：
确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在所述缓存中查找所述目标数据。
3.根据权利要求2所述的调度方法，其特征在于，所述在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令包括：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
4.根据权利要求2或3所述的调度方法，其特征在于，还包括：
调整所述程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。
5.根据权利要求1至3中任一项所述的调度方法，其特征在于，所述根据目标数据的存储地址，在缓存中查找所述目标数据之前，所述方法还包括：
根据预设寄存器中存储的数值，确定所述目标数据的存储地址。
6.根据权利要求1至3中任一项所述的调度方法，其特征在于，所述向内存请求所述目标数据之后，所述方法还包括：
执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
7.一种缓存数据的调度装置，其特征在于，包括：
查找单元，用于在执行数据加载指令之前，根据目标数据的存储地址，在缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
请求单元，用于若所述目标数据未在所述缓存中查找到，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。
8.根据权利要求7所述的调度装置，其特征在于，所述查找单元包括：
确定模块，用于确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
选择模块，用于在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
查找模块，用于当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在所述缓存中查找所述目标数据。
9.根据权利要求8所述的调度装置，其特征在于，所述选择模块，具体用于：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
10.根据权利要求8或9所述的调度装置，其特征在于，还包括：
调整单元，用于调整所述程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。
11.根据权利要求7至10中任一项所述的调度装置，其特征在于，还包括生成单元，用于在根据目标数据的存储地址，在缓存中查找所述目标数据之前，根据预设寄存器中存储的数值，确定所述目标数据的存储地址。
12.根据权利要求7至10中任一项所述的调度装置，其特征在于，还包括执行单元，用于在向内存请求所述目标数据之后，执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
13.一种CPU芯片，其特征在于，包括：至少一个处理器核心、缓存；
所述处理器核心，用于：
在执行数据加载指令之前，根据目标数据的存储地址，在所述缓存中查找所述目标数据；其中，所述数据加载指令，用于从内存中加载所述目标数据到处理器中；
若所述目标数据未在所述缓存中，则根据所述目标数据在内存中的存储地址，向内存请求所述目标数据。
14.根据权利要求13所述的CPU芯片，其特征在于，所述处理器核心，具体用于：
确定所述数据加载指令在程序编译结果的所有指令中的执行次序；
在执行次序先于所述数据加载指令的指令集中，选择一条指令作为目标指令，并对所述目标指令附加预取操作符；
当所述目标指令被执行时，根据所述目标数据的存储地址和所述预取操作符，在缓存中查找所述目标数据。
15.根据权利要求14所述的CPU芯片，其特征在于，所述处理器核心，具体用于：
在执行次序先于所述数据加载指令的指令集中，选择所述目标数据的存储地址生成指令，或选择执行次序在所述存储地址生成指令之后的指令，为所述目标指令。
16.根据权利要求14或15所述的CPU芯片，其特征在于，所述处理器核心还用于：
调整所述程序编译结果中的指令的执行次序，以使所述目标指令与所述数据加载指令之间，间隔至少一条程序指令。
17.根据权利要求13至15中任一项所述的CPU芯片，其特征在于，所述处理器核心还用于：
根据目标数据的存储地址，在缓存中查找所述目标数据之前，根据预设寄存器中存储的数值，确定所述目标数据的存储地址。
18.根据权利要求13至15中任一项所述的CPU芯片，其特征在于，所述处理器核心还用于：
向内存请求所述目标数据之后，执行所述数据加载指令，其中，所述数据加载指令的取数操作，比所述向内存请求所述目标数据的操作迟至少一个时钟周期。
19.一种服务器，其特征在于，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述权利要求1-6中任一项所述的缓存数据的调度方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911305828.7A CN111159062B (zh) | 2019-12-20 | 2019-12-20 | 一种缓存数据的调度方法、装置、cpu芯片及服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911305828.7A CN111159062B (zh) | 2019-12-20 | 2019-12-20 | 一种缓存数据的调度方法、装置、cpu芯片及服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111159062A true CN111159062A (zh) | 2020-05-15 |
| CN111159062B CN111159062B (zh) | 2023-07-07 |
Family
ID=70557574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911305828.7A Active CN111159062B (zh) | 2019-12-20 | 2019-12-20 | 一种缓存数据的调度方法、装置、cpu芯片及服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111159062B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111831451A (zh) * | 2020-07-21 | 2020-10-27 | 平安科技（深圳）有限公司 | 云主机内存分配方法及云主机、设备及存储介质 |
| CN112199400A (zh) * | 2020-10-28 | 2021-01-08 | 支付宝(杭州)信息技术有限公司 | 用于数据处理的方法和装置 |
| CN112444731A (zh) * | 2020-10-30 | 2021-03-05 | 海光信息技术股份有限公司 | 芯片测试方法、装置、处理器芯片及服务器 |
| CN116303125A (zh) * | 2023-05-16 | 2023-06-23 | 太初(无锡)电子科技有限公司 | 请求调度方法、缓存、装置、计算机设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130318523A1 (en) * | 2012-05-25 | 2013-11-28 | Verizon Patent And Licensing Inc. | Hypervisor-based stack pre-fetch cache |
| CN105677580A (zh) * | 2015-12-30 | 2016-06-15 | 杭州华为数字技术有限公司 | 访问缓存的方法和装置 |
| CN110442382A (zh) * | 2019-07-31 | 2019-11-12 | 西安芯海微电子科技有限公司 | 预取缓存控制方法、装置、芯片以及计算机可读存储介质 |
-
2019
- 2019-12-20 CN CN201911305828.7A patent/CN111159062B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130318523A1 (en) * | 2012-05-25 | 2013-11-28 | Verizon Patent And Licensing Inc. | Hypervisor-based stack pre-fetch cache |
| CN105677580A (zh) * | 2015-12-30 | 2016-06-15 | 杭州华为数字技术有限公司 | 访问缓存的方法和装置 |
| CN110442382A (zh) * | 2019-07-31 | 2019-11-12 | 西安芯海微电子科技有限公司 | 预取缓存控制方法、装置、芯片以及计算机可读存储介质 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111831451A (zh) * | 2020-07-21 | 2020-10-27 | 平安科技（深圳）有限公司 | 云主机内存分配方法及云主机、设备及存储介质 |
| WO2021120843A1 (zh) * | 2020-07-21 | 2021-06-24 | 平安科技（深圳）有限公司 | 云主机内存分配方法及云主机、设备及存储介质 |
| CN112199400A (zh) * | 2020-10-28 | 2021-01-08 | 支付宝(杭州)信息技术有限公司 | 用于数据处理的方法和装置 |
| CN112444731A (zh) * | 2020-10-30 | 2021-03-05 | 海光信息技术股份有限公司 | 芯片测试方法、装置、处理器芯片及服务器 |
| CN112444731B (zh) * | 2020-10-30 | 2023-04-11 | 海光信息技术股份有限公司 | 芯片测试方法、装置、处理器芯片及服务器 |
| CN116303125A (zh) * | 2023-05-16 | 2023-06-23 | 太初(无锡)电子科技有限公司 | 请求调度方法、缓存、装置、计算机设备及存储介质 |
| CN116303125B (zh) * | 2023-05-16 | 2023-09-29 | 太初(无锡)电子科技有限公司 | 请求调度方法、缓存、装置、计算机设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111159062B (zh) | 2023-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111159062B (zh) | 一种缓存数据的调度方法、装置、cpu芯片及服务器 | |
| JP5357017B2 (ja) | 高速で安価なストア−ロード競合スケジューリング及び転送機構 | |
| JP3830651B2 (ja) | ループとストライドの一方または両方の予測を行うロードターゲットバッファを具現するマイクロプロセッサ回路、システム、および方法 | |
| Hsu et al. | Prefetching in supercomputer instruction caches | |
| JP4934267B2 (ja) | コンパイラ装置 | |
| US8140768B2 (en) | Jump starting prefetch streams across page boundaries | |
| TWI437490B (zh) | 微處理器及縮短分頁表尋訪時間之方法 | |
| US6401192B1 (en) | Apparatus for software initiated prefetch and method therefor | |
| TWI515567B (zh) | 微處理器的轉譯位址快取記憶體 | |
| US8006041B2 (en) | Prefetch processing apparatus, prefetch processing method, storage medium storing prefetch processing program | |
| US6401187B1 (en) | Memory access optimizing method | |
| JPH07281895A (ja) | 分岐キャッシュ | |
| JP2007207246A (ja) | 命令ラインのための自己プリフェッチｌ２キャッシュ機構 | |
| WO2005088455A2 (en) | Cache memory prefetcher | |
| US20090204791A1 (en) | Compound Instruction Group Formation and Execution | |
| CN108874691B (zh) | 数据预取方法和内存控制器 | |
| CN108874690B (zh) | 数据预取的实现方法和处理器 | |
| US6785796B1 (en) | Method and apparatus for software prefetching using non-faulting loads | |
| CN112099851A (zh) | 指令执行方法、装置、处理器及电子设备 | |
| JP5238797B2 (ja) | コンパイラ装置 | |
| JP2000207224A (ja) | ソフトウェアプリフェッチ方法 | |
| US20050144420A1 (en) | Data processing apparatus and compiler apparatus | |
| KR101376884B1 (ko) | 프로그램 명령어 프리페치 제어 장치 및 그 방법 | |
| JP3739556B2 (ja) | 情報処理装置 | |
| JP2008191824A (ja) | プリフェッチ方法、及びキャッシュ機構用ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 300000 North 2-204 industrial incubation-3-8, No. 18, Haitai West Road, Huayuan Industrial Zone, Binhai New Area, Tianjin Applicant after: Haiguang Information Technology Co.,Ltd. Address before: 300000 North 2-204 industrial incubation-3-8, No. 18, Haitai West Road, Huayuan Industrial Zone, Binhai New Area, Tianjin Applicant before: HAIGUANG INFORMATION TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |