CN111147045B - 一种超导电路的清零方法及*** - Google Patents

一种超导电路的清零方法及*** Download PDF

Info

Publication number
CN111147045B
CN111147045B CN201911340498.5A CN201911340498A CN111147045B CN 111147045 B CN111147045 B CN 111147045B CN 201911340498 A CN201911340498 A CN 201911340498A CN 111147045 B CN111147045 B CN 111147045B
Authority
CN
China
Prior art keywords
signal
zero clearing
low
system clock
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911340498.5A
Other languages
English (en)
Other versions
CN111147045A (zh
Inventor
张志敏
唐光明
张阔中
轩伟
瞿佩瑶
杨佳洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Computing Technology of CAS
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN201911340498.5A priority Critical patent/CN111147045B/zh
Publication of CN111147045A publication Critical patent/CN111147045A/zh
Application granted granted Critical
Publication of CN111147045B publication Critical patent/CN111147045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/86—Generating pulses by means of delay lines and not covered by the preceding subgroups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提出一种超导电路的清零方法及***，包括：发送清零指令信号至非破坏读出寄存器的指令输入接口，非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，第一磁通量子分离器件将输出数据分离为清零信号和触发信号，并将清零信号输入至超导处理器各流水级之间的超导寄存器；输入低频***时钟信号至第二磁通量子分离器件，第二磁通量子分离器件将低频***时钟信号拆分为第一低频***时钟脉冲和第二低频***时钟脉冲；第一D触发器根据触发信号和第一低频***时钟脉冲，输出信号脉冲，第二磁通量子分离器件根据信号脉冲和第二低频***时钟脉冲，输出延时脉冲，非破坏读出寄存器根据延时脉冲进行复位，以停止输出清零信号。

Description

一种超导电路的清零方法及***
技术领域
本发明涉及超导计算机中的超导电路元器件设计领域，并特别涉及一种超导电路的清零方法及***。
背景技术
超导电路技术是未来计算机重要技术发展方向，美国、日本、英国以及南非等国家，均重视超导器件研究技术开发工作，国内也有不少单位持续不断的开展超导元器件及其计算机等研发工作。现有超导电路元器件设计大都基于行波流水，没有传统的触发器概念，致使实现寄存器功能比较困难。在国际上，如美国、日本等研发机构，提出利用有限的单元构建串行移位寄存器，但是这类寄存器读写只能串行移位，性能比较低下。而对于多级流水超导处理器中所需要用到的清零信号发生装置尚未有具体设计被提出。
现有超导电路技术的缺点和不足为大部分处理器电路设计是基于行波流水，没有传统的流水机制。这造成运行效率低下，无法充分发挥超导电路的高速优势，也难以兼容当前计算机软件***。针对超导寄存器清零信号发生装置的发明研究目前处于空白状态。
发明内容
本发明的目的是解决超导处理器电路设计在引入超导寄存器的情况下，在得到一个清零指令信号后，需要为相应的超导寄存器提供有效的符合实际工作时序要求的清零信号。因此提出了一种超导电路清零信号产生装置。
针对现有技术的不足，本发明提出一种超导电路的清零方法，其中包括：
步骤1、发送清零指令信号至非破坏读出寄存器的指令输入接口，该非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，该第一磁通量子分离器件将该输出数据分离为清零信号和触发信号，并将该清零信号输入至超导处理器各流水级之间的超导寄存器；
步骤2、输入低频***时钟信号至第二磁通量子分离器件，该第二磁通量子分离器件将该低频***时钟信号拆分为第一低频***时钟脉冲和第二低频***时钟脉冲；
步骤3、该第一D触发器根据该触发信号和该第一低频***时钟脉冲，输出信号脉冲，该第二磁通量子分离器件根据该信号脉冲和该第二低频***时钟脉冲，输出延时脉冲，该非破坏读出寄存器根据该延时脉冲进行复位，以停止输出该清零信号。
所述的超导电路的清零方法，其中该高频局部时钟信号为超导处理器中采用行波流水工作方式的逻辑门提供时钟信号。
所述的超导电路的清零方法，其中该低频***时钟信号为超导处理器中采用超导寄存器控制的多级流水电路提供的时钟信号。
所述的超导电路的清零方法，其中清零指令信号与高频局部时钟信号间的时间间隔大于非破坏读出寄存器对时钟信号的反应时间。
所述的超导电路的清零方法，其中该清零指令信号、该高频局部时钟信号、该输出数据、该清零信号、该触发信号、该清零信号、该低频***时钟信号、该第一低频***时钟脉冲和该第二低频***时钟脉冲均为单磁通量子脉冲。
本发明还提出了一种超导电路的清零***，其中包括：
模块1、发送清零指令信号至非破坏读出寄存器的指令输入接口，该非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，该第一磁通量子分离器件将该输出数据分离为清零信号和触发信号，并将该清零信号输入至超导处理器各流水级之间的超导寄存器；
模块2、输入低频***时钟信号至第二磁通量子分离器件，该第二磁通量子分离器件将该低频***时钟信号拆分为第一低频***时钟脉冲和第二低频***时钟脉冲；
模块3、该第一D触发器根据该触发信号和该第一低频***时钟脉冲，输出信号脉冲，该第二磁通量子分离器件根据该信号脉冲和该第二低频***时钟脉冲，输出延时脉冲，该非破坏读出寄存器根据该延时脉冲进行复位，以停止输出该清零信号。
所述的超导电路的清零***，其中该高频局部时钟信号为超导处理器中采用行波流水工作方式的逻辑门提供时钟信号。
所述的超导电路的清零***，其中该低频***时钟信号为超导处理器中采用超导寄存器控制的多级流水电路提供的时钟信号。
所述的超导电路的清零***，其中清零指令信号与高频局部时钟信号间的时间间隔大于非破坏读出寄存器对时钟信号的反应时间。
所述的超导电路的清零***，其中该清零指令信号、该高频局部时钟信号、该输出数据、该清零信号、该触发信号、该清零信号、该低频***时钟信号、该第一低频***时钟脉冲和该第二低频***时钟脉冲均为单磁通量子脉冲。
由以上方案可知，本发明的优点在于：
利用本发明设计的清零信号产生装置，可以为基于多级流水的超导处理器提供实用的清零信号，在超导处理器流水线面临指令相关、数据相关等异常情况下，可以及时有效的将各流水级之间的超导寄存器清零，以便处理下一条指令。超导处理器所需要的清零信号需要按照一定的频率连续产生，并且覆盖足够长的时间段以保证清零效果，本发明可以有效的实现清零信号的产生。
附图说明
图1为本发明清零信号发生装置的信号接口示意图；
图2为本发明清零信号发生装置工作中时序关系图；
图3为本发明清零信号发生装置的内部组合示意图。
具体实施方式
发明人在设计基于流水线的超导处理器过程中，需要为超导电路寄存器提供符合时序要求的清零信号。现有技术中没有具体的可实用的清零信号发生装置。因此本发明用于超导电路设计中，在得到一个清零指令信号后，为超导寄存器提供具体的，符合超导电路实际工作时序要求的清零信号发生装置和方法。
本发明包括如下关键点：
关键点1，该清零信号产生装置包含清零指令信号输入口，高频局部时钟输入口，低频***时钟输入口，和清零信号输出口；
关键点2，该清零信号产生装置在收到一个清零指令信号后，开始在清零信号输出口按照高频局部时钟频率输出清零信号；
关键点3，清零输出信号从收到清零指令信号开始，直到覆盖下一个完整的低频***时钟周期结束；
关键点4，该清零信号产生装置的一种实现是基于现有超导电路元件组成的；
关键点5，该清零信号产生装置是用于超导快速单磁通量子电路的，在本专利涉及的超导电路中，逻辑门的输入输出信号和驱动电路工作的时钟时钟信号都是单磁通量子脉冲。
为让本发明的上述特征和效果能阐述的更明确易懂，下文特举实施例，并配合说明书附图作详细说明如下。
本发明提出的清零信号产生装置包含至少三个信号输入口，一个信号输出口。分别是清零指令信号输入口，高频局部时钟输入口，低频***时钟输入口，和清零信号输出口。对于超导电路，其输入输出信号都是单磁通量子脉冲。部件信号接口示意图如图1所示。
本发明提出的清零信号产生装置的工作效果是在收到一个清零指令信号后，开始在清零信号输出口按照高频局部时钟频率输出清零信号，清零输出信号从收到清零指令信号开始产生，直到覆盖下一个完整的低频***时钟周期结束。特别的当清零指令信号与低频***时钟信号同时到达时，根据实际物理电路的时序关系，将持续输出两个低频***时钟周期。其工作中时序关系如图2所示。图2中每一个黑色三角形表示一个单磁通量子脉冲。该信号是由***控制电路产生，例如处理器初始化信号，或者流水线发生异常中断时，由处理器控制部件向该清零信号产生部件发出清零指令。
清零信号输出口输出的清零信号用于清零超导处理器各流水级之间的超导寄存器，为了保证清零效果，信号输出时间长度大于一个低频***时钟周期，小于两个***时钟周期。该清零输出信号将被接入到超导寄存器的复位信号接口。
该清零信号产生装置的一种具体实现，是基于当前超导电路技术中已有的超导电路元器件组合而成。其内部组合示意图如图3所示。在这种实现方式中，该装置使用了两个磁通量子分离器件(spliter SPL)，两个D触发器(data flip-flop DFF)，一个非破坏读出寄存器(non-destructive read-out NDRO)。在这种实现方式中，NDRO逻辑门的时钟输入端口接入高频局部时钟，NDRO逻辑门的数据输入端口接入清零指令信号线，NDRO逻辑门的数据输出端口接入一个SPL器件S1，S1的两个输出端口一个是清零信号输出口，另一个接入第一个DFF逻辑门D1。D1的输出端接入第二个DFF逻辑门D2的输入端。D2的输出端接入NDRO逻辑门的复位端口reset。另一个SPL器件S2的输入端口接低频***时钟信号，两个输出端口分别接入D1和D2的时钟信号。NDRO寄存器的工作方式是在每个时钟信号到来后，将存储的状态输出磁通量子脉冲信号。如果寄存器存储了状态1，那么会根据时钟信号不断输出SFQ脉冲。如果是状态0，那么就没有脉冲发出。该发明中，第一个清零指令发出后，该NDRO就变为状态1，在一个***时钟周期后，复位到状态0。SPL就是一个二分器，一个信号进来，然后两个信号同时出去。这里S1这个SPL器件的输入信号就是NDRO的输出脉冲。然后一分为二，一个输出了，就是整个清零信号装置的输出口。这里的另一个就是指第二个输出口，这个信号没有输出到装置外面，是装置内部输入到了DFF里面，用来清除NDRO的状态。让NDRO一个***时钟周期后复位。S2是另一个SPL元件，这个是用来处理时钟信号的。输入是***时钟，输出的还是***时钟，因为每个DFF触发器都需要时钟驱动，这个S2的两个输出信号就是给这两个DFF提供的时钟。
该发明里所有的“信号”都是指磁通量子脉冲。只是不同的地方作用不一样。有的是时钟信号，有的是数据信号。超导电路的工作就是通过这些磁通脉冲实现的。没有传统的电平信号。
但是超导SFQ电路中的磁通脉冲不能像普通电路里面的电信号那样，直接一分二一分三，所以需要SPL这样的元件，把一个脉冲分成两个。
上述NDRO逻辑门的工作方式是如果有信号输入到din输入口，在接下来每个时钟信号到来之后，dout输出口都输出一个脉冲信号。直到reset端口有重置信号输入，然后dout端口不再随时钟信号连续输出。
上述SPL分离器的工作原理是在输入口有信号输入后，在两个信号输出口分别输出脉冲信号。其中输入和输出信号之间的时延和两个输出信号之间的时延与具体实现的工艺有关。
上述DFF触发器的工作原理是在一个时钟信号到来之前，如果din信号输入口有信号输入，那么在这个时钟到来后，dout输出端就会输出一个脉冲信号。反之，如果信号输入口没有信号输入，那么时钟到来后输出口不会输出信号。
特别的，利用其它超导元件组合或利用单一部件实现该清零装置功能的，依然在本发明保护范围之内。
下面举例详细说明图3中该清零装置的工作过程：
步骤1：高频局部时钟信号不断输入，该时钟信号是为超导处理器中采用行波流水工作方式的逻辑门提供高频时钟。
步骤2：低频***时钟信号不断输入，该时钟信号是为超导处理器中采用超导寄存器控制的多级流水电路提供低频时钟。该时钟每个周期就是一个指令流水周期。因此每个低频***时钟周期中包含若干个高频局部时钟周期。
步骤3：清零指令输入端口等待清零指令信号的到来。
步骤4：如果清零指令输入端口输入了一个单磁通量子脉冲，那么在接下来的每一个高频局部时钟信号到来后，清零信号输出端口输出一个单磁通量子脉冲。
步骤5：在清零信号输出端口开始不断输出单磁通量子脉冲后，等待低频***时钟输入第一个脉冲信号，此时清零信号继续不断输出，等待低频***时钟输入第二个脉冲信号，在经过器件工作延迟后，清零信号端口停止输出脉冲信号。
步骤6：超导电路清零装置恢复到步骤1继续等待清零指令信号输入。
步骤7：低频***时钟和高频局部时钟脉冲并不要求同时到达。
步骤8：低频***时钟输入进过S2信号***后，并不要求严格同时到达D1和D2的时钟信号输入端，但是一个低频***时钟脉冲X1到来后，如果D1输入口有信号输入，那么X1会触发D1输出一个信号脉冲DATA1，该信号输入到了D2的输入端口，对于D2来说，要求DATA1晚于时钟脉冲X1到来。这样等待下一个低频时钟脉冲X2到来后，D2才输出信号DATA2到NDRO的reset端口。这样实现了reset信号是在延迟了大于一个低频***时钟周期之后才发出，保证清零信号输出的时间跨度大于一个低频***时钟周期。
步骤9：清零指令输入信号要求与高频局部时钟输入信号满足NDRO逻辑门工作时序关系，两者时间间隔大于NDRO对时钟信号的反应时间，以保证输入指令信号有效，在一个清零指令输入信号脉冲到来后，NDRO保证会实现在输出端有信号输出。
步骤10：两个相邻的清零指令信号输入间隔要求大于该设备内部信号的处理时间，例如第一个清零指令输入后，经过后续两个低频***时钟信号输入，D2输出的反馈信号到达NDRO的reset端口，NDRO在接下来的高频局部时钟输入后不再输出信号。第二个清零指令要求在完成上述一个工作周期后输入，以免造成时序混乱。
以下为与上述方法实施例对应的***实施例，本实施方式可与上述实施方式互相配合实施。上述实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述实施方式中。
本发明还提出了一种超导电路的清零***，其中包括：
模块1、发送清零指令信号至非破坏读出寄存器的指令输入接口，该非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，该第一磁通量子分离器件将该输出数据分离为清零信号和触发信号，并将该清零信号输入至超导处理器各流水级之间的超导寄存器；
模块2、输入低频***时钟信号至第二磁通量子分离器件，该第二磁通量子分离器件将该低频***时钟信号拆分为第一低频***时钟脉冲和第二低频***时钟脉冲；
模块3、该第一D触发器根据该触发信号和该第一低频***时钟脉冲，输出信号脉冲，该第二磁通量子分离器件根据该信号脉冲和该第二低频***时钟脉冲，输出延时脉冲，该非破坏读出寄存器根据该延时脉冲进行复位，以停止输出该清零信号。
所述的超导电路的清零***，其中该高频局部时钟信号为超导处理器中采用行波流水工作方式的逻辑门提供时钟信号。
所述的超导电路的清零***，其中该低频***时钟信号为超导处理器中采用超导寄存器控制的多级流水电路提供的时钟信号。
所述的超导电路的清零***，其中清零指令信号与高频局部时钟信号间的时间间隔大于非破坏读出寄存器对时钟信号的反应时间。
所述的超导电路的清零***，其中该清零指令信号、该高频局部时钟信号、该输出数据、该清零信号、该触发信号、该清零信号、该低频***时钟信号、该第一低频***时钟脉冲和该第二低频***时钟脉冲均为单磁通量子脉冲。

Claims (10)

1.一种超导电路的清零方法，其特征在于，包括：
步骤1、发送清零指令信号至非破坏读出寄存器的指令输入接口，该非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，该第一磁通量子分离器件将该输出数据分离为清零信号和触发信号，并将该清零信号输入至超导处理器各流水级之间的超导寄存器；
步骤2、输入低频***时钟信号至第二磁通量子分离器件，该第二磁通量子分离器件将该低频***时钟信号拆分为第一低频***时钟脉冲和第二低频***时钟脉冲；
步骤3、第一D触发器根据该触发信号和该第一低频***时钟脉冲，输出信号脉冲，第二D触发器根据该信号脉冲和该第二低频***时钟脉冲，输出延时脉冲，该非破坏读出寄存器根据该延时脉冲进行复位，以停止输出该清零信号。
2.如权利要求1所述的超导电路的清零方法，其特征在于，该高频局部时钟信号为超导处理器中采用行波流水工作方式的逻辑门提供时钟信号。
3.如权利要求1所述的超导电路的清零方法，其特征在于，该低频***时钟信号为超导处理器中采用超导寄存器控制的多级流水电路提供的时钟信号。
4.如权利要求1所述的超导电路的清零方法，其特征在于，清零指令信号与高频局部时钟信号间的时间间隔大于非破坏读出寄存器对时钟信号的反应时间。
5.如权利要求1所述的超导电路的清零方法，其特征在于，该清零指令信号、该高频局部时钟信号、该输出数据、该清零信号、该触发信号、该清零信号、该低频***时钟信号、该第一低频***时钟脉冲和该第二低频***时钟脉冲均为单磁通量子脉冲。
6.一种超导电路的清零***，其特征在于，包括：
模块1、发送清零指令信号至非破坏读出寄存器的指令输入接口，该非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，该第一磁通量子分离器件将该输出数据分离为清零信号和触发信号，并将该清零信号输入至超导处理器各流水级之间的超导寄存器；
模块2、输入低频***时钟信号至第二磁通量子分离器件，该第二磁通量子分离器件将该低频***时钟信号拆分为第一低频***时钟脉冲和第二低频***时钟脉冲；
模块3、第一D触发器根据该触发信号和该第一低频***时钟脉冲，输出信号脉冲，第二D触发器根据该信号脉冲和该第二低频***时钟脉冲，输出延时脉冲，该非破坏读出寄存器根据该延时脉冲进行复位，以停止输出该清零信号。
7.如权利要求6所述的超导电路的清零***，其特征在于，该高频局部时钟信号为超导处理器中采用行波流水工作方式的逻辑门提供时钟信号。
8.如权利要求6所述的超导电路的清零***，其特征在于，该低频***时钟信号为超导处理器中采用超导寄存器控制的多级流水电路提供的时钟信号。
9.如权利要求6所述的超导电路的清零***，其特征在于，清零指令信号与高频局部时钟信号间的时间间隔大于非破坏读出寄存器对时钟信号的反应时间。
10.如权利要求6所述的超导电路的清零***，其特征在于，该清零指令信号、该高频局部时钟信号、该输出数据、该清零信号、该触发信号、该清零信号、该低频***时钟信号、该第一低频***时钟脉冲和该第二低频***时钟脉冲均为单磁通量子脉冲。
CN201911340498.5A 2019-12-23 2019-12-23 一种超导电路的清零方法及*** Active CN111147045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911340498.5A CN111147045B (zh) 2019-12-23 2019-12-23 一种超导电路的清零方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911340498.5A CN111147045B (zh) 2019-12-23 2019-12-23 一种超导电路的清零方法及***

Publications (2)

Publication Number Publication Date
CN111147045A CN111147045A (zh) 2020-05-12
CN111147045B true CN111147045B (zh) 2021-11-05

Family

ID=70519350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911340498.5A Active CN111147045B (zh) 2019-12-23 2019-12-23 一种超导电路的清零方法及***

Country Status (1)

Country Link
CN (1) CN111147045B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111984058B (zh) * 2020-07-17 2023-04-25 中国科学院计算技术研究所 基于超导sfq电路的微处理器***及其运算装置
CN112116094B (zh) * 2020-08-27 2022-08-30 中国科学院计算技术研究所 一种超导流水线电路及处理器
CN112114875B (zh) * 2020-08-27 2023-06-02 中国科学院计算技术研究所 一种超导并行寄存器堆装置
CN113065301B (zh) * 2021-04-20 2024-06-14 中国科学院上海微***与信息技术研究所 提高超导集成电路工作范围的方法
CN113128172B (zh) * 2021-04-23 2023-10-27 中国科学院计算技术研究所 超导寄存器堆装置及其控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106767944A (zh) * 2016-11-30 2017-05-31 中国科学院上海微***与信息技术研究所 基于ersfq电路的低温超导读出电路及读出***

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443719B2 (en) * 2006-02-23 2008-10-28 Hypres, Inc. Superconducting circuit for high-speed lookup table
US7786786B2 (en) * 2008-12-17 2010-08-31 Hypres, Inc. Multiphase clock for superconducting electronics
US10552756B2 (en) * 2015-11-12 2020-02-04 University Of Rochester Superconducting system architecture for high-performance energy-efficient cryogenic computing
CN109508303B (zh) * 2018-09-30 2022-12-23 中国科学院上海微***与信息技术研究所 一种用于并行数据存储的超导高速缓冲存储器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106767944A (zh) * 2016-11-30 2017-05-31 中国科学院上海微***与信息技术研究所 基于ersfq电路的低温超导读出电路及读出***

Also Published As

Publication number Publication date
CN111147045A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN111147045B (zh) 一种超导电路的清零方法及***
WO2016065785A1 (zh) 一种移位寄存单元、显示面板和显示装置
CN112667292B (zh) 一种异步微流水线控制器
CA2436410A1 (en) Synchronous to asynchronous to synchronous interface
US8860468B1 (en) Clock multiplexer
CN112116094B (zh) 一种超导流水线电路及处理器
CN111049503B (zh) 一种超导触发器及其运行方法
US8644439B2 (en) Circuits and methods for signal transfer between different clock domains
CN111984058B (zh) 基于超导sfq电路的微处理器***及其运算装置
CN108694146B (zh) 一种异步/同步接口电路
RU2362266C1 (ru) Самосинхронный однократный d-триггер с высоким активным уровнем сигнала управления
US7007186B1 (en) Systems and methods for synchronizing a signal across multiple clock domains in an integrated circuit
CN116301268B (zh) 复位信号预处理装置、方法及可编程逻辑器件
CN105306022A (zh) 一种用于异步电路四相位握手协议的非对称延时装置
CN106059545B (zh) 一种用于低功耗流水线的时序控制电路
CN106027024B (zh) 一种带延迟检测的低功耗寄存器单元电路
US7982502B2 (en) Asynchronous circuit representation of synchronous circuit with asynchronous inputs
US6037801A (en) Method and apparatus for clocking a sequential logic circuit
US10326452B2 (en) Synchronizing a self-timed processor with an external event
US20090259892A1 (en) Method and Apparatus for Producing a Metastable Flip Flop
RU2361359C1 (ru) Самосинхронный d-триггер
CN113114187B (zh) 异步脉冲传递阻塞单元及其控制方法、超导单磁通量子电路
CN106201950B (zh) 一种soc异步时钟域信号接口的方法
TWI751796B (zh) 可由外部訊號直接啟動輸出的處理器
CN114545801B (zh) 可由外部信号直接启动输出的处理器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant