CN111146092B - 封装基板制造工艺 - Google Patents
封装基板制造工艺 Download PDFInfo
- Publication number
- CN111146092B CN111146092B CN202010048380.1A CN202010048380A CN111146092B CN 111146092 B CN111146092 B CN 111146092B CN 202010048380 A CN202010048380 A CN 202010048380A CN 111146092 B CN111146092 B CN 111146092B
- Authority
- CN
- China
- Prior art keywords
- copper foil
- insulating material
- hollow
- dry film
- manufacturing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 239000011810 insulating material Substances 0.000 claims abstract description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000011889 copper foil Substances 0.000 claims abstract description 59
- 239000002313 adhesive film Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims abstract description 10
- 239000011265 semifinished product Substances 0.000 claims abstract description 9
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 238000003825 pressing Methods 0.000 claims abstract description 5
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 12
- 238000003466 welding Methods 0.000 claims description 12
- 230000001680 brushing effect Effects 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 238000007788 roughening Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 5
- 229920002050 silicone resin Polymers 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000004954 Polyphthalamide Substances 0.000 claims description 3
- 229920006375 polyphtalamide Polymers 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000000047 product Substances 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 230000006872 improvement Effects 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000005553 drilling Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- CAYNKYSECUDBKJ-UHFFFAOYSA-N [Ag].[Ni].[Au] Chemical compound [Ag].[Ni].[Au] CAYNKYSECUDBKJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了封装基板制造工艺，包括提供母板、粘接膜和绝缘板，母板包括蚀刻有镂空图案的铜箔和填充在镂空图案中的绝缘材料，母板设有芯片焊盘，粘接膜和绝缘板开设有通孔；将母板、粘接膜和绝缘板以通孔与芯片焊盘正对的方式依次层叠并压合形成封装基板半成品；对封装基板半成品进行切割，制得封装基板。本发明公开的封装基板制造工艺通过在铜箔的镂空区域填充绝缘材料形成母板，然后在母板的正面压合一个开孔的绝缘板形成腔体用于阻隔芯片，大大降低封装厂的设备及流程成本，封装时精度高，良率高，在发光器件和防止信号***件领域有着广阔的应用前景，并且简化工艺、可以将产品尺寸做小以符合市场的需求和具有更优的导电和导热性能。
Description
技术领域
本发明涉及芯片封装领域，尤其涉及一种封装基板制造工艺。
背景技术
随着5G时代的来临，高清显示领域的机遇与挑战并存。更小更薄的空间内，如何获得更稳定并且更高的分辨率的课题不断地被设想并实现。为了使发光器件更获得稳定更卓越的显示功能，需要将红绿蓝芯片封装于一个单独的空腔内。目前，传统的实现方法是封装厂先将铜支架产品第一次模压塑封，在非功能区形成一个空腔，用于阻隔各发光单元器件，然后除去胶渍，然后再在功能区贴芯片打线后进行第二次塑封。此种方式极高精密的设备，不仅流程复杂，而且良率和成本均较难管控，稍有不慎则因精度或参数不佳而导致塑封料进焊盘而报废。
发明内容
为了克服现有技术的不足，本发明的目的公开一种封装基板制造工艺，用以解决现有的封装基板制造工艺流程复杂，装配过程中精度要求高，产品良率和产品成本均较难管控问题。
本发明的目的采用如下技术方案实现：
一种封装基板制造工艺，包括：
提供母板、粘接膜和绝缘板，所述母板包括蚀刻有镂空图案的铜箔和填充在所述镂空图案中的绝缘材料，所述母板设有芯片焊盘，所述粘接膜和所述绝缘板开设有通孔；
将所述母板、所述粘接膜和所述绝缘板以所述通孔与所述芯片焊盘正对的方式依次层叠并压合形成封装基板半成品；
对所述封装基板半成品进行切割，制得封装基板。
作为一种改进方式，所述母板采用以下工序制作成型：
提供铜箔，所述铜箔具有第一表面和背离所述第一表面的第二表面，在所述第一表面贴附第一干膜，在所述第二表面贴附第二干膜，在所述第一干膜开窗以露出所述铜箔，在所述第一干膜开窗的位置对所述铜箔进行第一次蚀刻形成焊盘半镂空图案，除去所述第一干膜和所述第二干膜，在所述焊盘半镂空图案中填充第一绝缘材料；以及
在所述第一表面贴附第三干膜，在所述第二表面贴附第四干膜，在所述第四干膜开窗以露出所述铜箔，在所述第四干膜开窗的位置对所述铜箔进行第二次蚀刻形成焊点镂空图案，所述焊点镂空图案与所述焊盘半镂空图案连通，除去所述第三干膜和所述第四干膜，在所述焊点镂空图案中填充第二绝缘材料，制得所述母板。
作为一种改进方式，所述封装基板制造工艺还包括：在所述焊盘半镂空图案中填充所述第一绝缘材料之前，对所述焊盘半镂空图案的表面进行粗化处理。
作为一种改进方式，所述封装基板制造工艺还包括：在所述焊点镂空图案中填充第二绝缘材料之前，对所述焊点镂空图案的表面进行粗化处理。
作为一种改进方式，所述封装基板制造工艺还包括：将所述母板、所述粘接膜和所述绝缘板进行压合之前，在所述第一表面和所述第二表面对所述铜箔电镀金属保护层。
作为一种改进方式，所述第一次蚀刻的深度为所述铜箔厚度的50％-70％。
作为一种改进方式，所述封装基板制造工艺还包括：在所述焊盘半镂空图案中填充所述第一绝缘材料之后，在所述第一表面侧对所述铜箔进行磨平以除去覆盖在所述第一表面的第一绝缘材料。
作为一种改进方式，所述封装基板制造工艺还包括：在所述焊点镂空图案中填充所述第二绝缘材料之后，在所述第二表面侧对所述铜箔进行磨平以除去覆盖在所述第二表面的第二绝缘材料。
作为一种改进方式，所述在所述焊盘半镂空图案中填充第一绝缘材料具体包括：在所述第一表面刷一层第一绝缘材料后将所述铜箔竖立；设置刮刀在所述第一表面对所述铜箔进行刮抹；
所述在所述焊点镂空图案中填充第二绝缘材料具体包括：在所述第二表面刷一层第二绝缘材料后将所述铜箔竖立；设置刮刀在所述第二表面对所述铜箔进行刮抹。
作为一种改进方式，所述粘接膜为半固化片、索尼胶、环氧树脂、硅树脂中的一种或多种的组合；
所述第一绝缘材料和所述第二绝缘材料为环氧树脂，硅树脂，聚邻苯二甲酰胺、ABF中的一种或多种的组合。
相比现有技术，本发明的有益效果在于：
本发明提供的封装基板制造工艺通过采用在铜箔的镂空区域填充绝缘材料形成母板，然后在母板的正面压合一个开孔的绝缘板形成腔体用于阻隔芯片，该工艺制成的封装基板大大降低封装厂的设备及流程成本，而且封装时精度高，良率高，在发光器件和防止信号***件领域有着广阔的应用前景；而且，相对于现有的采用覆铜板的制作工艺，本发明公开的封装基板制造工艺省去了钻孔(导通孔)的步骤，简化了工艺，也避免了导通孔占用太多的空间，可以将尺寸做小以符合市场的需求；此外，母板直接通过蚀刻镂空，然后在镂空区域中填充绝缘材料形成，相对于现有的覆铜板具有更优的导电和导热性能。
附图说明
图1为本发明实施例公开的封装基板制造工艺的流程示意图；
图2为本发明实施例公开的封装基板制造工艺的结构变化示意图；
图3为本发明实施例公开的母板制造工艺的流程示意图；
图4为本发明实施例公开的母板制造过程的结构变化示意图；
图5为本发明实施例公开的母板正面的局部示意图；
图6为本发明实施例公开的母板背面的局部示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请参阅图1-2，本发明的实施例公开一种封装基板制造工艺S100，包括：
S11，提供母板10、粘接膜20和绝缘板30，所述母板10包括蚀刻有镂空图案的铜箔11和填充在所述镂空图案中的绝缘材料12，所述母板10设有芯片焊盘13，所述粘接膜20和所述绝缘板30均开设有通孔50；
S12，将所述母板10、所述粘接膜20和所述绝缘板30以所述通孔50与所述芯片焊盘13正对的方式依次层叠并压合形成封装基板半成品；
S13，对所述封装基板半成品进行切割，制得封装基板100。
其中，母板10、粘接膜20和绝缘板30之间的可以是先将粘接膜20粘贴在绝缘板30上，然后再和母板10进行压合，也可以是先将粘接膜20粘贴在母板10上，然后再和绝缘板30进行压合。粘接膜20和绝缘板30上的通孔50采用机械开孔或者激光开孔形成。绝缘板30用于在芯片焊盘13处形成腔体，使得贴装在芯片焊盘13处的芯片被封装在腔体中。在一些实施例中，贴装的芯片为发光芯片时，绝缘板30在腔体处形成的侧壁可以对发光芯片形成阻隔，使得发光器件可以获得更稳定和更卓越的发光性能。在另外一些实施例中，当该封装基板100用于对屏蔽信号干扰要求较高的领域时，绝缘板30在腔体处形成的侧壁可以对贴装在腔体中的芯片形成阻隔，在防止信号***件领域有着广阔的应用前景。
本实施例中，通过采用在铜箔11的镂空区域填充绝缘材料形成母板10，然后在母板10的正面压合一个开孔的绝缘板30形成腔体用于阻隔芯片，该工艺制成的封装基板100大大降低封装厂的设备及流程成本，而且封装时精度高，良率高，在发光器件和防止信号***件领域有着广阔的应用前景；而且，相对于现有的采用覆铜板的制作工艺，本实施例公开的封装基板制造工艺S100省去了钻孔(导通孔)的步骤，简化了工艺，也避免了导通孔占用太多的空间，可以将尺寸做小以符合市场的需求；此外，母板10直接通过蚀刻镂空，然后在镂空区域中填充绝缘材料形成，相对于现有的覆铜板具有更优的导电和导热性能。
作为本实施例的一种改进方式，封装基板半成品可切割形成至少两个封装基板100，这样，采用本发明实施例公开的封装基板制造工艺，可通过一个母材一次性同时制造出多个封装基板100，利于封装基板100的大批量生产制造，提高封装基板100的生产效率。
请参阅图3和图4，作为本实施例的一种改进方式，所述母板10采用以下工序制作成型：
T11，提供铜箔11，所述铜箔11具有第一表面111和背离所述第一表面111的第二表面112，在所述第一表面111贴附第一干膜101，在所述第二表面112贴附第二干膜102，在所述第一干膜101开窗以露出所述铜箔11，在所述第一干膜101开窗的位置对所述铜箔11进行第一次蚀刻形成焊盘半镂空图案103，除去所述第一干膜101和所述第二干膜102，在所述焊盘半镂空图案103中填充第一绝缘材料104；以及
T12，在所述第一表面111贴附第三干膜105，在所述第二表面112贴附第四干膜106，在所述第四干膜106开窗以露出所述铜箔11，在所述第四干膜106开窗的位置对所述铜箔11进行第二次蚀刻形成焊点镂空图案107，所述焊点镂空图案107与所述焊盘半镂空图案103连通，除去所述第三干膜105和所述第四干膜106，在所述焊点镂空图案107中填充第二绝缘材料108，制得所述母板10。
图5和图6展示的是母板10的背面和与所述背面对应的正面的局部示意图，图5中C、D、E、F是铜箔10在经过第一次蚀刻和在焊盘半镂空图案103中填充第一绝缘材料104之后在铜箔10的第一表面111形成的四个焊盘，M是填充的第一绝缘材料104。图6中G、H、I、J、K是铜箔10在经过第二次蚀刻和在焊点镂空图案107中填充第二绝缘材料108之后在铜箔10的第二表面形成的四个焊点和芯片焊盘，N是填充的第二绝缘材料108。其中，C焊盘与G焊点连接，D焊盘与H焊点连接，E焊盘与I焊点连接，F焊盘与J焊点连接，芯片贴装在芯片焊盘K处，通过焊线与C、D、E三个焊盘连接。
作为本实施例的一种改进方式，所述封装基板制造工艺S100还包括：在所述焊盘半镂空图案103中填充所述第一绝缘材料104之前，对所述焊盘半镂空图案103的表面进行粗化处理。通过在填充第一绝缘材料104之前，对焊盘半镂空图案103的表面进行粗化处理，可以增加两相之间的结合力，可以使得第一绝缘材料104可以很好地附着在焊盘半镂空图案103的表面使得铜箔11和第一绝缘材料104结合牢固。
作为本实施例的一种改进方式，所述封装基板制造工艺S100还包括：在所述焊点镂空图案107中填充第二绝缘材料108之前，对所述焊点镂空图案107的表面进行粗化处理。同理，通过在填充第一绝缘材料104之前，对焊点镂空图案103的表面进行粗化处理，可以增加两相之间的结合力，可以使得第一绝缘材料104可以很好地附着在焊点镂空图案107的表面使得铜箔11和第二绝缘材料108结合牢固。
请参阅图2，作为本实施例的一种改进方式，所述封装基板制造工艺S100还包括：将所述母板10、所述粘接膜20和所述绝缘板30进行压合之前，在所述第一表面111和所述第二表面112对所述铜箔11电镀金属保护层13。优先地，所述金属保护层13可以是金层、镍金层、镍银金层或者镍钯金层等。
作为本实施例的一种改进方式，所述第一次蚀刻的深度为所述铜箔10厚度的50％-70％。通过将第一次蚀刻的深度控制为铜箔10厚度的50％-70％，有利于控制线路的精度和稳定性。
作为本实施例的一种改进方式，所述封装基板制造工艺S100还包括：在所述焊盘半镂空图案103中填充所述第一绝缘材料104之后，在所述第一表面111侧对所述铜箔10进行磨平以除去覆盖在所述第一表面111的第一绝缘材料104。通过对第一表面111进行磨平，有利于后续工序的进行，包括利于贴附所述第三干膜105以及防止第一绝缘材料104覆盖焊点区等。
作为本实施例的一种改进方式，所述封装基板制造工艺S100还包括：在所述焊点镂空图案107中填充所述第二绝缘材料108之后，在所述第二表面112侧对所述铜箔11进行磨平以除去覆盖在所述第二表面112的第二绝缘材料108。
作为本实施例的一种改进方式，所述“在所述焊盘半镂空图案103中填充第一绝缘材料104”具体包括：在所述第一表面11刷一层第一绝缘材料104后将所述铜箔11竖立；设置刮刀在所述第一表面111对所述铜箔11进行刮抹。以该设计方式，在第一表面111刷一层第一绝缘材料104后将铜箔11竖立，并设置刮刀对第一表面111进行刮抹，可以使得留在第一表面111的第一绝缘材料104可以很好地填充到焊盘半镂空图案103中，提高产品的成型质量。
作为本实施例的一种改进方式，所述“在所述焊点镂空图案107中填充第二绝缘材料108”具体包括：在所述第二表面112刷一层第二绝缘材料108后将所述铜箔11竖立；设置刮刀在所述第二表面112对所述铜箔11进行刮抹。同理，在第二表面112刷一层第二绝缘材料108后将铜箔11竖立，并设置刮刀对第二表面112进行刮抹，可以使得留在第二表面112的第二绝缘材料108可以很好地填充到焊点镂空图案107中，提高产品的成型质量。
作为本实施例的一种改进方式，所述粘接膜20为半固化片、索尼胶、环氧树脂、硅树脂中的一种或多种的组合。
作为本实施例的一种改进方式，所述第一绝缘材料104和所述第二绝缘材料108为环氧树脂，硅树脂，聚邻苯二甲酰胺、ABF(Ajinomoto Build-up Film)中的一种或多种的组合。
作为本实施例的一种改进方式，所述绝缘板30优选为无铜CCL片。
作为本实施例的一种改进方式，铜箔11的厚度为大于等于100um。
作为本实施例的一种改进方式，第一干膜101、第二干膜102、第三干膜105以及第四干膜106的厚度为20-30um。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (6)
1.一种封装基板制造工艺，其特征在于，包括：
提供母板、粘接膜和绝缘板，所述母板包括蚀刻有镂空图案的铜箔和填充在所述镂空图案中的绝缘材料，所述母板设有芯片焊盘，所述粘接膜和所述绝缘板开设有通孔；
将所述母板、所述粘接膜和所述绝缘板以所述通孔与所述芯片焊盘正对的方式依次层叠并压合形成封装基板半成品；
对所述封装基板半成品进行切割，制得封装基板；
所述母板采用以下工序制作成型：
提供铜箔，所述铜箔具有第一表面和背离所述第一表面的第二表面，在所述第一表面贴附第一干膜，在所述第二表面贴附第二干膜，在所述第一干膜开窗以露出所述铜箔，在所述第一干膜开窗的位置对所述铜箔进行第一次蚀刻形成焊盘半镂空图案，除去所述第一干膜和所述第二干膜，在所述焊盘半镂空图案中填充第一绝缘材料，以及在所述第一表面贴附第三干膜，在所述第二表面贴附第四干膜，在所述第四干膜开窗以露出所述铜箔，在所述第四干膜开窗的位置对所述铜箔进行第二次蚀刻形成焊点镂空图案，所述焊点镂空图案与所述焊盘半镂空图案连通，除去所述第三干膜和所述第四干膜，在所述焊点镂空图案中填充第二绝缘材料，制得所述母板；
所述封装基板制造工艺还包括：在所述焊盘半镂空图案中填充所述第一绝缘材料之前，对所述焊盘镂半空图案的表面进行粗化处理；
所述封装基板制造工艺还包括：在所述焊点镂空图案中填充第二绝缘材料之前，对所述焊点镂空图案的表面进行粗化处理；
所述在所述焊盘半镂空图案中填充第一绝缘材料具体包括：在所述第一表面刷一层第一绝缘材料后将所述铜箔竖立；设置刮刀在所述第一表面对所述铜箔进行刮抹；
所述在所述焊点镂空图案中填充第二绝缘材料具体包括：在所述第二表面刷一层第二绝缘材料后将所述铜箔竖立；设置刮刀在所述第二表面对所述铜箔进行刮抹。
2.根据权利要求1所述的封装基板制造工艺，其特征在于，所述封装基板制造工艺还包括：将所述母板、所述粘接膜和所述绝缘板进行压合之前，在所述第一表面和所述第二表面对所述铜箔电镀金属保护层。
3.根据权利要求1所述的封装基板制造工艺，其特征在于，所述第一次蚀刻的深度为所述铜箔厚度的50%-70%。
4.根据权利要求1所述的封装基板制造工艺，其特征在于，所述封装基板制造工艺还包括：在所述焊盘半镂空图案中填充所述第一绝缘材料之后，在所述第一表面侧对所述铜箔进行磨平以除去覆盖在所述第一表面的第一绝缘材料。
5.根据权利要求1所述的封装基板制造工艺，其特征在于，所述封装基板制造工艺还包括：在所述焊点镂空图案中填充所述第二绝缘材料之后，在所述第二表面侧对所述铜箔进行磨平以除去覆盖在所述第二表面的第二绝缘材料。
6.根据权利要求1所述的封装基板制造工艺，其特征在于，
所述粘接膜为半固化片、索尼胶、环氧树脂、硅树脂中的一种或多种的组合；
所述第一绝缘材料和所述第二绝缘材料为环氧树脂，硅树脂，聚邻苯二甲酰胺、ABF中的一种或多种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010048380.1A CN111146092B (zh) | 2020-01-16 | 2020-01-16 | 封装基板制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010048380.1A CN111146092B (zh) | 2020-01-16 | 2020-01-16 | 封装基板制造工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111146092A CN111146092A (zh) | 2020-05-12 |
| CN111146092B true CN111146092B (zh) | 2023-02-03 |
Family
ID=70525569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010048380.1A Active CN111146092B (zh) | 2020-01-16 | 2020-01-16 | 封装基板制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111146092B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113991004A (zh) * | 2021-10-26 | 2022-01-28 | 东莞市中麒光电技术有限公司 | Led基板制作方法、led基板、led器件制作方法及led器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318327A (ja) * | 2002-04-22 | 2003-11-07 | Mitsui Chemicals Inc | プリント配線板および積層パッケージ |
| JP2004047836A (ja) * | 2002-07-12 | 2004-02-12 | Mitsui Chemicals Inc | プリント配線板とその製造方法 |
| CN102543937A (zh) * | 2011-12-30 | 2012-07-04 | 北京工业大学 | 一种芯片上倒装芯片封装及制造方法 |
| CN103050452A (zh) * | 2012-12-17 | 2013-04-17 | 北京工业大学 | 一种再布线高密度aaqfn封装器件及其制造方法 |
| CN106299084A (zh) * | 2016-08-30 | 2017-01-04 | 开发晶照明（厦门）有限公司 | Led倒装芯片封装基板和led封装结构 |
| CN106876543A (zh) * | 2017-03-28 | 2017-06-20 | 山东晶泰星光电科技有限公司 | 一种qfn表面贴装rgb‑led封装体及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8063470B1 (en) * | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
| KR101486420B1 (ko) * | 2008-07-25 | 2015-01-26 | 삼성전자주식회사 | 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법 |
-
2020
- 2020-01-16 CN CN202010048380.1A patent/CN111146092B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318327A (ja) * | 2002-04-22 | 2003-11-07 | Mitsui Chemicals Inc | プリント配線板および積層パッケージ |
| JP2004047836A (ja) * | 2002-07-12 | 2004-02-12 | Mitsui Chemicals Inc | プリント配線板とその製造方法 |
| CN102543937A (zh) * | 2011-12-30 | 2012-07-04 | 北京工业大学 | 一种芯片上倒装芯片封装及制造方法 |
| CN103050452A (zh) * | 2012-12-17 | 2013-04-17 | 北京工业大学 | 一种再布线高密度aaqfn封装器件及其制造方法 |
| CN106299084A (zh) * | 2016-08-30 | 2017-01-04 | 开发晶照明（厦门）有限公司 | Led倒装芯片封装基板和led封装结构 |
| CN106876543A (zh) * | 2017-03-28 | 2017-06-20 | 山东晶泰星光电科技有限公司 | 一种qfn表面贴装rgb‑led封装体及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111146092A (zh) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9226382B2 (en) | Printed wiring board | |
| US20110260200A1 (en) | Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate | |
| US20050221537A1 (en) | Plastic packaging with high heat dissipation and method for the same | |
| JP2011515862A (ja) | 電子構成群を製造する方法 | |
| WO2018098922A1 (zh) | 芯片连线方法及结构 | |
| EP1898462A2 (en) | Semiconductor apparatus | |
| TWI403234B (zh) | 安裝基板及使用該基板之薄型發光裝置的製造方法 | |
| CN111146092B (zh) | 封装基板制造工艺 | |
| US20040007770A1 (en) | Semiconductor-mounting substrate used to manufacture electronic packages, and production process for producing such semiconductor-mounting substrate | |
| CN109935521A (zh) | 封装基板制造工艺、封装基板以及芯片封装结构 | |
| KR20020070107A (ko) | 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 | |
| CN111244247B (zh) | Mini LED封装基板制造工艺 | |
| EP2705736B1 (en) | The printed circuit board and the method for manufacturing the same | |
| JP4403821B2 (ja) | パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体 | |
| KR100905642B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
| KR20010077982A (ko) | 실장 기판, 실장 기판의 제조 방법 및 전자 회로 소자의실장 방법 | |
| JP2001024235A (ja) | 表示装置 | |
| CN104241500B (zh) | 发光二极管封装结构和显示装置 | |
| CN112437544A (zh) | 一种双层导线板及其制作方法 | |
| KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20130067008A (ko) | 인쇄회로기판 제조 방법 | |
| KR101257457B1 (ko) | 집적회로 칩이 내장된 인쇄회로기판의 제조 방법 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| KR101174912B1 (ko) | 범프를 갖는 기판의 제조 방법 | |
| JP4036603B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |