CN111133566A - 电极接触结构、显示控制驱动器及显示器件 - Google Patents

电极接触结构、显示控制驱动器及显示器件 Download PDF

Info

Publication number
CN111133566A
CN111133566A CN201780095340.9A CN201780095340A CN111133566A CN 111133566 A CN111133566 A CN 111133566A CN 201780095340 A CN201780095340 A CN 201780095340A CN 111133566 A CN111133566 A CN 111133566A
Authority
CN
China
Prior art keywords
electrode
insulating film
inorganic insulating
contact structure
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780095340.9A
Other languages
English (en)
Other versions
CN111133566B (zh
Inventor
神崎庸辅
齐藤贵翁
三轮昌彦
山中雅贵
孙屹
金子诚二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN111133566A publication Critical patent/CN111133566A/zh
Application granted granted Critical
Publication of CN111133566B publication Critical patent/CN111133566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

源极电极(76)覆盖形成于无机绝缘膜(73)及无机绝缘膜(75)的一个接触孔(81),且分别电连接于在接触孔(81)内露出的栅极电极(72)及电容电极(74)。

Description

电极接触结构、显示控制驱动器及显示器件
技术领域
本发明涉及一种电极接触结构、显示控制驱动器及显示器件。
背景技术
专利文献1中公开了利用透明材料使电容电极311、布线312及栅极电极301一体化而成的结构的显示装置。
现有技术文献
专利文献
专利文献1:日本专利公开专利公报:特开2015-158572号公报
发明内容
本发明所要解决的技术问题
专利文献1的结构难以使连接三个不同电极的电极接触结构进一步小型化。
本发明是为了解决所述问题而成的发明,其目的在于实现更小型化的电极接触结构。
解决问题的方案
为了解决所述问题,本发明的一方式的电极接触结构的特征在于包括:第一无机绝缘膜;第一电极,形成在第一无机绝缘膜上;第二无机绝缘膜,以覆盖所述第一电极的方式形成在所述第一无机绝缘膜及所述第一电极上;第二电极,形成在所述第二无机绝缘膜上;第三无机绝缘膜,以覆盖所述第二电极的方式形成在所述第二无机绝缘膜及所述第二电极上;以及第三电极,覆盖形成于所述第三无机绝缘膜及所述第二无机绝缘膜的一个接触孔,且分别电连接于在所述接触孔内露出的所述第一电极及所述第二电极。
为了解决所述问题,本发明的一方式的电极接触结构的特征在于包括:第一无机绝缘膜;第一电极,形成在所述第一无机绝缘膜下;第二无机绝缘膜,形成在所述第一无机绝缘膜上;第二电极,形成在所述第二无机绝缘膜上;第三无机绝缘膜,以覆盖所述第二电极的方式形成在所述第二无机绝缘膜及所述第二电极上;以及第三电极,覆盖形成于所述第一无机绝缘膜、所述第二无机绝缘膜及所述第三无机绝缘膜的一个接触孔,且分别电连接于在所述接触孔内露出的所述第一电极及所述第二电极。
发明效果
根据本发明的一方式,产生能够实现更小型化的电极接触结构这一效果。
附图说明
图1是表示包含显示器件的显示装置的结构的模式性平面图。
图2是表示显示器件的结构例的剖视图。
图3是表示子像素的结构例的电路图。
图4表示构成栅极驱动器中所含的移位寄存器电路的各段的移位寄存器SRk的结构例。
图5(a)是表示形成在移位寄存器内的静电电容附近的电极接触结构的结构例的剖视图,图5(b)是表示电极接触结构的结构例的平面图。
图6是表示形成在移位寄存器内的静电电容附近的电极接触结构的其他结构例的剖视图。
图7是表示形成在移位寄存器内的静电电容附近的电极接触结构的其他结构例的剖视图。
图8是表示形成在子像素电路内的电极接触结构的结构例的平面图。
具体实施方式
(显示装置1的结构)
图1是表示包含显示器件的显示装置1的结构的模式性平面图。如图1所示,显示装置1包括显示器件2、源极驱动器SD、栅极驱动器GD及显示控制电路DCC。显示器件2实现为有机电致发光(Electroluminescence,EL)显示器件等各种显示器件。显示器件2包括形成于发光元件层5的多个发光元件、与形成于TFT层4的子像素电路PXC、数据线DL、扫描信号线GL及(低电位侧)发光电源电极LPL,例如由发光元件及与其对应的子像素电路PXC构成子像素SP。
显示器件2在每个子像素中设置发光元件及与其连接的子像素电路PXC,子像素电路PXC连接于数据线DL、扫描信号线GL及发光电源电极LPL。数据线DL连接于源极驱动器SD,扫描信号线GL连接于栅极驱动器GD。显示控制电路DCC将源极时序信号ST及影像数据VD输出至源极驱动器SD,将栅极时序信号GT输出至栅极驱动器GD。
(显示器件2的结构)
图2是表示显示器件2的结构例的剖视图。图2的显示器件2是向上方发光的顶部发光类型,其从下侧依次包括基材10、树脂层12、阻障层3(底涂层)、TFT层4、发光元件层5、密封层6、粘接层38及功能膜39。
树脂层12的材料例如可列举聚酰亚胺、环氧树脂、聚酰胺等。基材10的材料例如可列举聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)。
阻障层3是防止水分或杂质在使用显示器件时到达TFT层4或发光元件层5的层,其例如能够由通过化学气相沉积(Chemical Vapor Deposition,CVD)形成的氧化硅膜、氮化硅膜或氮氧化硅膜、或者它们的层叠膜构成。
TFT层4包含半导体膜15、形成在半导体膜15的上层的无机绝缘膜16、形成在无机绝缘膜16的上层的栅极电极G、形成在栅极电极G的上层的无机绝缘膜18、形成在无机绝缘膜18的上层的电容电极C、形成在电容电极C的上层的无机绝缘膜20、形成在无机绝缘膜20的上层的源极电极S及漏极电极D、形成在源极电极S及漏极电极D的上层的平坦化膜21。由栅极电极G与形成在该栅极电极G上的电容电极C形成静电电容Cp。
以包含半导体膜15、无机绝缘膜16(栅极绝缘膜)、栅极电极G的方式构成薄膜晶体管Tr(发光控制晶体管)。源极电极S连接于半导体膜15的源极区域,漏极电极D连接于半导体膜15的漏极区域。
半导体膜15例如由低温多晶硅(Low Temperature Polysilicon,LTPS)或氧化物半导体构成。再者,在图2中,利用顶部栅极结构表示了将半导体膜15作为沟道的TFT,但也可为底部栅极结构(例如TFT的沟道为氧化物半导体的情况)。
无机绝缘膜16、18、20例如能够由通过CVD法形成的氧化硅(SiOx)膜或氮化硅(SiNx)膜、或者它们的层叠膜构成。平坦化膜(层间绝缘膜)21例如能够由聚酰亚胺、丙烯酸等可涂布的感光性有机材料构成。
栅极电极G、源极电极S、漏极电极D及端子例如由包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)中的至少一者的金属单层膜或层叠膜构成。
在TFT层4的端部(不与发光元件层5重叠的非有源区域区域NA)设置端子部44。端子部44包含用以与集成电路(Integrated Circuit,IC)芯片、柔性印刷基板(FlexiblePrint Circuit,FPC)等电子电路基板60连接的端子TM、及连接于该端子TM的端子电极TW。端子电极TW经由中继电极LW及抽出电极DW而与TFT层4的各种电极电连接。
端子TM、端子电极TW及抽出电极DW例如由与源极电极S相同的工序形成,因此,形成于与源极电极S相同的层(无机绝缘膜20上),且由与源极电极S相同的材料(例如两张钛膜及由这些钛膜包夹的铝膜)形成。中继电极LW例如由与电容电极C相同的工序形成。端子TM、端子电极TW及抽出电极DW的端面(边缘)由平坦化膜21覆盖。
发光元件层5(例如有机发光二极管层)包含形成在平坦化膜21的上层的阳极电极22、界定有源区域DA(与发光元件层5重叠的区域)的子像素的堤部23、形成在阳极电极22的上层的发光层24、形成在发光层24的上层的阴极电极25,以包含阳极电极22、发光层24及阴极电极25的方式构成发光元件(例如有机发光二极管:OLED)。
堤部23覆盖阳极电极22的边缘,发光层24通过蒸镀法或喷墨法而形成于由堤部23包围的区域(发光区域)。在发光元件层5为有机发光二极管(Organic Light EmittingDiode,OLED)层的情况下,在堤部的底面(阳极电极22露出的部分)上,例如层叠空穴注入层、空穴输送层、发光层24、电子输送层、电子注入层。此处,能够将发光层24以外的部分作为共用层。
阳极电极(阳极)22例如由铟锡氧化物(Indium Tin Oxide,ITO)与包含Ag的合金的叠层构成,且具有光反射性(之后详述)。阴极电极25能够由ITO(Indium Tin Oxide)、铟锌氧化物(Indium Zinc Oxide,IZO)等透光性的导电材料构成。
在发光元件层5为OLED层的情况下,空穴与电子利用阳极电极22及阴极电极25之间的驱动电流而在发光层24内再耦合,由此产生的激子下降至基态,从而放出光。因为阴极电极25为透光性,阳极电极22为光反射性,所以从发光层24放出的光朝向上方而成为顶部发射光。
发光元件层5不限于构成OLED元件的情况,也可构成无机发光二极管或量子点发光二极管。
在非有源区域区域NA中,形成界定有机密封膜27的边缘的凸体41与凸体42。凸体41作为对有机密封膜27进行喷墨涂布时的止液件而发挥功能,凸体42作为备用的止液件而发挥功能。再者,凸体42的下部由平坦化膜21构成,并作为抽出电极DW的端面的保护膜而发挥功能。堤部23、凸体41及凸体42的上部能够使用聚酰亚胺、环氧树脂、丙烯酸等可涂布的感光性有机材料而例如由同一工序形成。
密封层6为透光性,且包含覆盖阴极电极25的无机密封膜26、形成在无机密封膜26的上层的有机密封膜27、覆盖有机密封膜27的无机密封膜28。无机密封膜26、28例如能够由通过使用了掩模的CVD形成的氧化硅膜、氮化硅膜或氮氧化硅膜、或者它们的层叠膜构成。有机密封膜27是比无机密封膜26、28更厚的透光性有机膜,其能够由聚酰亚胺、丙烯酸等可涂布的感光性有机材料构成。例如,在将包含此种有机材料的墨水喷墨涂布至无机密封膜26上之后,通过紫外线(Ultra Violet,UV)照射而使其硬化。密封层6覆盖发光元件层5,防止水、氧等异物向发光元件层5渗透。
功能膜39例如具有光学补偿功能、触摸感应功能、保护功能等。电子电路基板60例如是隔着各向异性导电材料51而安装在端子TM上的IC芯片或FPC。
(子像素的结构)
图3是表示子像素的结构例的电路图。在TFT层4中设置沿着列方向延伸的多条数据线DL、与沿着行方向延伸的多条扫描线SC(n)及多条发光控制线EM(n),子像素SP连接于数据线DL及扫描线SC(n)。再者,对各子像素SP供应用以驱动有机EL元件的高电平电源VDD及低电平电源VSS、与初始化电压Vini。在扫描线SC(n)激活期间,从数据线DL对连接于该数据线DL的各子像素供应与显示灰度数据对应的电位信号。
子像素SP包括形成于图2的TFT层4的驱动晶体管Ta、开关晶体管Tb、电源供应控制晶体管Tc、发光控制晶体管Td、阈值电压补偿晶体管Te、初始化晶体管Tf及静电电容Cp、与形成于图2的发光元件层5且包含发光层24的发光元件ES(例如有机发光二极管)。各晶体管Ta~Tf均是薄膜晶体管Tr的一例。
驱动晶体管Ta的栅极电极连接于阈值电压补偿晶体管Te的源极电极、初始化晶体管Tf的漏极电极及形成静电电容Cp的一个电容电极,漏极电极连接于开关晶体管Tb的源极电极与电源供应控制晶体管Tc的源极电极,源极电极连接于发光控制晶体管Td的漏极电极与阈值电压补偿晶体管Te的漏极电极。
开关晶体管Tb的栅极电极连接于第n行的扫描线SC(n),漏极电极连接于数据线DL,源极电极连接于驱动晶体管Ta的漏极电极与电源供应控制晶体管Tc的源极电极。电源供应控制晶体管Tc的栅极电极连接于第n行的发光控制线EM(n),漏极电极连接于高电平电源VDD的供应线与形成静电电容Cp的另一个电容电极,源极电极连接于驱动晶体管Ta的漏极电极与开关晶体管Tb的源极电极。
发光控制晶体管Td的漏极电极连接着发光元件ES的阳极电极22,发光元件ES的阴极电极25连接于低电平电源VSS的供应线。
(移位寄存器SRk的结构例)
图4表示构成栅极驱动器GD中所含的移位寄存器电路的各段的移位寄存器SRk的结构例。各段SRk包括五个晶体管T1、T2、T3、T4、T5及静电电容C1。这些晶体管均为n沟道型的TFT。
晶体管T1的栅极及漏极连接于设置端子SET,源极连接于晶体管T5的栅极。各移位寄存器SRk的输出晶体管即晶体管T5的漏极连接于时钟输入端子CLK1,源极连接于输出端子GOUT。即,晶体管T5作为传输栅极,使输入至时钟输入端子CLK1的时钟信号通过或将其阻断。静电电容C1连接在晶体管T5的栅极与源极之间。将连接于晶体管T5的栅极的节点称为netA。
晶体管T3的栅极连接于复位端子RESET,漏极连接于节点netA,源极连接于低电源输入端子VSS。晶体管T4的栅极连接于复位端子RESET,漏极连接于输出端子GOUT,源极连接于低电源输入端子VSS。
晶体管T2的栅极连接于时钟端子CLK2,漏极连接于输出端子GOUT,源极连接于低电源输入端子VSS。
图5(a)是表示形成在移位寄存器SRk内的静电电容C1附近的电极接触结构70的结构例的剖视图,图5(b)是表示电极接触结构70的结构例的平面图。
如图4及图5所示,在构成栅极驱动器GD(显示控制驱动器)的移位寄存器SRk内的静电电容C1的附近形成电极接触结构70。电极接触结构70从下侧依次包括栅极绝缘膜71(第一无机绝缘膜)、栅极电极72(第一电极)、无机绝缘膜73(第二无机绝缘膜)、电容电极74(第二电极)、无机绝缘膜75(第三无机绝缘膜)及源极电极76(第三电极)。栅极电极72是晶体管T5(第一晶体管)的栅极电极,电容电极74是形成静电电容C1的一对电容电极中的一个电容电极,源极电极76是晶体管T1(第二晶体管)的源极电极。形成静电电容C1的另一个电容电极是形成于与栅极电极72相同的层的导电层72a。栅极电极72、导电层72a、电容电极74及源极电极76均是形成于移位寄存器SRk的一种金属布线。
在电极接触结构70中,栅极电极72形成在栅极绝缘膜71上。无机绝缘膜73形成在栅极绝缘膜71及栅极电极72上。在无机绝缘膜73的一部分形成开口,栅极电极72与源极电极76在该开口中连接。电容电极74形成在无机绝缘膜73上。
无机绝缘膜75形成在无机绝缘膜73或电容电极74上。贯穿无机绝缘膜75的一部分及无机绝缘膜73的一部分的一个接触孔81形成于电极接触结构70。电容电极74的一部分在接触孔81内,隔着无机绝缘膜73而重叠于栅极电极72的一部分。当在无机绝缘膜73中形成开口时,电容电极74的一部分具有作为蚀刻阻挡层的作用。源极电极76覆盖接触孔81,且分别电连接于在接触孔81内露出的栅极电极72及电容电极74。这样,栅极电极72及电容电极74物理分离,并且经由源极电极76而彼此电连接。
在电极接触结构70中,在共用的接触孔81内连接栅极电极72与源极电极76,并连接电容电极74与源极电极76。因此,与在不同的接触孔内进行各个连接的结构相比,能够缩短栅极电极72与电容电极74之间的距离。由此,能够使包括电极接触结构70的移位寄存器SRk进一步小型化,结果也能够使包括移位寄存器SRk的栅极驱动器GD小型化。
而且,在显示装置1将小型化后的栅极驱动器GD作为电子电路基板60的一部分而设置于显示器件2的非有源区域区域NA的情况下,能够使非有源区域区域NA进一步变窄。由此,能够实现边框更窄的显示器件2及显示装置1。
(电极接触结构70的其他结构例)
图6是表示形成在移位寄存器SRk内的静电电容C1附近的电极接触结构70的其他结构例的剖视图。图6所示的电极接触结构70从下侧依次包括半导体电极77(第一电极)、栅极绝缘膜71(第一无机绝缘膜)、无机绝缘膜73(第二无机绝缘膜)、电容电极74(第二电极)、无机绝缘膜75(第三无机绝缘膜)及源极电极76(第三电极)。半导体电极77是晶体管T5(第一晶体管)的半导体层的源极区域或漏极区域,电容电极74是形成静电电容C1的一对电容电极中的一个电容电极,源极电极76是晶体管T1(第二晶体管)的源极电极。形成静电电容C1的另一个电容电极是形成于与栅极电极72相同的层的导电层72a。
在图6的电极接触结构70中,半导体电极77形成在栅极绝缘膜71下。半导体电极77是在低温多晶硅中掺杂磷或硼等杂质元素而成的结构的半导体电极。半导体电极77构成晶体管T5的半导体层的一部分。无机绝缘膜73形成在栅极绝缘膜71上。电容电极74形成在无机绝缘膜73上。
在电极接触结构70中,形成有分别贯穿栅极绝缘膜71的一部分、无机绝缘膜73的一部分及无机绝缘膜75的一部分的一个接触孔81。在接触孔81内,电容电极74的一部分隔着栅极绝缘膜71及无机绝缘膜73而重叠于半导体电极77的一部分。电容电极74的一部分作为在栅极绝缘膜71及无机绝缘膜73中形成开口时的蚀刻阻挡层而发挥功能。源极电极76覆盖接触孔81,并且电连接于在接触孔81内露出的半导体电极77及电容电极74。在接触孔81内,半导体电极77及电容电极74物理分离,并且经由源极电极76而彼此电连接。
在图6的结构中,在与半导体电极77相同的层形成有均为半导体的低温多晶硅层78及半导体电极79。半导体电极77配置在低温多晶硅层78的面方向上的一个端部侧,且与低温多晶硅层78的一个端部接触。半导体电极79配置在低温多晶硅层78的面方向上的另一个端部侧,且与低温多晶硅层78的另一个端部接触。低温多晶硅层78及半导体电极79构成晶体管T5的半导体层的一部分。
在半导体电极79的正上方形成接触孔82,以覆盖接触孔82的方式形成源极电极91。在接触孔82内,源极电极91直接连接于半导体电极79。源极电极91是晶体管T5的源极电极。
图7是表示形成在移位寄存器SRk内的静电电容C1附近的电极接触结构70的其他结构例的剖视图。图7的电极接触结构70除了图6的电极接触结构70所包括的全部构件之外,还包括栅极电极92(第四电极)。在图7的电极接触结构70中,与图6相比,半导体电极77在其面方向上形成得更长。
栅极电极92是设置在子像素电路PXC内的除了晶体管T5以外的其他任一个晶体管的栅极电极。栅极电极92作为与晶体管T5的栅极电极72相同的层而形成在栅极绝缘膜71上,且形成在无机绝缘膜73下。栅极电极92重叠于半导体电极77及源极电极76这两者。由此,由半导体电极77与栅极电极92形成静电电容93(第一电容)。而且,由电位与半导体电极77相同的电容电极74及栅极电极92形成静电电容94(第二电容)。通过形成静电电容93及94,能够更高密度地形成移位寄存器SRk。
(变形例)
电极接触结构70不限形成于栅极驱动器GD,也可形成于源极驱动器SD。若将电极接触结构70形成于栅极驱动器GD及源极驱动器SD这两者,则能够使栅极驱动器GD及源极驱动器SD这两者小型化,因此,能够使显示器件2及显示装置1的边框更窄。
例如,如图3所示,电极接触结构70也可应用于子像素电路PXC。在该结构中,晶体管Ta的栅极电极(第一电极)、晶体管Tf的源极电极(第三电极)及形成静电电容Cp的一个电容电极(晶体管Ta及Tf侧的电容电极、第二电极)电连接于电极接触结构70。电极接触结构70形成于子像素电路PXC,由此,能够使子像素电路PXC进一步小型化,因此,能够进一步提高子像素电路PXC中的设计自由度。
图8是表示形成在子像素电路PXC内的电极接触结构70的结构例的平面图。如该图所示,在电极接触结构70中,形成静电电容Cp的电容电极74能够与发光元件层5内的阳极电极22(像素电极)重叠。在该结构中,用以连接源极电极76与阳极电极22的接触孔83不与阳极电极22重叠。
在显示装置1中,在栅极电极72与配置在栅极绝缘膜71下的未图示的硅之间形成静电电容。而且,电容电极74的一部分重叠于栅极电极72的一部分,由此,电容电极74配置在硅的附近,因此,在电容电极74与硅之间也会形成静电电容。这样,通过在显示装置1中,将包括栅极电极72及电容电极74的电极接触结构70集成化,能够使静电电容的形成量比以往更大。
(电极接触结构70的制造方法)
图5所示的电极接触结构70例如以如下方式制造。首先,在栅极绝缘膜71上形成栅极电极72。其次,以覆盖栅极电极72的方式,在栅极电极72及栅极绝缘膜71上形成无机绝缘膜73。接着,以使栅极电极72的一部分与电容电极74的一部分重叠的方式,在无机绝缘膜73上形成电容电极74。其次,以覆盖电容电极74的方式,在无机绝缘膜73及电容电极74上形成无机绝缘膜75。接着,通过对无机绝缘膜7的一部分进行蚀刻而形成接触孔81。此时,将包含栅极电极72与电容电极74之间的重叠部位及其周围的范围作为蚀刻的对象。
电容电极74作为蚀刻阻挡层而发挥功能,由此,蚀刻会在电容电极74上停止。另一方面,蚀刻进行到配置在无机绝缘膜73正下方的无机绝缘膜73,由此,在无机绝缘膜73的一部分形成开口。栅极电极72作为蚀刻阻挡层而发挥功能,由此,蚀刻在栅极电极72上停止。这样,通过一次对无机绝缘膜73及无机绝缘膜75进行蚀刻而形成接触孔81。形成接触孔81后,以在接触孔81内攀升的方式,在无机绝缘膜75、栅极电极72及电容电极74上形成源极电极76。
该方法能够利用一个掩模,一次对无机绝缘膜73及无机绝缘膜75进行蚀刻。因此,无需增加掩模的数量,所以致使制造的成品率恶化的可能性小。
[总结]
方式1:一种电极接触结构,其特征在于包括:第一无机绝缘膜;第一电极,形成在第一无机绝缘膜上;第二无机绝缘膜,以覆盖所述第一电极的方式形成在所述第一无机绝缘膜及所述第一电极上;第二电极,形成在所述第二无机绝缘膜上;第三无机绝缘膜,以覆盖所述第二电极的方式形成在所述第二无机绝缘膜及所述第二电极上;以及第三电极,覆盖形成于所述第三无机绝缘膜及所述第二无机绝缘膜的一个接触孔,且分别电连接于在所述接触孔内露出的所述第一电极及所述第二电极。
方式2:根据方式1的电极接触结构,其特征在于:在所述接触孔内,所述第一电极的一部分及所述第二电极的一部分重叠。
方式3:一种电极接触结构,其特征在于包括:第一无机绝缘膜;第一电极,形成在所述第一无机绝缘膜下;第二无机绝缘膜,形成在所述第一无机绝缘膜上;第二电极,形成在所述第二无机绝缘膜上;第三无机绝缘膜,以覆盖所述第二电极的方式形成在所述第二无机绝缘膜及所述第二电极上;以及第三电极,覆盖形成于所述第一无机绝缘膜、所述第二无机绝缘膜及所述第三无机绝缘膜的一个接触孔,且分别电连接于在所述接触孔内露出的所述第一电极及所述第二电极。
方式4:根据方式3的电极接触结构,其特征在于:还包括第四电极,形成在所述第一无机绝缘膜上且形成在所述第二无机绝缘膜下,并与所述第一电极及所述第二电极重叠。
方式5:根据方式4的电极接触结构,其特征在于:由所述第一电极与所述第四电极形成第一静电电容,由所述第二电极与所述第四电极形成第二静电电容,所述第一电极及第二电极在所述接触孔内,经由所述第三电极而电连接。
方式6:根据方式3~5中任一方式所述的电极接触结构,其特征在于:所述第一电极是掺杂有杂质元素的半导体电极。
方式7:根据方式1或3的电极接触结构,其特征在于:所述第二电极是形成静电电容的一个电极,且与像素电极重叠。
方式8:一种显示控制驱动器,其特征在于:包括方式1或2所述的电极接触结构。
方式9:根据方式8的显示控制驱动器,其特征在于:包括第一晶体管、第二晶体管及电容电极,所述第一电极是所述第一晶体管的栅极电极,所述第二电极是所述电容电极,所述第三电极是所述第二晶体管的源极电极。
方式10:一种显示器件,其特征在于:包括根据方式1~8中任一项所述的电极接触结构。
方式11:根据方式10的显示器件,其特征在于:所述电极接触结构形成于像素电路。
方式12:根据方式10或11的显示器件,其特征在于:其是有机EL显示器件。
本发明并不限定于所述各实施方式,可在权利要求所示的范围内进行各种变更。将不同实施方式所分别公开的技术方案适当加以组合而获得的实施方式也包含于本发明的技术范围。通过将各实施方式所分别公开的技术方案加以组合,也能够形成新的技术特征。
附图标记说明
2:显示器件
GD:栅极驱动器(显示控制驱动器)70:电极接触结构
71:栅极绝缘膜(第一无机绝缘膜)
72:栅极电极(第一电极)
73:无机绝缘膜(第二无机绝缘膜)
74:电容电极(第二电极)
75:无机绝缘膜(第三无机绝缘膜)
76:源极电极(第三电极)
77:半导体电极(第一电极)
78:低温多晶硅层
79:半导体电极
81:接触孔
82:接触孔
91:源极电极
92:源极电极(第四电极)

Claims (12)

1.一种电极接触结构,其特征在于包括:
第一无机绝缘膜;
第一电极,形成在所述第一无机绝缘膜上;
第二无机绝缘膜,以覆盖所述第一电极的方式形成在所述第一无机绝缘膜及所述第一电极上;
第二电极,形成在所述第二无机绝缘膜上;
第三无机绝缘膜,以覆盖所述第二电极的方式形成在所述第二无机绝缘膜及所述第二电极上;以及
第三电极,覆盖形成于所述第三无机绝缘膜及所述第二无机绝缘膜上的一个接触孔,且分别电连接于在所述接触孔内露出的所述第一电极及所述第二电极。
2.根据权利要求1所述的电极接触结构,其特征在于:
在所述接触孔内,所述第一电极的一部分及所述第二电极的一部分重叠。
3.一种电极接触结构,其特征在于,包括:
第一无机绝缘膜;
第一电极,形成在所述第一无机绝缘膜下;
第二无机绝缘膜,形成在所述第一无机绝缘膜上;
第二电极,形成在所述第二无机绝缘膜上;
第三无机绝缘膜,以覆盖所述第二电极的方式形成在所述第二无机绝缘膜及所述第二电极上;以及
第三电极,覆盖形成于所述第一无机绝缘膜、所述第二无机绝缘膜及所述第三无机绝缘膜的一个接触孔,且分别电连接于在所述接触孔内露出的所述第一电极及所述第二电极。
4.根据权利要求3所述的电极接触结构,其特征在于:
还包括第四电极,形成在所述第一无机绝缘膜上且形成在所述第二无机绝缘膜下,并与所述第一电极及所述第二电极重叠。
5.根据权利要求4所述的电极接触结构,其特征在于:
由所述第一电极与所述第四电极形成第一静电电容,
由所述第二电极与所述第四电极形成第二静电电容,
所述第一电极及第二电极在所述接触孔内,经由所述第三电极而电连接。
6.根据权利要求3至5中任一项所述的电极接触结构,其特征在于:
所述第一电极是掺杂有杂质元素的半导体电极。
7.根据权利要求1或3所述的电极接触结构,其特征在于:
所述第二电极是形成静电电容的一个电极,且与像素电极重叠。
8.一种显示控制驱动器,其特征在于:
包括根据权利要求1或2所述的电极接触结构。
9.根据权利要求8所述的显示控制驱动器,其特征在于:
包括第一晶体管、第二晶体管及电容电极,
所述第一电极是所述第一晶体管的栅极电极,
所述第二电极是所述电容电极,
所述第三电极是所述第二晶体管的源极电极。
10.一种显示器件,其特征在于:
具备根据权利要求1至8中任一项所述的电极接触结构。
11.根据权利要求10所述的显示器件,其特征在于:
所述电极接触结构形成于像素电路。
12.根据权利要求10或11所述的显示器件,其特征在于:
所述显示器件是有机EL显示器件。
CN201780095340.9A 2017-09-28 2017-09-28 电极接触结构、显示控制驱动器及显示器件 Active CN111133566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035170 WO2019064411A1 (ja) 2017-09-28 2017-09-28 電極コンタクト構造、表示制御ドライバ、および表示デバイス

Publications (2)

Publication Number Publication Date
CN111133566A true CN111133566A (zh) 2020-05-08
CN111133566B CN111133566B (zh) 2024-03-26

Family

ID=65903581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780095340.9A Active CN111133566B (zh) 2017-09-28 2017-09-28 电极接触结构、显示控制驱动器及显示器件

Country Status (3)

Country Link
US (1) US11289563B2 (zh)
CN (1) CN111133566B (zh)
WO (1) WO2019064411A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255875A (ja) * 1995-01-17 1996-10-01 Semiconductor Energy Lab Co Ltd 半導体集積回路の作製方法
JP2002176179A (ja) * 2000-12-08 2002-06-21 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、並びに半導体装置
CN1798458A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101409305A (zh) * 2007-10-08 2009-04-15 乐金显示有限公司 有机电致发光设备及其制造方法
JP2012231148A (ja) * 2012-06-04 2012-11-22 Sony Corp 半導体装置およびその製造方法、並びに表示装置
CN103270601A (zh) * 2010-12-20 2013-08-28 夏普株式会社 半导体装置和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP2000091423A (ja) 1998-09-16 2000-03-31 Nec Corp 多層配線半導体装置及びその製造方法
US6426249B1 (en) * 2000-03-16 2002-07-30 International Business Machines Corporation Buried metal dual damascene plate capacitor
JP3985804B2 (ja) * 2004-06-03 2007-10-03 セイコーエプソン株式会社 電気光学装置
WO2010038601A1 (en) * 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JPWO2011135873A1 (ja) * 2010-04-28 2013-07-18 シャープ株式会社 シフトレジスタおよび表示装置
JP2011237489A (ja) * 2010-05-06 2011-11-24 Toshiba Mobile Display Co Ltd 有機el表示装置
DE102011053665B4 (de) * 2010-09-20 2016-06-30 Lg Display Co., Ltd. Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Herstellungsverfahren für dieselbe
JP5595977B2 (ja) 2011-05-27 2014-09-24 株式会社東芝 半導体記憶装置、その製造方法及びコンタクト構造の形成方法
KR101837625B1 (ko) * 2011-11-10 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2015158572A (ja) 2014-02-24 2015-09-03 株式会社Joled 表示装置、電子機器
KR102261610B1 (ko) * 2014-07-30 2021-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255875A (ja) * 1995-01-17 1996-10-01 Semiconductor Energy Lab Co Ltd 半導体集積回路の作製方法
JP2002176179A (ja) * 2000-12-08 2002-06-21 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、並びに半導体装置
CN1798458A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101409305A (zh) * 2007-10-08 2009-04-15 乐金显示有限公司 有机电致发光设备及其制造方法
CN103270601A (zh) * 2010-12-20 2013-08-28 夏普株式会社 半导体装置和显示装置
JP2012231148A (ja) * 2012-06-04 2012-11-22 Sony Corp 半導体装置およびその製造方法、並びに表示装置

Also Published As

Publication number Publication date
US20200273931A1 (en) 2020-08-27
US11289563B2 (en) 2022-03-29
CN111133566B (zh) 2024-03-26
WO2019064411A1 (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
US9483135B2 (en) Organic light emitting display integrated with touch screen panel
US7944140B2 (en) Organic light emitting display and method of manufacturing the same
CN111937058B (zh) 显示设备
US20240212597A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
US11901371B2 (en) Contact structure and display device including the same
CN115769296A (zh) 显示基板及其制备方法、显示装置
US11837627B2 (en) Display apparatus, display panel and method for manufacturing the same
US11751444B2 (en) Display device
US20230403896A1 (en) Organic light-emitting display device including conductive lines having inclined surface
US11991896B2 (en) Display panel having second substrate with barrier structure for defining open spaces that adjoin adhesive layer
CN111133566B (zh) 电极接触结构、显示控制驱动器及显示器件
WO2020065796A1 (ja) 表示デバイス
WO2019176066A1 (ja) 表示デバイス
CN114175132B (zh) 显示装置
CN110476198B (zh) 显示装置
US20240074265A1 (en) Light emitting display apparatus
US20240224628A1 (en) Display device
US20240172476A1 (en) Display Substrate and Display Apparatus
CN111919510B (zh) 显示设备
CN115701317A (zh) 显示基板及其制作方法、显示装置
CN116367612A (zh) 显示装置
CN117939952A (zh) 显示设备
CN115004341A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant