CN111130538A - 一种频率校准***与频率仪 - Google Patents

一种频率校准***与频率仪 Download PDF

Info

Publication number
CN111130538A
CN111130538A CN202010124182.9A CN202010124182A CN111130538A CN 111130538 A CN111130538 A CN 111130538A CN 202010124182 A CN202010124182 A CN 202010124182A CN 111130538 A CN111130538 A CN 111130538A
Authority
CN
China
Prior art keywords
frequency
signal
clock
calibration
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010124182.9A
Other languages
English (en)
Inventor
于海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Hede Aerospace Technology Co Ltd
Original Assignee
Beijing Hede Aerospace Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Hede Aerospace Technology Co Ltd filed Critical Beijing Hede Aerospace Technology Co Ltd
Priority to CN202010124182.9A priority Critical patent/CN111130538A/zh
Publication of CN111130538A publication Critical patent/CN111130538A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明实施例公开了一种频率校准***和频率仪，该频率校准***包括北斗授时模块、信号处理模块、锁相环和微控制器；北斗授时模块接收北斗卫星的基准时钟信号，并输出授时时钟信号至信号处理模块；锁相环接收频率生成模块输出的待测时钟频率信号，并输出待测时钟频率信号的锁频时钟信号至信号处理模块；信号处理模块比较授时时钟信号和锁频时钟信号，并将时钟差输出至微控制器；微控制器在时钟差超出预设时钟差范围时，输出第一校准信号，以使频率生成模块输出校准后的待测时钟频率信号；或者在时钟差在预设时钟差范围内时，输出第二校准信号，以使频率生成模块输出校准时钟频率信号。

Description

一种频率校准***与频率仪
技术领域
本发明实施例涉及频率测量领域，尤其涉及一种频率校准***与频率仪。
背景技术
频率测量在电子设计和测量领域中经常用到，因此对频率测量方法的研究在实际工程应用中具有重要意义。目前，测量频率的方式是通过仪器，如频率计，但是不能每个仪器都用频率计来精准测量，会造成测试成本增加；另外直接根据仪器的测试输出来判断仪器输出频率的精度，则仪器需定期来校准。通常，影响仪器输出频率的精度主要是板载的晶振，温度补偿的晶振，其精度会在0.1ppm，满足大部分设备的要求，而在一些情况下，仪器在标定时，需要去专业的校准机构或者有资质的厂家进行标定，这样使得频率的标定过程复杂化，标定精度不高。
发明内容
本发明实施例提供了一种频率校准***与频率仪，以实现低成本、可靠地获取高精度时钟频率。
第一方面，本发明实施例提供的一种频率校准***，该频率校准***包括：北斗授时模块、信号处理模块、锁相环和微控制器；
所述北斗授时模块用于接收北斗卫星的基准时钟信号，并输出授时时钟信号至所述信号处理模块；
所述锁相环用于接收频率生成模块输出的待测时钟频率信号，并输出所述待测时钟频率信号的锁频时钟信号至所述信号处理模块；
所述信号处理模块用于比较所述授时时钟信号和所述锁频时钟信号，并将所述授时时钟信号和所述锁频时钟信号的时钟差输出至所述微控制器；
所述微控制器用于在所述时钟差超出预设时钟差范围时，输出第一校准信号，以使所述频率生成模块输出校准后的待测时钟频率信号；或者在所述时钟差在预设时钟差范围内时，输出第二校准信号，以使所述频率生成模块输出校准时钟频率信号。
可选的，所述信号处理模块包括可编程逻辑控制器和/或鉴相器。
可选的，还包括：第一模数转换器；
所述微控制器还用于向所述第一模数转换器发出信号采集的控制信号；
所述第一模数转换器用于根据所述信号采集的控制信号，采集所述微控制生成的所述第一校准信号或所述第二校准信号，并将所述第一校准信号或所述第二校准信号转换为数字校准信号输出至所述频率生成模块，以校准所述频率生成模块的时钟频率。
可选的，所述微控制器包括总线接口；
所述微控制器发出的控制信号通过所述总线接口输出，以及所述第一模数转换器通过所述总线接口采集所述校准信号。
可选的，还包括：分频模块；
所述分频模块设置于所述锁相环与所述信号处理模块之间；所述分频模块用于对所述锁相环输出的锁频时钟信号进行分频，并输出与所述授时时钟信号频率相同的锁频时钟信号至所述信号处理模块。
可选的，所述分频模块还用于对比所述分频后的锁频时钟信号与所述授时时钟信号频率信号，将所述对比结果存表。
第二方面，本发明实施例提供了一种频率仪，该频率仪包括频率生成模块和上述第一方面所述的频率校准***。
可选的，还包括：频率输出模块；
所述频率校准***还包括分频模块；
所述微控制器还用于在所述时钟差在预设时钟差范围内时，向所述频率输出模块输出信号输出的控制信号；
所述锁相环还用于接收所述频率生成模块输出的校准时钟频率信号，并将所述校准时钟频率信号锁频后输出至所述分频模块；
所述分频模块还用于对锁频后的所述校准时钟信号进行分频，并输出预设频率的校准时钟频率信号；
所述频率输出模块分别与所述频率校准***的微控制器和所述分频模块连接；所述频率输出模块用于在接收到所述信号输出的控制信号时，输出所述预设频率的校准时钟频率信号。
可选的，所述频率输出模块包括第二模数转换器、衰减器、混频滤波器；
所述第二模数转换器，用于将所述预设频率的校准时钟频率信号的模拟信号转换为数字信号，并输出至所述衰减器；
所述衰减器，用于对所述预设频率的校准时钟频率信号的数字信号进行功率衰减，并输出至所述混频滤波器；
所述混频滤波器，用于对衰减后的所述预设频率的校准时钟频率信号的数字信号进行滤波。
可选的，所述频率生成模块包括晶振。
本实施例的技术方案通过北斗授时模块接收北斗卫星的基准时钟信号，并输出授时时钟信号至信号处理模块；锁相环接收频率生成模块输出的待测时钟频率信号，并输出待测时钟频率信号的锁频时钟信号至信号处理模块；信号处理模块比较授时时钟信号和锁频时钟信号，并将时钟差输出至微控制器；微控制器在时钟差超出预设时钟差范围时，输出第一校准信号，以使频率生成模块输出校准后的待测时钟频率信号；或者在时钟差在预设时钟差范围内时，输出第二校准信号，以使频率生成模块输出校准时钟频率信号。解决了现有技术中频率仪输出频率精度低，在对频率仪进行标定时会引起标定过程复杂和标定精度不高等问题，实现了低成本、可靠地时频率钟校准，也实现了高精度时钟频率的获取。
附图说明
图1是本发明实施例提供的一种频率校准***的结构框图；
图2是本发明实施例提供的另一种频率校准***的结构框图；
图3是本发明实施例提供的一种频率仪的结构框图；
图4是本发明实施例提供的另一种频率仪的结构框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种频率校准***的结构框图，如图1所示，该频率校准***100包括北斗授时模块10、信号处理模块20、锁相环30和微控制器40。北斗授时模块10用于接收北斗卫星的基准时钟信号，并输出授时时钟信号至信号处理模块20。锁相环30用于接收频率生成模块70输出的待测时钟频率信号，并输出待测时钟频率信号的锁频时钟信号至信号处理模块20。
信号处理模块20用于比较授时时钟信号和锁频时钟信号，并将授时时钟信号和锁频时钟信号的时钟差输出至微控制器40。微控制器40用于在时钟差超出预设时钟差范围时，输出第一校准信号，以使频率生成模块70输出校准后的待测时钟频率信号；或者在时钟差在预设时钟差范围内时，输出第二校准信号，以使频率生成模块70输出校准时钟频率信号。
其中，频率生成模块70可以为晶振，晶振产生一稳定的时钟频率信号。在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十，而一些高级的晶振精度更高。当频率生成模块70的时钟频率输出精度较低时，故需对频率生成模块70的时钟频率进行校准。一般地，晶振可以由外加电压在一定范围内调整频率。
本发明实施例提供的频率校准***100通过北斗授时模块10接收并输出授时时钟信号作为基准时钟信号，锁相环30接收频率生成模块70的时钟频率信号，对频率生成模块70的时钟频率信号进行相位调节，输出锁频时钟频率信号；然后信号处理模块20比较基准时钟信号和锁频时钟信号，并将基准时钟信号和锁频时钟信号的时钟差输出至微控制器40。其中，当微控制器40根据时钟差大于第一预设差值时，微控制器40生成待测频率信号的第一校准信号，控制频率生成模块70输出第一次校准后的时钟频率，例如微控制器40控制晶振改变电压调节晶振输出第一次校准后的时钟频率；第一次校准后的时钟频率信号再一次经过锁频和分频后，然后信号处理模块20再一次比较基准时钟信号和第一次校准后的时钟频率，当微控制器40接收到该时钟差依然超出第一预设差值时，微控制器40再一次调节频率生成模块70输出校准后的时钟频率；直到微控制40接收到时钟差在第一预设差值内时，输出第二校准信号，以使频率生成模块70输出校准时钟频率信号。如此通过逐步迭代的方式，使得频率生成模块70的时钟频率信号和授时时钟频率信号同步，减少误差，实现了高精度的频率输出。需要说明的是，当微控制器40初次接收的时钟差在第一预设范围内时，微控制器40输出的第一校准信号和第二校准信号为同一控制信号，控制频率生成模块70输出校准时钟频率信号。
本实施例通过北斗卫星的授时功能，解决了在对输出频率精度低的待测频率仪校准时校准成本高、校准过程复杂及校准频率精度低等问题，实现了低成本、可靠地获取高精度时钟频率。
可选的，继续参考图1，信号处理模块20包括可编程逻辑控制器和/或鉴相器。
具体的，当信号处理模块20包括可编程逻辑控制器(Field ProgrammableGateArray，FPGA)时，该FPGA中的逻辑单元能够比较基准时钟信号与锁频时钟信号，并输出基准时钟信号与锁频时钟信号的时钟差至微处理器40；当信号处理模块20包括鉴相器时，该鉴相器能够鉴别出输入至其中的信号之间的相位差，并输出与该相位差对应的信号，此时鉴相器输出的信号能够通过其他器件输出基准时钟信号与锁频时钟信号的时钟差至微控制器40；当信号处理模块20包括可编程逻辑控制器和鉴相器时，鉴相器能够识别出基准时钟信号与锁频时钟信号之间的相位差，并输出与该相位差对应的电信号，而可编程逻辑控制器能够将鉴相器输出的电信号转换为基准时钟信号与锁频时钟信号的时钟差，并输出至微控制器40。
可选的，在上述实施例的基础上，进一步优化，图2是本发明实施例提供的另一种频率校准***的结构框图，如图2所示，该频率校准***100还包括第一模数转换器50。
微控制器40还用于向第一模数转换器50发出信号采集的控制信号；第一模数转换器50用于根据信号采集的控制信号，采集微控制器40生成的第一校准信号或第二校准信号，并将第一校准信号或第二校准信号转换为数字校准信号输出至频率生成模块70，以校准频率生成模块70的时钟频率。
其中，频率生成模块70能够接收数字信号，并根据其所接收的数字信号输出相应的时钟频率信号。在微控制器40与频率生成模块70之间增加第一模数转换器50，使得微控制器40输出校准信号转换为相应的数字校准信号，以确保输入至频率生成模块70的信号为数字信号。如此，频率生成模块70能够将第一模数转换器50输出的数字校准信号生成相应的时钟频率信号，从而能够提高所生成时钟频率信号的准确性。其中，第一模数转换器50可以为高速模数转换器，以实现对信号的高速转换，并输出高精度的校准信号。
可选的，继续参照图2，微控制器40包括总线接口；微控制器40发出的控制信号通过总线接口输出，以及第一模数转换器50通过总线接口采集校准信号。
其中，微控制器40通过总线接口与第一模数转换器进行通信，在线路设计上可以达到简化线路的目的。
可选的，继续参照图2，频率校准***100还包括：分频模块60；分频模块60设置于锁相环30与信号处理模块20之间；分频模块60用于对锁相环30输出的锁频时钟信号进行分频，并输出与授时时钟信号频率相同的锁频时钟信号至信号处理模块20。
其中，例如频率生成模块70输出的频率为50MHz，北斗授时模块10输出的基准频率为32MHz的时钟，锁频时钟频率信号经过分频模块60的分频得到与基准时钟信号频率相同的32MHz时钟信号。
可选的，继续参照图2，分频模块60还用于对比分频后的锁频时钟信号与授时时钟信号频率信号，将对比结果存表。
其中，分频模块60将锁频时钟信号与授时时钟信号频率信号的时钟差存表，是为了在校准时钟后脱离校准源，后续直接快速查表取得频率生成模块70的控制电压进行快速的控制精准频率输出。另外，若校准***断电后，很可能校准的频率信号数据丢失，所以需要通过查表结合算法控制精准频率输出。
本技术方案在上述实施例的基础上通过第一模数装换器50采集校准信号，并将校准信号转换为数字校准信号输出至频率生成模块70，以校准频率生成模块70的时钟频率，实现了利用简单的北斗授时卫星模块10对频率生成模块70进行高精度、低成本高精度的时钟校准，也实现了高速模拟转数字信号、高精度频率信号的采样。
本发明实施例还提供了一种频率仪，该频率仪包括频率生成模块70和本发明实施例提供的频率校准***100，因此该频率仪也具备本发明实施例提供的频率校准***100的有益效果，相同之处可参照上述对频率校准***100的描述，在此不再赘述。
此外，该频率仪设置频率校准***100，频率仪的频率生成模块70可以生成校准频率时钟信号频率，不再需要外部校准仪器对其校准，实现了频率仪的自校准效果。
可选的，图3是本发明实施例提供的一种频率仪的结构框图，如图3所示，该频率仪包括频率生成模块70、频率输出模块80和频率校准***100；其中，频率校准***100包括北斗授时模块10、信号处理模块20、锁相环30和微控制器40；频率校准***100的微控制器40还用于在时钟差在预设时钟差范围内时，向频率输出模块80输出信号输出的控制信号；频率校准***100的锁相环30还用于接收频率生成模块70输出的校准时钟频率信号，并将校准时钟频率信号锁频后输出至分频模块60；频率校准***100的分频模块60还用于对锁频后的校准时钟信号进行分频，并输出预设频率的校准时钟频率信号；频率输出模块80分别与频率校准***100的微控制器40和分频模块60连接；频率输出模块80用于在接收到信号输出的控制信号时，输出预设频率的校准时钟频率信号。
具体的，当频率校准***100的微控制器40接收到时钟差在预设时钟差范围内时，微控制器40向频率生成模块70发出输出信号输出的控制信号，频率生成模块70输出校准时钟频率信号，校准时钟频率信号经过锁相环30的相位的调节及分频模块60的分频后输出预设频率的校准时钟频率信号，最终频率输出模块80预设频率的校准时钟频率信号。
本技术方案的频率仪通过频率校准***100中北斗卫星的授时功能对频率生成模块进行校准，实现了低成本、可靠地时钟校准；通过频率输出模块模块80也实现了高精度频率的输出。
可选的，图4是本发明实施例提供的另一种频率仪的结构框图，参照图4，频率输出模80包括第二模数转换器81、衰减器82、混频滤波器83。第二模数转换器81，用于将预设频率的校准时钟频率信号的模拟信号转换为数字信号，并输出至衰减器82；衰减器82，用于对预设频率的校准时钟频率信号的数字信号进行功率衰减，并输出至混频滤波器83。混频滤波器，用于对衰减后的预设频率的校准时钟频率信号的数字信号进行滤波。
其中，第二模数转换器81将预设频率的校准时钟频率信号的模拟信号转换为数字信号，可实现高速采样的功能；频率输出模块80中的衰减器82对预设频率的校准时钟频率信号的数字信号进行功率衰减，以防输出的预设频率的功率发生过载；另外，混频滤波器83可以将衰减后的校准时钟频率的数字信号进行滤波处理，数字信号经混频变成固定的中频后,可以对中频进行较高增益的放大。
本技术方案的频率仪包括本实施例的频率校准***100，因此也具备与实施例的频率校准***100相同的有益效果，实现了低成本、可靠地获取高精度时钟频率，也实现了高速模拟、高精度频率信号的采样。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种频率校准***，其特征在于，包括：北斗授时模块、信号处理模块、锁相环和微控制器；
所述北斗授时模块用于接收北斗卫星的基准时钟信号，并输出授时时钟信号至所述信号处理模块；
所述锁相环用于接收频率生成模块输出的待测时钟频率信号，并输出所述待测时钟频率信号的锁频时钟信号至所述信号处理模块；
所述信号处理模块用于比较所述授时时钟信号和所述锁频时钟信号，并将所述授时时钟信号和所述锁频时钟信号的时钟差输出至所述微控制器；
所述微控制器用于在所述时钟差超出预设时钟差范围时，输出第一校准信号，以使所述频率生成模块输出校准后的待测时钟频率信号；或者在所述时钟差在预设时钟差范围内时，输出第二校准信号，以使所述频率生成模块输出校准时钟频率信号。
2.根据权利要求1所述的频率校准***，其特征在于，所述信号处理模块包括可编程逻辑控制器和/或鉴相器。
3.根据权利要求1所述的频率校准***，其特征在于，还包括：第一模数转换器；
所述微控制器还用于向所述第一模数转换器发出信号采集的控制信号；
所述第一模数转换器用于根据所述信号采集的控制信号，采集所述微控制生成的所述第一校准信号或所述第二校准信号，并将所述第一校准信号或所述第二校准信号转换为数字校准信号输出至所述频率生成模块，以校准所述频率生成模块的时钟频率。
4.根据权利要求3所述的频率校准***，其特征在于，所述微控制器包括总线接口；
所述微控制器发出的控制信号通过所述总线接口输出，以及所述第一模数转换器通过所述总线接口采集所述校准信号。
5.根据权利要求1～4任一项所述的频率校准***，其特征在于，还包括：分频模块；
所述分频模块设置于所述锁相环与所述信号处理模块之间；所述分频模块用于对所述锁相环输出的锁频时钟信号进行分频，并输出与所述授时时钟信号频率相同的锁频时钟信号至所述信号处理模块。
6.根据权利要求5所述的频率校准***，其特征在于，所述分频模块还用于对比所述分频后的锁频时钟信号与所述授时时钟信号频率信号，将所述对比结果存表。
7.一种频率仪，其特征在于，包括：频率生成模块和权利要求1～6任一项所述的频率校准***。
8.根据权利要求7所述的频率仪，其特征在于，还包括：频率输出模块；
所述频率校准***还包括分频模块；
所述微控制器还用于在所述时钟差在预设时钟差范围内时，向所述频率输出模块输出信号输出的控制信号；
所述锁相环还用于接收所述频率生成模块输出的校准时钟频率信号，并将所述校准时钟频率信号锁频后输出至所述分频模块；
所述分频模块还用于对锁频后的所述校准时钟信号进行分频，并输出预设频率的校准时钟频率信号；
所述频率输出模块分别与所述频率校准***的微控制器和所述分频模块连接；所述频率输出模块用于在接收到所述信号输出的控制信号时，输出所述预设频率的校准时钟频率信号。
9.根据权利要求8所述的频率仪，其特征在于，所述频率输出模块包括第二模数转换器、衰减器、混频滤波器；
所述第二模数转换器，用于将所述预设频率的校准时钟频率信号的模拟信号转换为数字信号，并输出至所述衰减器；
所述衰减器，用于对所述预设频率的校准时钟频率信号的数字信号进行功率衰减，并输出至所述混频滤波器；
所述混频滤波器，用于对衰减后的所述预设频率的校准时钟频率信号的数字信号进行滤波。
10.根据权利要求7～9任一项所述的频率仪，其特征在于，所述频率生成模块包括晶振。
CN202010124182.9A 2020-02-27 2020-02-27 一种频率校准***与频率仪 Pending CN111130538A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010124182.9A CN111130538A (zh) 2020-02-27 2020-02-27 一种频率校准***与频率仪

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010124182.9A CN111130538A (zh) 2020-02-27 2020-02-27 一种频率校准***与频率仪

Publications (1)

Publication Number Publication Date
CN111130538A true CN111130538A (zh) 2020-05-08

Family

ID=70493181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010124182.9A Pending CN111130538A (zh) 2020-02-27 2020-02-27 一种频率校准***与频率仪

Country Status (1)

Country Link
CN (1) CN111130538A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411568B1 (en) * 2021-08-31 2022-08-09 Guangdong University Of Technology Beidou signal tracking system with nonlinear phase-locked loop
CN115514428A (zh) * 2022-08-24 2022-12-23 广州润芯信息技术有限公司 一种频率校准***及方法
CN116722872A (zh) * 2023-05-29 2023-09-08 深圳市航顺芯片技术研发有限公司 一种基于高精度adc的时钟校准装置及方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1448812A (zh) * 2002-03-29 2003-10-15 精工爱普生株式会社 电子设备和电子设备的接收控制方法
US20050117681A1 (en) * 2003-12-01 2005-06-02 Lg Electronics Inc. Timing recovery apparatus and method
JP2009222486A (ja) * 2008-03-14 2009-10-01 Kinkei System Corp 時刻装置および可搬型電子機器
CN102566410A (zh) * 2012-02-16 2012-07-11 北京华力创通科技股份有限公司 基于卫星授时的对本地时钟进行校准的方法和装置
CN104300969A (zh) * 2014-05-12 2015-01-21 长沙理工大学 一种基于全数字锁相环的高精度同步时钟实现方法
JP2015052560A (ja) * 2013-09-09 2015-03-19 三菱電機株式会社 子局装置、親局装置、制御装置、通信システムおよび時刻同期方法
CN106059575A (zh) * 2016-05-23 2016-10-26 中国舰船研究设计中心 船载信息***频率标准校准装置及校准方法
CN106549655A (zh) * 2015-09-21 2017-03-29 深圳市博巨兴实业发展有限公司 一种ic时钟频率自校准的方法及***
CN107222281A (zh) * 2017-06-29 2017-09-29 广州北极瑞光电子科技有限公司 一种在时间同步***中的智能渐进式秒信号恢复方法
CN107911187A (zh) * 2017-11-24 2018-04-13 云南电网有限责任公司 一种基于时间校准的电力***时间同步优化方法
CN109120367A (zh) * 2018-07-12 2019-01-01 中国人民解放军空军工程大学 基于对流层散射信道的时间同步方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1448812A (zh) * 2002-03-29 2003-10-15 精工爱普生株式会社 电子设备和电子设备的接收控制方法
US20050117681A1 (en) * 2003-12-01 2005-06-02 Lg Electronics Inc. Timing recovery apparatus and method
JP2009222486A (ja) * 2008-03-14 2009-10-01 Kinkei System Corp 時刻装置および可搬型電子機器
CN102566410A (zh) * 2012-02-16 2012-07-11 北京华力创通科技股份有限公司 基于卫星授时的对本地时钟进行校准的方法和装置
JP2015052560A (ja) * 2013-09-09 2015-03-19 三菱電機株式会社 子局装置、親局装置、制御装置、通信システムおよび時刻同期方法
CN104300969A (zh) * 2014-05-12 2015-01-21 长沙理工大学 一种基于全数字锁相环的高精度同步时钟实现方法
CN106549655A (zh) * 2015-09-21 2017-03-29 深圳市博巨兴实业发展有限公司 一种ic时钟频率自校准的方法及***
CN106059575A (zh) * 2016-05-23 2016-10-26 中国舰船研究设计中心 船载信息***频率标准校准装置及校准方法
CN107222281A (zh) * 2017-06-29 2017-09-29 广州北极瑞光电子科技有限公司 一种在时间同步***中的智能渐进式秒信号恢复方法
CN107911187A (zh) * 2017-11-24 2018-04-13 云南电网有限责任公司 一种基于时间校准的电力***时间同步优化方法
CN109120367A (zh) * 2018-07-12 2019-01-01 中国人民解放军空军工程大学 基于对流层散射信道的时间同步方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
付华: "《智能仪器设计》", 31 August 2007 *
张学庄: "《电子测量与仪器》", 31 October 2000, 湖南科学技术出版社 *
林邓国: "基于GPS的恒温晶振频率校准***设计", 《中国优秀硕士学位论文全文数据库 基础科学辑》 *
赵文华: "《海上测控技术名词术语》", 31 March 2013 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411568B1 (en) * 2021-08-31 2022-08-09 Guangdong University Of Technology Beidou signal tracking system with nonlinear phase-locked loop
CN115514428A (zh) * 2022-08-24 2022-12-23 广州润芯信息技术有限公司 一种频率校准***及方法
CN116722872A (zh) * 2023-05-29 2023-09-08 深圳市航顺芯片技术研发有限公司 一种基于高精度adc的时钟校准装置及方法

Similar Documents

Publication Publication Date Title
CN111130538A (zh) 一种频率校准***与频率仪
US7398411B2 (en) Self-calibrating time code generator
US20110286510A1 (en) Electronic device for generating a fractional frequency
US11070168B2 (en) Oscillator circuit
CN113325409B (zh) 频率调制电路、fm-cw雷达及高速调制雷达
US7498888B2 (en) Method and arrangement for interference compensation in a voltage-controlled frequency generator
US4843390A (en) Oversampled A/D converter having digital error correction
Szplet et al. High precision time and frequency counter for mobile applications
CN110995250A (zh) 一种高分辨率任意频率信号的直接数字锁相电路及方法
GB2393794A (en) Module, system and method for testing a phase locked loop
EP3979503A1 (en) Self-calibrating single slope analog-to-digital converter
US8836392B2 (en) Digital locked loop for producing a clock having a selected frequency ratio relative to a clock produced by a MEMS-based oscillator
US11105837B2 (en) Frequency multiplying device
CN116166088A (zh) 相位插值器的误差校准电路及方法
CN115694413A (zh) 恒温晶体振荡器的频率校准方法和***
CN106885929B (zh) 一种具有双环alc电路的测量装置
US11290098B2 (en) System and method for calibration of pulse width modulation signals with higher resolution increments
CN108572345B (zh) 示波器，基于欠采样对频率准确度进行校正的方法、***
US20110248757A1 (en) Digital calibration device and method for high speed digital systems
US20240142503A1 (en) Circuit for determining the frequency of a signal
US9337851B2 (en) Phase locked loop circuit equipped with unity gain bandwidth adjustment
CN116500331B (zh) 低频交流电压精密差分测量***及测量方法
CN218352493U (zh) 一种压控振荡器、***时钟和雷达传感器
CN117767948B (zh) 相位插值器非线性响应校正方法
CN213521852U (zh) 一种超低相噪铷钟

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508