CN111124960A - 一种基于高速pci-e接口硬盘连接机构 - Google Patents

一种基于高速pci-e接口硬盘连接机构 Download PDF

Info

Publication number
CN111124960A
CN111124960A CN201911292747.8A CN201911292747A CN111124960A CN 111124960 A CN111124960 A CN 111124960A CN 201911292747 A CN201911292747 A CN 201911292747A CN 111124960 A CN111124960 A CN 111124960A
Authority
CN
China
Prior art keywords
pci
hard disk
connector
circuit
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911292747.8A
Other languages
English (en)
Inventor
张凯
张宁
孙大东
于水
吴磊
张明庆
韩琼
胡晗
王吕大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Computer Technology and Applications
Original Assignee
Beijing Institute of Computer Technology and Applications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Computer Technology and Applications filed Critical Beijing Institute of Computer Technology and Applications
Priority to CN201911292747.8A priority Critical patent/CN111124960A/zh
Publication of CN111124960A publication Critical patent/CN111124960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种基于高速PCI‑E接口硬盘连接机构，包括：完成初始配置后，主板PCI‑E控制器A通过主板PCI‑E总线与扩展背板连通；在扩展背板PCI‑E SWITCH电路中，扩展背板电路(4)作为主板PCI‑E控制器A的下游主板PCI‑E设备；PCI‑E NVME硬盘电路C(18)、PCI‑E NVME硬盘电路D(19)、PCI‑E NVME硬盘电路E(20)以及PCI‑E NVME硬盘电路F(21)作为扩展背板电路(4)的下游主板PCI‑E设备，通过扩展背板PCI‑E SWITCH电路端口a和端口b与主板PCI‑E控制器相连，通过扩展背板PCI‑E SWITCH电路端口与PCI‑E NVME硬盘相连，实现PCI‑E的接口扩展。

Description

一种基于高速PCI-E接口硬盘连接机构
技术领域
本发明涉及硬盘连接机构设计，特别是一种基于基于高速PCI-E接口硬盘连接机构。
背景技术
高速PCI-E接口硬盘连接机构设计主要用于高速度、高安全、高可靠性***，具体优势包括：性能有数倍的提升、可大幅降低延迟、自动功耗状态切换和动态能耗管理功能大大降低功耗、解决了不同PCI-E SSD之间的驱动适用性问题。在NVMe出现之前，高端SSD只得以采用PCI-E总线制造，但需使用非标准规范的接口。若使用标准化的SSD接口，操作***只需要一个驱动程序就能使用匹配规范的所有SSD。这也意味着每个SSD制造商不必用额外的资源来设计特定接口的驱动程序。SATA的设计主要是作为机械硬盘驱动器(HDD)的接口，并随着时间的推移越来越难满足速度日益提高的SSD。随着在大众市场的流行，许多固态硬盘的数据速率提升已经放缓。不同于机械硬盘，部分SSD已受到SATA最大吞吐量的限制。
发明内容
本发明的目的在于提供一种基于高速PCI-E接口硬盘连接机构，解决传统基于SATA机械硬盘和SATA SSD硬盘受到SATA最大吞吐量的限制的问题。
本发明一种基于高速PCI-E接口硬盘连接机构，其中，包括：完成初始配置后，主板PCI-E控制器A通过主板PCI-E总线与扩展背板连通；在扩展背板PCI-E SWITCH电路中，扩展背板通过扩展背板PCI-E总线与硬盘C连通，扩展背板通过扩展背板PCI-E总线与硬盘D连通，扩展背板通过扩展背板PCI-E总线与硬盘E连通，扩展背板通过扩展背板PCI-E总线与硬盘F连通，扩展背板电路(4)作为主板PCI-E控制器A的下游主板PCI-E设备；PCI-E NVME硬盘电路C(18)、PCI-E NVME硬盘电路D(19)、PCI-E NVME硬盘电路E(20)以及PCI-E NVME硬盘电路F(21)作为扩展背板电路(4)的下游主板PCI-E设备，通过扩展背板PCI-E SWITCH电路端口a和端口b与主板PCI-E控制器相连，通过扩展背板PCI-E SWITCH电路端口c、端口d、端口e以及端口f与PCI-E NVME硬盘相连，实现PCI-E的接口扩展。
根据本发明的基于高速PCI-E接口硬盘连接机构的一实施例，其中，主板PCI-E控制器电路(1)包括：MINI SAS HD连接器A(2)和MINI SAS HD连接器B(3)；主板PCI-E控制器A通过主板PCI-E总线与扩展背板MINI SAS HD连接器A和MINI SAS HD连接器B双向连接。
根据本发明的基于高速PCI-E接口硬盘连接机构的一实施例，其中，扩展背板电路(4)包括：扩展背板PCI-E SWITCH(7)、串行EEPROM(8)、时钟芯片(9)、MINI SAS HD连接器A(5)、MINI SAS HD连接器B(6)、U.2连接器C(10)、U.2连接器D(11)、U.2连接器E(12)以及U.2连接器F(13)；在扩展背板PCI-E SWITCH电路中，扩展背板U.2连接器C与PCI-E NVME硬盘硬盘C的U.2连接器C通过PCI-E总线双向连接，扩展背板U.2连接器D与PCI-E NVME硬盘硬盘D的U.2连接器D通过PCI-E总线双向连接，扩展背板U.2连接器E与PCI-E NVME硬盘硬盘E的U.2连接器E通过PCI-E总线双向连接，扩展背板U.2连接器F与PCI-E NVME硬盘硬盘F的U.2连接器F通过PCI-E总线双向连接，扩展背板PCI-E SWITCH芯片与串行EEPROM通过SMBus总线双向连接，时钟芯片的输入端与主板PCI-E控制器A输出端MINI SAS HD连接器A的时钟连接。
根据本发明的基于高速PCI-E接口硬盘连接机构的一实施例，其中，硬盘电路分别包括PCI-E NVME硬盘电路C(18)和U.2连接器C(14)、PCI-E NVME硬盘电路D(19)和U.2连接器D(15)、PCI-E NVME硬盘电路E(20)和U.2连接器E(16)、PCI-E NVME硬盘电路F(21)和U.2连接器F(17)；时钟芯片的输出端与PCI-E NVME硬盘硬盘C、PCI-E NVME硬盘硬盘D、PCI-ENVME硬盘硬盘E、PCI-E NVME硬盘硬盘F的U.2连接器进行连接；在主板PCI-E交换电路中，主板PCI-E管理芯片与串行EEPROM通过SMBus总线双向连接，时钟芯片的输出端与主板PCI-E管理芯片的输入端连接。
根据本发明的基于高速PCI-E接口硬盘连接机构的一实施例，其中，基于主板PCI-E总线的高速PCI-E接口硬盘连接机构***上电后，扩展背板的PCIE SWITCH芯片通过SMBus总线读取串行EEPROM中的初始配置文件，完成初始配置。
根据本发明的基于高速PCI-E接口硬盘连接机构的一实施例，其中，初始配置文件的内容为对扩展背板PCIE SWITCH芯片(7)的设置，包括：端口a和端口b设置成上行接口，速度为PCIE 3.0x8，透明桥，向下兼容PCIE 3.0x4；端口c设置成下行接口，速度为PCIE3.0x4，透明桥；端口d设置成下行接口，速度为PCIE 3.0x4，透明桥；端口e设置成下行接口，速度为PCIE 3.0x4，透明桥；端口f设置成下行接口，速度为PCIE 3.0x4，透明桥；设置扩展背板PCIE SWITCH芯片(7)的时钟模式为全局时钟模式，通过PCIE时钟buffer(9)扩展时钟，分别给到扩展背板PCIE SWITCH芯片(7)、PCI-E NVME硬盘电路C(18)、PCI-E NVME硬盘电路D(19)、PCI-E NVME硬盘电路E(20)、PCI-E NVME硬盘电路F(21)。
本发明公开了一种基于高速PCI-E接口硬盘连接机构设计，包括：主板PCI-E控制器电路(1)、扩展背板电路(4)、硬盘电路C(18)、硬盘电路D(19)、硬盘电路E(20)、硬盘电路F(21)。***上电后，主板PCI-E控制器(1)将通过MINI SAS HD接口A(2)、MINI SAS HD接口B(3)连接扩展背板，主板PCI-E芯片(7)通过SMBus总线读取串行EEPROM(8)的初始配置文件，用于配置主板PCI-E管理芯片(7)的端口寄存器、分区模式及时钟模式。本发明具有高速度、高安全、高可靠性。本发明实现了高速PCI-E接口硬盘连接机构，提高了高速PCI-E接口硬盘连接的稳定性。
附图说明
图1为本发明一种基于高速PCI-E接口硬盘连接机构的结构示意图。
附图标记：
1.主板PCI-E控制器；2.MINI SAS HD连接器A；3.MINI SAS HD连接器B；4.扩展背板；5.MINI SAS HD连接器A；6.MINI SAS HD连接器B；7.PCI-ESWITCH控制器；8.串行EEPROM；9.时钟buffer；10.U.2连接器C；11.U.2连接器D；12.U.2连接器E；13.U.2连接器F；14.U.2连接器C；15.U.2连接器D；16.U.2连接器E；15.U.2连接器F；18.PCI-E NVME硬盘C；19.PCI-E NVME硬盘；20.PCI-E NVME硬盘C；21.PCI-E NVME硬盘C。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1为本发明一种基于高速PCI-E接口硬盘连接机构的结构示意图，如图1所示，本发明一种基于高速PCI-E接口硬盘连接机构设计，包括：主板PCI-E控制器电路(1)、扩展背板电路(4)、硬盘电路C(18)、硬盘电路D(19)、硬盘电路E(20)、硬盘电路F(21)。其中主板PCI-E控制器电路(1)包括：MINI SAS HD连接器A(2)和MINI SAS HD连接器B(3)，扩展背板电路(4)包括：扩展背板PCI-E SWITCH(7)、串行EEPROM(8)、时钟芯片(9)、MINI SAS HD连接器A(5)、MINI SAS HD连接器B(6)、U.2连接器C(10)、U.2连接器D(11)、U.2连接器E(12)、U.2连接器F(13)，硬盘电路分别包括PCI-E NVME硬盘电路C(18)和U.2连接器C(14)、PCI-ENVME硬盘电路D(19)和U.2连接器D(15)、PCI-E NVME硬盘电路E(20)和U.2连接器E(16)、PCI-E NVME硬盘电路F(21)和U.2连接器F(17)。
基于主板PCI-E总线的高速PCI-E接口硬盘连接机构***上电后，扩展背板的PCIESWITCH芯片通过SMBus总线读取串行EEPROM中的初始配置文件，完成初始配置；初始配置文件的内容为对扩展背板PCIE SWITCH芯片(7)的设置，包括：端口a和端口b设置成上行接口，速度为PCIE 3.0x8，透明桥，向下兼容PCIE 3.0x4；端口c设置成下行接口，速度为PCIE3.0x4，透明桥；端口d设置成下行接口，速度为PCIE 3.0x4，透明桥；端口e设置成下行接口，速度为PCIE 3.0x4，透明桥；端口f设置成下行接口，速度为PCIE 3.0x4，透明桥；设置扩展背板PCIE SWITCH芯片(7)的时钟模式为全局时钟模式，通过PCIE时钟buffer(9)扩展时钟，分别给到扩展背板PCIE SWITCH芯片(7)、PCI-E NVME硬盘电路C(18)、PCI-E NVME硬盘电路D(19)、PCI-E NVME硬盘电路E(20)、PCI-E NVME硬盘电路F(21)。
基于主板PCI-E总线的高速PCI-E接口硬盘连接机构***完成初始配置后，主板PCI-E控制器A通过主板PCI-E总线与扩展背板连通；在扩展背板PCI-E SWITCH电路中，扩展背板通过扩展背板PCI-E总线与硬盘C连通，扩展背板通过扩展背板PCI-E总线与硬盘D连通，扩展背板通过扩展背板PCI-E总线与硬盘E连通，扩展背板通过扩展背板PCI-E总线与硬盘F连通，此时扩展背板电路(4)作为主板PCI-E控制器A的下游主板PCI-E设备；PCI-E NVME硬盘电路C(18)、PCI-E NVME硬盘电路D(19)、PCI-E NVME硬盘电路E(20)、PCI-E NVME硬盘电路F(21)作为扩展背板电路(4)的下游主板PCI-E设备；通过扩展背板PCI-E SWITCH电路端口a和端口b与主板PCI-E控制器相连，通过扩展背板PCI-E SWITCH电路端口c、端口d、端口e、端口f与PCI-E NVME硬盘相连，实现PCI-E的接口扩展，上行链路使用PCIE 3.0x8通道、透明桥，既缩短了主机处理器到存储介质的路径和响应延时，又能提供更大的带宽，有效的保证了PCI-E NVME硬盘C(18)、PCI-E NVME硬盘D(19)、PCI-E NVME硬盘E(20)、PCI-E NVME硬盘F(21)同时读、写的速度。
如图1所示，基于高速PCI-E接口硬盘连接机构，主板PCI-E控制器A通过主板PCI-E总线与扩展背板MINI SAS HD连接器A和MINI SAS HD连接器B双向连接；在扩展背板PCI-ESWITCH电路中，扩展背板U.2连接器C与PCI-E NVME硬盘硬盘C的U.2连接器C通过PCI-E总线双向连接，扩展背板U.2连接器D与PCI-E NVME硬盘硬盘D的U.2连接器D通过PCI-E总线双向连接，扩展背板U.2连接器E与PCI-E NVME硬盘硬盘E的U.2连接器E通过PCI-E总线双向连接，扩展背板U.2连接器F与PCI-E NVME硬盘硬盘F的U.2连接器F通过PCI-E总线双向连接，扩展背板PCI-E SWITCH芯片与串行EEPROM通过SMBus总线双向连接，时钟芯片的输入端与主板PCI-E控制器A输出端MINI SAS HD连接器A的时钟连接，时钟芯片的输出端与PCI-ENVME硬盘硬盘C、PCI-E NVME硬盘硬盘D、PCI-E NVME硬盘硬盘E、PCI-E NVME硬盘硬盘F的U.2连接器进行连接；在主板PCI-E交换电路中，主板PCI-E管理芯片与串行EEPROM通过SMBus总线双向连接，时钟芯片的输出端与主板PCI-E管理芯片的输入端连接。
本发明实现了高速PCI-E接口硬盘连接机构，提高了高速PCI-E接口硬盘连接的稳定性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (6)

1.一种基于高速PCI-E接口硬盘连接机构，其特征在于，包括：
完成初始配置后，主板PCI-E控制器A通过主板PCI-E总线与扩展背板连通；在扩展背板PCI-E SWITCH电路中，扩展背板通过扩展背板PCI-E总线与硬盘C连通，扩展背板通过扩展背板PCI-E总线与硬盘D连通，扩展背板通过扩展背板PCI-E总线与硬盘E连通，扩展背板通过扩展背板PCI-E总线与硬盘F连通，扩展背板电路(4)作为主板PCI-E控制器A的下游主板PCI-E设备；PCI-E NVME硬盘电路C(18)、PCI-E NVME硬盘电路D(19)、PCI-E NVME硬盘电路E(20)以及PCI-E NVME硬盘电路F(21)作为扩展背板电路(4)的下游主板PCI-E设备，通过扩展背板PCI-E SWITCH电路端口a和端口b与主板PCI-E控制器相连，通过扩展背板PCI-ESWITCH电路端口c、端口d、端口e以及端口f与PCI-E NVME硬盘相连，实现PCI-E的接口扩展。
2.如权利要求1所述的基于高速PCI-E接口硬盘连接机构，其特征在于，主板PCI-E控制器电路(1)包括：MINI SAS HD连接器A(2)和MINI SAS HD连接器B(3)；主板PCI-E控制器A通过主板PCI-E总线与扩展背板MINI SAS HD连接器A和MINI SAS HD连接器B双向连接。
3.如权利要求2所述的基于高速PCI-E接口硬盘连接机构，其特征在于，扩展背板电路(4)包括：扩展背板PCI-E SWITCH(7)、串行EEPROM(8)、时钟芯片(9)、MINI SAS HD连接器A(5)、MINI SAS HD连接器B(6)、U.2连接器C(10)、U.2连接器D(11)、U.2连接器E(12)以及U.2连接器F(13)；
在扩展背板PCI-E SWITCH电路中，扩展背板U.2连接器C与PCI-E NVME硬盘硬盘C的U.2连接器C通过PCI-E总线双向连接，扩展背板U.2连接器D与PCI-E NVME硬盘硬盘D的U.2连接器D通过PCI-E总线双向连接，扩展背板U.2连接器E与PCI-E NVME硬盘硬盘E的U.2连接器E通过PCI-E总线双向连接，扩展背板U.2连接器F与PCI-E NVME硬盘硬盘F的U.2连接器F通过PCI-E总线双向连接，扩展背板PCI-E SWITCH芯片与串行EEPROM通过SMBus总线双向连接，时钟芯片的输入端与主板PCI-E控制器A输出端MINI SAS HD连接器A的时钟连接。
4.如权利要求3所述的基于高速PCI-E接口硬盘连接机构，其特征在于，硬盘电路分别包括PCI-E NVME硬盘电路C(18)和U.2连接器C(14)、PCI-E NVME硬盘电路D(19)和U.2连接器D(15)、PCI-E NVME硬盘电路E(20)和U.2连接器E(16)、PCI-E NVME硬盘电路F(21)和U.2连接器F(17)；
时钟芯片的输出端与PCI-E NVME硬盘硬盘C、PCI-E NVME硬盘硬盘D、PCI-E NVME硬盘硬盘E、PCI-E NVME硬盘硬盘F的U.2连接器进行连接；在主板PCI-E交换电路中，主板PCI-E管理芯片与串行EEPROM通过SMBus总线双向连接，时钟芯片的输出端与主板PCI-E管理芯片的输入端连接。
5.如权利要求1所述的基于高速PCI-E接口硬盘连接机构，其特征在于，基于主板PCI-E总线的高速PCI-E接口硬盘连接机构***上电后，扩展背板的PCIE SWITCH芯片通过SMBus总线读取串行EEPROM中的初始配置文件，完成初始配置。
6.如权利要求4所述的基于高速PCI-E接口硬盘连接机构，其特征在于，初始配置文件的内容为对扩展背板PCIE SWITCH芯片(7)的设置，包括：端口a和端口b设置成上行接口，速度为PCIE 3.0x8，透明桥，向下兼容PCIE 3.0x4；端口c设置成下行接口，速度为PCIE3.0x4，透明桥；端口d设置成下行接口，速度为PCIE 3.0x4，透明桥；端口e设置成下行接口，速度为PCIE 3.0x4，透明桥；端口f设置成下行接口，速度为PCIE 3.0x4，透明桥；设置扩展背板PCIE SWITCH芯片(7)的时钟模式为全局时钟模式，通过PCIE时钟buffer(9)扩展时钟，分别给到扩展背板PCIE SWITCH芯片(7)、PCI-E NVME硬盘电路C(18)、PCI-E NVME硬盘电路D(19)、PCI-E NVME硬盘电路E(20)、PCI-E NVME硬盘电路F(21)。
CN201911292747.8A 2019-12-12 2019-12-12 一种基于高速pci-e接口硬盘连接机构 Pending CN111124960A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911292747.8A CN111124960A (zh) 2019-12-12 2019-12-12 一种基于高速pci-e接口硬盘连接机构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911292747.8A CN111124960A (zh) 2019-12-12 2019-12-12 一种基于高速pci-e接口硬盘连接机构

Publications (1)

Publication Number Publication Date
CN111124960A true CN111124960A (zh) 2020-05-08

Family

ID=70499036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911292747.8A Pending CN111124960A (zh) 2019-12-12 2019-12-12 一种基于高速pci-e接口硬盘连接机构

Country Status (1)

Country Link
CN (1) CN111124960A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113190084A (zh) * 2021-03-25 2021-07-30 山东英信计算机技术有限公司 一种支持多种位宽硬盘的硬盘背板连接方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105549916A (zh) * 2015-12-31 2016-05-04 湖南国科微电子股份有限公司 PCIe固态硬盘控制器、基于PCIe的存储***及其数据读写方法
CN206021132U (zh) * 2016-06-08 2017-03-15 深圳中电长城信息安全***有限公司 一种基于申威sw‑400处理器的台式计算机
CN107771325A (zh) * 2015-06-22 2018-03-06 高通股份有限公司 在高速***组件互连（pcie）***中传达因事务而异的属性
CN110069436A (zh) * 2018-01-22 2019-07-30 纬颖科技服务股份有限公司 热插拔控制电路及相关存储服务器***
CN110209248A (zh) * 2019-05-23 2019-09-06 深圳市同泰怡信息技术有限公司 支持多个u2 ssd扩展的高密度4u存储服务器
CN209514588U (zh) * 2019-04-18 2019-10-18 贵州师范学院 一种安全性高、便于扩展的磁盘阵列
US20190347236A1 (en) * 2017-04-28 2019-11-14 Hitachi, Ltd. Storage system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107771325A (zh) * 2015-06-22 2018-03-06 高通股份有限公司 在高速***组件互连（pcie）***中传达因事务而异的属性
CN105549916A (zh) * 2015-12-31 2016-05-04 湖南国科微电子股份有限公司 PCIe固态硬盘控制器、基于PCIe的存储***及其数据读写方法
CN206021132U (zh) * 2016-06-08 2017-03-15 深圳中电长城信息安全***有限公司 一种基于申威sw‑400处理器的台式计算机
US20190347236A1 (en) * 2017-04-28 2019-11-14 Hitachi, Ltd. Storage system
CN110069436A (zh) * 2018-01-22 2019-07-30 纬颖科技服务股份有限公司 热插拔控制电路及相关存储服务器***
CN209514588U (zh) * 2019-04-18 2019-10-18 贵州师范学院 一种安全性高、便于扩展的磁盘阵列
CN110209248A (zh) * 2019-05-23 2019-09-06 深圳市同泰怡信息技术有限公司 支持多个u2 ssd扩展的高密度4u存储服务器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113190084A (zh) * 2021-03-25 2021-07-30 山东英信计算机技术有限公司 一种支持多种位宽硬盘的硬盘背板连接方法及装置
CN113190084B (zh) * 2021-03-25 2023-08-08 山东英信计算机技术有限公司 一种支持多种位宽硬盘的硬盘背板连接方法及装置

Similar Documents

Publication Publication Date Title
US8601198B2 (en) Controllable transaction synchronization for merging peripheral devices
KR101744465B1 (ko) 데이터를 저장하기 위한 방법 및 장치
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
US20140337540A1 (en) METHOD AND SYSTEM FOR I/O FLOW MANAGEMENT FOR PCIe DEVICES
US20080065796A1 (en) High-Level Bridge From PCIE to Extended USB
US9524262B2 (en) Connecting expansion slots
US8799532B2 (en) High speed USB hub with full speed to high speed transaction translator
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
KR20140035776A (ko) 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법
CN204203854U (zh) 一种新型nvme sff-8639硬盘转接卡
CN104331133A (zh) 一种硬盘背板和硬盘存储***
AU2005305564A1 (en) Multimedia card interface method, computer program product and apparatus
JP2008521080A5 (zh)
CN111124985A (zh) 一种移动终端只读控制方法及装置
CN111124960A (zh) 一种基于高速pci-e接口硬盘连接机构
US10860513B1 (en) I3C hub promoting backward compatibility with I2C
US20070005847A1 (en) Data transfer control device and electronic instrument
WO2023016379A1 (zh) 计算机***、基于PCIe设备的控制方法及相关设备
CN204086415U (zh) 故障录波装置
US20060181912A1 (en) Low-power solid state storage controller for cell phones and other portable appliances
CN106020379A (zh) 服务器***
CN115061958A (zh) 一种硬盘识别方法、识别***、存储介质和计算机设备
CN213934866U (zh) 一种带固态硬盘接口的转接卡及服务器
TWI607317B (zh) 電腦系統
CN202584109U (zh) 基于usb技术的便携式高速固态存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508