CN111090613B - 一种基于图分割的低复杂度软硬件划分与调度方法 - Google Patents
一种基于图分割的低复杂度软硬件划分与调度方法 Download PDFInfo
- Publication number
- CN111090613B CN111090613B CN201911164151.XA CN201911164151A CN111090613B CN 111090613 B CN111090613 B CN 111090613B CN 201911164151 A CN201911164151 A CN 201911164151A CN 111090613 B CN111090613 B CN 111090613B
- Authority
- CN
- China
- Prior art keywords
- graph
- task
- partitioning
- sub
- dag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
本发明涉及一种基于图分割的低复杂度软硬件划分与调度方法,在动态部分可重构片上***中,能够对各个任务进行软硬件划分和调度。在面对规模复杂的综合应用时能够有较好的任务调度性能和较低的时间复杂度。所采用的基于图分割的软硬件划分方法,通过计算任务的优先级得到任务的排序列表,完成对复杂DAG模型的划分,有效降低了模型的复杂度,利用MILP模型求解时能够快速得到调度长度最短的结果。本发明提出的方法在实际应用中有广泛的应用基础和应用前景。
Description
技术领域
本发明涉及一种动态部分可重构片上***的软硬件划分与调度方法,具体来说,涉及由微处理器和动态部分可重构可编程逻辑门阵列组成的片上***中,基于图分割的软硬件划分与调度方法,该方法结合图分割技术及整数线性算法,具有较低的时间复杂度及较好的性能。
背景技术
随着技术的进步和用户对功能的需求不断增加,可重构片上***在传统计算机、智能手机、多媒体***、软件无线电等领域的应用越来越广。与传统的处理器***相比,动态部分可重构片上***在处理能力、尺寸、重量、成本、功耗等方面都有很大的优势。可重构片上***的一个重要特点是设备可编程,可编程逻辑门阵列(FPGA)可以动态地加载比特流文件从而实现功能的切换。然而,在进行功能切换时需要重构整个FPGA的资源,当应用规模较小、所需资源较少时,这种重构方式会增加重构时延和资源浪费。
动态部分可重构技术将FPGA划分成若干区域,每个区域在执行任务时互不影响。动态部分可重构技术可以减少重构时间,以Xilinx Zynq-7010为例,其重构端口的速率为400MB/s,重构整个FPGA需要8ms。而使用动态部分可重构技术,重构一个占用资源为25%的应用仅需要2ms。针对动态部分可重构片上***的软硬件划分与调度技术是发挥可重构***优势、满足应用实时性能的重要前提。采用高级语言综合技术可以将应用任务灵活编译到不同的硬件平台(微处理器和FPGA的部分可重构区域),为软硬件划分与调度技术的应用奠定了良好的基础。软硬件划分与调度问题是一个组合优化问题,在满足任务重构顺序、依赖条件、重构时延等约束条件的情况下,获得调度长度最短的最优解。
采用混合整数线性规划(MILP)可以获得上述约束问题组合的最优解。但是随着任务复杂度和规模的增加,现有的基于MILP的解决方法的时间复杂度与任务规模呈正相关,解决一个中等规模的应用可能需要花费数十小时,难以有效应用于实际***。因此,本发明提出一种可以降低软硬件划分与调度时间复杂度的方法,可以快速得到较优的软硬件划分与调度策略。
发明内容
为了克服采用混合整数线性规划求解大型应用的软硬件划分与调度策略时存在的时间复杂度高的不足,本发明提出了一种基于图分割的低复杂度软硬件划分与调度方法。本方法通过一种多阶段混合机制,将一个应用划分成若干个子图,利用MILP方法求解子图的划分与调度策略,从而降低算法时间复杂度,提升了软硬件划分与调度效率。
本方法提出的多阶段混合机制将一个应用的划分与调度问题划分成若干个子问题,再进行逐步求解,求解时把前一个子问题的部分划分和调度结果作为后一个问题的输入。利用图分割法将应用的DAG(Directed Acyclic Graphs,有向无环图)模型按照一定顺序划分成若干个子图,后一个子图包含前一个子图,从而获得一个子图序列。子图序列中的各子图对应一个划分与调度的子问题,这些子问题可通过MILP进行求解,使用MILP求解子图划分与调度结果时,采用前一子图的部分结果作为输入。由于各子图的规模与原应用模型相比更小,且采用了前一子图的部分结果作为输入,因此,子图对应子问题的复杂度得以有效降低。
针对应用的子图划分问题,本发明提出一种基于优先级的图分割方法,即将应用的任务先按照一定的优先级进行排序,根据一定的计算方法将应用的任务划分到子图序列中的某个子图。
本发明所采用的技术方案是:将组成应用的各个任务进行基于优先级的排序,把任务划分到不同的子图中,即将DAG模型划分成若干个有序子图,然后再对每个子图利用MILP求解得到任务调度长度最短的最优解,具体包括下述步骤:
1.***平台与MILP建模
1.1平台模型
***的硬件平台由一块微处理器和一块支持动态部分可重构功能的FPGA组成。把FPGA划分成静态区域和一系列动态区域。
PR={PR1,PR2,...,PR|PR|} (1)
H={h1,h2,...,h|H|} (2)
其中PRi表示第i个可重构区域,hi表示FPGA的某种硬件资源(如:CLB、DSP、BRAM等),其中重构区域重构开销的大小与重构区域的面积和重构端口的带宽的比值成正比。
1.2应用模型
将应用建模为有向无环图DAG,一个DAG由V,E两部分组成,可表示为G(V,E)。其中V表示组成应用的一系列子任务,E表示相邻两个任务之间依赖关系边的集合。csv和chv分别表示任务在微处理器和FPGA上的执行时间。对于每条边e∈E,使用src(e)表示边e上的源任务,dst(e)表示目的任务,每条边有一个属性we表示源任务到目的任务的通信开销。对于每条边e∈E,de=1表示源任务和目的任务分别在微处理器和FPGA上执行,de=0表示两个任务均在CPU或FPGA上执行。
1.3资源约束与MILP建模
软硬件划分问题即任务映射到不同的计算处理单元(如:CPU、FPGA静态区域、FPGA动态区域)。任务映射时要满足一系列物理约束条件,例如,任务在CPU上应顺序执行、同一个重构区域任务执行和重构不能同时进行、重构时任务应在重构之后执行、重构端口不能同时重构多个任务、任务执行所需的资源量应小于或等于可重构区的资源数量、所有可重构区的资源量总和应小于FPGA提供的资源总量等。
根据上述约束条件,通过设置变量,建立约束方程,将实际问题抽象建模成混合整数线性规划(MILP)模型,对其求解最优解。得到的结果即该模型下软硬件划分与调度的最优解,包括各个任务节点的部署方式,执行顺序等。
2.基于图分割的多阶段混合算法
2.1算法结构
当问题规模增大,利用MILP求解最优解时,时间复杂度也随之增加,本发明提出一种低复杂度的多阶段混合算法来进行软硬件划分和调度。该方法利用图分割法将应用的DAG模型划分成若干子图,再对每个子图利用MILP算法进行最优解的求解。图分割法即按照一定任务优先级,把应用的DAG模型划分成若干个包含任务节点的有序子图,其中顺序在后的子图包含顺序在前的子图。并且,为了减小模型复杂度将前一个子图的部分结果作为后一个子图的输入。利用基于图分割的多阶段混合算法的步骤如下:
步骤1:将应用划分成一系列有序的DAG子图(G′={G′1,G′1,…,G′|G|})同时满足以下两个条件:
(1)G′i-1中所有任务的映射信息;
(2)G′i-1中所有任务在每一个独立计算处理设备(微处理器和FPGA可重构区域)上的执行和重构顺序;
(3)各任务相应的目的任务和源任务的执行设备标识de;
步骤3:对最后一个子图G′|G|进行调度,得到初始问题的最优解。
本发明提出的通过基于图分割的多阶段混合算法方法来简化DAG模型,划分后的各个子图逐个嵌套,通过重复利用已求解的结果来达到减少计算量和减小时间复杂度的效果;
2.2基于优先级的图分割方法
利用上述基于图分割的多阶段混合算法进行求解时,将DAG模型划分成若干个子图至关重要,本发明提出一种基于静态底部等级(sbl)和静态顶部等级(stl)两种优先级的图分割法,在满足上述多阶段混合算法要求的同时,降低图分割算法的复杂度。
sbl表示在不考虑通信消耗的前提下,某任务到最后一个任务结束的最大路径长度。因为任务在微处理器上的执行时间比在FPGA上长3-5倍,所以只考虑在任务在FPGA上的时间消耗来计算sbl。当一个任务的sbl较大时,表明它可能有多个直接或者间接目的任务,在对应用DAG模型进行划分时应让其划分顺序在前。对于两个任务a和b,如果sbla>sblb则a和b是不相关的或者b是a的直接或间接目的任务。stl表示从最初的源任务到某任务的最大路径长度。当一个任务的stl较大时,表明它可能有多个间接源任务。
本基于优先级的图分割法有两个输入,一个是DAG,另一个是DAG子图中任务的最大数量m。m的值应该根据MILP的求解时间来设置,m的值越大时间复杂度越高。通常实际实验中m≤10效果较好。基于优先级的图分割法具体步骤如下:
步骤1:计算DAG模型中各个任务节点的sbl;
步骤2:计算DAG模型中各个任务节点的stl;
步骤3:将DAG模型中的任务按照sbl递减的顺序排列,若sbl相同则按照stl递减的顺序排列,得到任务的顺序列表V'=v′1',v'2,...,v′|V'|;
步骤4:将每一个有序的子任务划分到相应的DAG模型子图,对于任务v′i将其分配到子图G′floor(i/m)+1,floor(i/m)表示对(i/m)进行取整;
步骤6:将任务之间的通信边添加到每一个子图中,G′i-1中任务的输出通信边被添加到G′i,G′i中包含通信边的目的任务;
按照上述基于优先级的任务划分方法满足DAG模型划分的两个限制条件。对于每一个DAG子图G′i,其包含的任务和通信边属于G′i+1,满足条件1的限制要求;另外DAG模型中的任务根据sbl和stl进行排序,没有通信边从后一个任务指向前一个任务,同时,优先级较高的任务被划分到顺序在前的DAG子图,满足条件2的限制要求。
本发明的有益效果:
本发明提出了一种基于图分割的低复杂度软硬件划分与调度方法,应用于动态部分可重构片上***中,通过一种阶段混合方法和基于任务优先级的图分割方法可以将一个复杂应用的DAG模型划分成若干嵌套子图,通过对子图逐个求解并重用求解结果,降低了问题的复杂度,能有效降低大中型规模应用的求解时间,具有广泛的应用基础和应用前景。
附图说明
图1为动态可重构的片上***,
图2为示例应用的DAG模型,
图3为示例应用的任务参数,
图4为采用图分割法进行软硬件划分与调度时构建的子图序列,
图5为示例应用的调度结果图。
具体实施方式
下面结合附图对本发明作进一步说明:
图1是本发明应用的动态可重构的片上***。如图1所示,该动态可重构的片上***平台由一块微处理器和一块支持动态可重构的FPGA组成,其中FPGA可以划分为一块静态区域和多块动态部分重构区域,各可重构区域可根据实际需要通过ICAP/PCAP端口下载不同的配置文件实现功能重构;
图2为示例应用的DAG模型,如图2所示该示例应用由n0-n78个任务节点以及9条表示各任务之间的相互依赖关系的边组成;
图3为示例应用的任务参数,如图3所示任务参数包括Sw时间(任务在CPU上的执行时间)、Hw时间(任务在FPGA上的执行时间)和任务执行所需的FPGA中CLB资源的数量;
图4为采用图分割法进行软硬件划分与调度时构建的子图序列,如图4所示通过计算所有任务的sbl和stl优先级,按照降序排列得到任务的顺序列表,再通过相应计算将任务划分到各个子图,即把应用的DAG模型划分成G′1和G′2两个子图。按照划分顺序先对G′1建立约束方程,应用MILP求解最优解。再将G′1抽象成一个任务节点,对G′2建立约束方程,应用MILP求解最优解,进而得到所有任务的调度结果;
图5为示例应用的调度结果,如图5所示,所有任务节点按照本发明提出的多阶段混合方法得到的调度结果部署到异构***的不同区域。圆形节点代表应用的任务节点ni,包括任务开始时间、执行时间、结束时间三个属性;灰色方形节点代表重构节点,分别代表同一重构区域相邻两个任务之间的重构开始时间、重构消耗时间、重构结束时间三个属性。
综上所述,本发明提出的多阶段混合方法及基于任务优先级的图分割方法方法可有效的降低了问题的复杂度,显著缩短了求解时间,在针对大中型规模应用时有较好的性能,可以显著提高可重构片上***的软硬件划分效率,减少开发者的开发时间。
Claims (3)
1.一种基于图分割的低复杂度软硬件划分与调度方法,通过多阶段混合机制,将一个应用划分成若干个子图,利用MILP方法求解子图的划分与调度的最优解,其特征在于,所述多阶段混合机制是将一个应用的划分与调度问题划分成若干个子问题,再进行逐步求解,求解时把前一个子问题的部分划分和调度结果作为后一个问题的输入,利用图分割法将应用的有向无环图DAG模型划分成若干个子图,后一个子图包含前一个子图,从而获得一个子图序列,子图序列中的各子图对应一个划分与调度的子问题,这些子问题通过MILP进行求解,
所述子图划分,采用基于优先级的图分割方法,即将应用的任务先按照优先级进行排序,将应用的任务划分到子图序列中的某个子图;
具体步骤如下:
第1步 ***平台与MILP建模
1.1平台模型
把FPGA划分成静态区域和一系列动态区域,
PR={PR1,PR2,...,PR|PR|} (1)
H={h1,h2,...,h|H|} (2)
其中PRi表示第i个可重构区域,hi表示FPGA的某种硬件资源,
1.2应用模型
将应用建模为有向无环图DAG,一个DAG由V,E两部分组成,表示为G(V,E),其中V表示组成应用的一系列子任务,E表示相邻两个任务之间依赖关系边的集合,
1.3资源约束与MILP建模
软硬件的划分问题即任务映射到不同的计算处理单元,任务映射时要满足约束条件:任务在CPU上应顺序执行、同一个重构区域任务执行和重构不能同时进行、重构时任务应在重构之后执行、重构端口不能同时重构多个任务、任务执行所需的资源量应小于或等于可重构区的资源数量、所有可重构区的资源量总和应小于FPGA提供的资源总量;
根据上述约束条件,通过设置变量,建立约束方程,将实际问题抽象建模成混合整数线性规划MILP模型,对其求解最优解;
第2步 多步混合的软硬件划分与调度方法
2.1算法结构
采用低复杂度的多步混合方法来进行软硬件的划分和调度,利用图分割法将应用的DAG模型划分成若干子图,再对每个子图模型应用MILP进行最优解的求解,图分割法即按照任务优先级,把应用的DAG模型划分成若干个包含任务节点的有序子图,其中顺序在后的子图包含顺序在前的子图,并且,将前一个子图的部分结果作为后一个子图的输入;
2.2基于优先级的图分割方法
在对应用的DAG模型进行划分时应用基于静态底层sbl和静态顶层stl两种优先级的图分割法,sbl表示在不考虑通信消耗的前提下,某任务到最后一个任务结束的最大路径长度,当一个任务的sbl较大时,表明它可能有多个直接或者间接目的任务,在对应用DAG模型进行划分时应让其划分顺序在前,对于两个任务a和b,如果sbla>sblb则a和b是不相关的或者b是a的直接或间接目的任务;
stl表示从最初的源任务到某任务的最大路径长度,当一个任务的stl较大时,表明它可能有多个间接源任务。
2.根据权利要求1所述的一种基于图分割的低复杂度软硬件划分与调度方法,其特征在于,利用多步混合方法进行软硬件划分的步骤如下:
步骤1:将应用划分成一系列有序的DAG子图G′={G′1,G′2,…,G′|G′|}同时满足以下两个条件:
(1)G′i-1中所有任务的映射信息;
(2)G′i-1中所有任务在每一个独立计算处理设备上的执行和重构顺序;
(3)各任务相应的目的任务和源任务的执行设备标识de;
步骤3:对最后一个子图G′|G'|进行调度,得到初始问题的最优解。
3.根据权利要求1所述的一种基于图分割的低复杂度软硬件划分与调度方法,其特征在于,基于优先级的图分割法有两个输入,一个是DAG,另一个是DAG子图中任务的最大数量m,m的值该根据MILP的求解时间来设置,m的值越大时间复杂度越高,基于优先级的图分割法具体步骤如下:
步骤1:计算DAG模型中各个任务节点的sbl;
步骤2:计算DAG模型中各个任务节点的stl;
步骤3:将DAG模型中的任务按照sbl递减的顺序排列,若sbl相同则按照stl递减的顺序排列,得到任务的顺序列表V'=v′1,v'2,...,v′|V'|;
步骤4:将每一个有序的子任务划分到相应的DAG模型子图,对于任务v′i将其分配到子图G′floor(i/m)+1,floor(i/m)表示对(i/m)进行取整;
步骤6:将任务之间的通信边添加到每一个子图中,G′i-1中任务的输出通信边被添加到G′i,G′i中包含通信边的目的任务;
按照上述基于优先级的任务划分方法满足DAG模型划分的两个限制条件,对于每一个DAG子图G′i,其包含的任务和通信边属于G′i+1,满足条件1的限制要求;另外DAG模型中的任务根据sbl和stl进行排序,没有通信边从后一个任务指向前一个任务,同时,优先级较高的任务被划分到顺序在前的DAG子图,满足条件2的限制要求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911164151.XA CN111090613B (zh) | 2019-11-25 | 2019-11-25 | 一种基于图分割的低复杂度软硬件划分与调度方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911164151.XA CN111090613B (zh) | 2019-11-25 | 2019-11-25 | 一种基于图分割的低复杂度软硬件划分与调度方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111090613A CN111090613A (zh) | 2020-05-01 |
CN111090613B true CN111090613B (zh) | 2022-03-15 |
Family
ID=70393697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911164151.XA Active CN111090613B (zh) | 2019-11-25 | 2019-11-25 | 一种基于图分割的低复杂度软硬件划分与调度方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111090613B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111782376B (zh) * | 2020-07-22 | 2022-09-06 | 中国人民解放军国防科技大学 | 一种面向动态部分可重构片上***的列表式软硬件划分方法 |
CN113485819A (zh) * | 2021-08-03 | 2021-10-08 | 北京八分量信息科技有限公司 | 异构任务的预处理方法、装置及相关产品 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6415384B1 (en) * | 1998-10-30 | 2002-07-02 | Lucent Technologies Inc. | Hardware/software co-synthesis of dynamically reconfigurable embedded systems |
CN101630274A (zh) * | 2009-07-31 | 2010-01-20 | 清华大学 | 一种实现对循环任务进行软硬件划分的方法和装置 |
CN103116493A (zh) * | 2013-01-21 | 2013-05-22 | 东南大学 | 一种应用于粗粒度可重构阵列的自动映射方法 |
CN108958852A (zh) * | 2018-07-16 | 2018-12-07 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga异构平台的***优化方法 |
CN109656872A (zh) * | 2018-12-24 | 2019-04-19 | 中国人民解放军国防科技大学 | 一种动态部分可重构片上***软硬件划分方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8959370B2 (en) * | 2008-10-03 | 2015-02-17 | University Of Sydney | Scheduling an application for performance on a heterogeneous computing system |
AU2014203218B2 (en) * | 2014-06-13 | 2016-08-25 | Canon Kabushiki Kaisha | Memory configuration for inter-processor communication in an MPSoC |
-
2019
- 2019-11-25 CN CN201911164151.XA patent/CN111090613B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6415384B1 (en) * | 1998-10-30 | 2002-07-02 | Lucent Technologies Inc. | Hardware/software co-synthesis of dynamically reconfigurable embedded systems |
CN101630274A (zh) * | 2009-07-31 | 2010-01-20 | 清华大学 | 一种实现对循环任务进行软硬件划分的方法和装置 |
CN103116493A (zh) * | 2013-01-21 | 2013-05-22 | 东南大学 | 一种应用于粗粒度可重构阵列的自动映射方法 |
CN108958852A (zh) * | 2018-07-16 | 2018-12-07 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga异构平台的***优化方法 |
CN109656872A (zh) * | 2018-12-24 | 2019-04-19 | 中国人民解放军国防科技大学 | 一种动态部分可重构片上***软硬件划分方法 |
Non-Patent Citations (4)
Title |
---|
HW/SW partitioning for region-based dynamic partial reconfigurable FPGAs;Yuchun Ma;《2014 IEEE 32nd International Conference on Computer Design (ICCD)》;20141204;1-7 * |
Integrating Physical Constraints in HW-SW Partitioning for Architectures With Partial Dynamic Reconfiguration;Sudarshan Banerjee;《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》;20061204;第14卷(第11期);1189-1202 * |
Optimization of Duplication-Based Schedules on Network-on-Chip Based Multi-Processor System-on-Chips;Qi Tang;《 IEEE Transactions on Parallel and Distributed Systems》;20170301;第28卷(第3期);826-837 * |
基于图分割的流应用多处理器映射算法;唐麒;《通信学报》;20160630;第37卷(第6期);137-143 * |
Also Published As
Publication number | Publication date |
---|---|
CN111090613A (zh) | 2020-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Arkhipov et al. | A parallel genetic algorithm framework for transportation planning and logistics management | |
CN109656872B (zh) | 一种动态部分可重构片上***软硬件划分方法 | |
CN111274016B (zh) | 基于模块融合的动态部分可重构***应用划分与调度方法 | |
CN102855153B (zh) | 面向片式多核处理器的流编译优化方法 | |
CN111090613B (zh) | 一种基于图分割的低复杂度软硬件划分与调度方法 | |
CN111158790B (zh) | 面向云端深度学习推理的fpga虚拟化方法 | |
Jiang et al. | Temporal partitioning data flow graphs for dynamically reconfigurable computing | |
CN111045803A (zh) | 一种动态部分可重构片上***软硬件划分与调度的最优化方法 | |
Cai et al. | Deepburning-seg: Generating dnn accelerators of segment-grained pipeline architecture | |
CN106502790A (zh) | 一种基于数据分布的任务分配优化方法 | |
CN112231081A (zh) | 云环境下基于pso-ahp的单调速率资源调度方法及*** | |
Chan et al. | Topology-aware performance optimization and modeling of adaptive mesh refinement codes for exascale | |
He et al. | ISBA: An independent set-based algorithm for automated partial reconfiguration module generation | |
CN113886092A (zh) | 一种计算图执行方法、装置及相关设备 | |
CN110088730B (zh) | 任务处理方法、装置、介质及其设备 | |
Pham et al. | Incorporating energy and throughput awareness in design space exploration and run-time mapping for heterogeneous MPSoCs | |
CN116795508A (zh) | 一种平铺加速器资源调度方法及*** | |
Deniziak et al. | Hardware/software co-synthesis of distributed embedded systems using genetic programming | |
Szymanek et al. | Design space exploration in system level synthesis under memory constraints | |
CN106055862A (zh) | 一种新型高效的启发式两阶段并行分支定界方法 | |
Bobda et al. | High-level synthesis of on-chip multiprocessor architectures based on answer set programming | |
CN111782376B (zh) | 一种面向动态部分可重构片上***的列表式软硬件划分方法 | |
Saha et al. | Extending embedded computing scheduling algorithms for reconfigurable computing systems | |
Racha | Load balancing map-reduce communications for efficient executions of applications in a cloud | |
Benoit et al. | Assessing the performance of energy-aware mappings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |