CN111081717B - 共享薄膜晶体管及显示面板 - Google Patents
共享薄膜晶体管及显示面板 Download PDFInfo
- Publication number
- CN111081717B CN111081717B CN201911242275.5A CN201911242275A CN111081717B CN 111081717 B CN111081717 B CN 111081717B CN 201911242275 A CN201911242275 A CN 201911242275A CN 111081717 B CN111081717 B CN 111081717B
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- connecting part
- source electrode
- electrode connecting
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000000059 patterning Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 67
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000005259 measurement Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005034 decoration Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种共享薄膜晶体管及显示面板。显示面板包括共享薄膜晶体管，共享薄膜晶体管包括有源层以及源漏极金属层；源漏极金属层设有相对设置源电极和漏电极，源电极的源电极连接部和漏电极的漏电极连接部的端部转角呈直角；在掩膜板图案化蚀刻制程前，源电极连接部和漏电极连接部的端部转角处还包括蚀刻补偿部；在掩膜板图案化蚀刻制程后，蚀刻补偿部被蚀刻消除。本发明能够有效解决在掩膜制程中导致的成形不良问题，从而有效避免源极和漏极走线分布不均，保证精确抓取及量测源极和漏极之间的沟道尺寸，防止亮度不均及视角不良现象，提高了良品率。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种共享薄膜晶体管及显示面板。
背景技术
如图1、图2所示，为现有的一种显示面板90，将一个像素单元分为主区901和副区902两个部分，每个区内的液晶分子有4种排向，形成8畴(Domain)显示，再通过人眼对主区副区亮度的合成而达到增加视角和改善色偏目的。在主区901和副区902之间包括共享薄膜晶体管91(share TFT)，共享薄膜晶体管91包括源极911和漏极912构成的源漏极金属层，源极911、漏极912与有源层913电连接，通电后在源极911和漏极912之间的有源层913上形成沟道。
但在实际生产过程中，由于在掩膜板图案边缘(mask pattern edge)发生衍射导致周边光强不均，从而导致在掩膜制程后的图形与设计图形不同。如图2、图3所示，共享薄膜晶体管91中的源极911和漏极912在使用掩膜板92进行图案化制程后，光线(图3中用箭头表示)会散射，造成源极911和漏极912的顶端为圆弧状，在后续测试中无法精准识别源极911和漏极912的边缘，从而无法抓取及量测源极911和漏极912之间的沟道宽度W值及长度L值，导致无法进行共享薄膜晶体管91的W/L量产监控；并且在后续掩膜板图案生产过程中会进一步增大曝光透光量，导致在沟道范围内的覆盖光阻层的厚度薄，使沟道进一步被蚀刻消退，导致W/L比设计值偏小且源极和漏极走线分布不均，易导致亮度不均(mura)及视角不良，且随着面板尺寸增大以及源漏极金属层的厚度增加，此现象越来越严重。
因此，有必要提供一种新的共享薄膜晶体管及显示面板，以克服现有技术中存在的问题。
发明内容
本发明的目的在于，提供一种共享薄膜晶体管及显示面板，通过在共享薄膜晶体管的源漏极金属层设置蚀刻补偿部，能够有效解决在掩膜制程中导致的成形不良问题，从而有效避免源极和漏极走线分布不均，保证精确抓取及量测源极和漏极之间的沟道尺寸，防止亮度不均及视角不良现象，提高了良品率。
为实现上述目的，本发明提供一种共享薄膜晶体管，包括有源层以及设于所述有源层上的源漏极金属层；所述源漏极金属层设有相对设置源电极和漏电极，所述源电极包括源电极连接部，所述漏电极包括漏电极连接部，所述源电极连接部与所述有源层的一端电连接，所述漏电极连接部与所述有源层的另一端电连接；其中，所述源电极连接部和所述漏电极连接部的端部转角呈直角；在掩膜板图案化蚀刻制程前，所述源电极连接部和所述漏电极连接部的端部转角处还包括蚀刻补偿部，所述蚀刻补偿部呈矩形，相邻两个所述蚀刻补偿部之间设有间隙；在掩膜板图案化蚀刻制程后，所述蚀刻补偿部被蚀刻消除。
进一步地，所述蚀刻补偿部的俯视图呈正方形。
进一步地，所述蚀刻补偿部的边长范围为所述源电极连接部与所述漏电极连接部的间隔距离的1/9-4/9倍。
进一步地，所述蚀刻补偿部的边长范围为所述源电极连接部与所述漏电极连接部的间隔距离的1/3倍。
进一步地，所述蚀刻补偿部的与所述源电极连接部或所述漏电极连接部一体成型。
进一步地，所述蚀刻补偿部的材质与所述源电极或所述漏电极的材质相同。
进一步地，所述蚀刻补偿部的材质包括铜、铝、钼中的一种或几种的堆栈组合。
进一步地，所述有源层包括沟道区以及掺杂区；所述掺杂区设于所述沟道区两侧，所述源电极连接部与所述沟道区一侧的所述掺杂区电连接，所述漏电极连接部与所述沟道区另一侧的所述掺杂区电连接。
进一步地，所述共享薄膜晶体管还包括从下至上依次层叠设置的栅极绝缘层、栅极金属层以及层间绝缘层；具体地讲，所述栅极绝缘层设于所述有源层上；所述栅极金属层设于所述栅极绝缘层上；所述层间绝缘层位于所述栅极金属层上；其中所述源漏极金属层设于所述层间绝缘层上。
为实现上述目的，本发明还提供一种显示面板，包括前文所述的共享薄膜晶体管。
本发明的技术效果在于，提供一种共享薄膜晶体管及显示面板，通过在掩膜板图案化蚀刻制程前，在共享薄膜晶体管的源漏极金属层的源极和漏极端部设置蚀刻补偿部，在掩膜板图案化蚀刻制程后，所述蚀刻补偿部被蚀刻消除，能够有效解决在掩膜制程中导致的成形不良问题，从而有效避免源极和漏极走线分布不均，保证精确抓取及量测源极和漏极之间的沟道尺寸，防止亮度不均及视角不良现象，提高了良品率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种显示面板的平面结构示意图；
图2为图1中所述共享薄膜晶体管的结构示意图；
图3为图1中所述源极或漏极在掩膜制程后的截面结构示意图；
图4为本发明实施例中一种共享薄膜晶体管的在掩膜板图案化蚀刻制程前的平面结构示意图；
图5为图4中所述共享薄膜晶体管的在掩膜板图案化蚀刻制程后的平面结构示意图；
图6为本发明实施例中所述共享薄膜晶体管的截面结构示意图。
附图中部分标识如下：
1、有源层，2、栅极绝缘层，3、栅极金属层，4、层间绝缘层，
5、源漏极金属层，10、共享薄膜晶体管，11、沟道区，12、掺杂区，
20、蚀刻补偿部，21、间隙，51、源电极，52、漏电极，
511、源电极连接部，512、漏电极连接部。
具体实施方式
以下参考说明书附图介绍本发明的优选实施例，用以举例证明本发明可以实施，这些实施例可以向本领域中的技术人员完整介绍本发明的技术内容，使得本发明的技术内容更加清楚和便于理解。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在附图中，为了清楚，层和区域的厚度被夸大。例如，为了便于描述，附图中的元件的厚度和尺寸被任意地示出，因此，所描述的技术范围不由附图限定。
如图4、图5所示，图4为本发明实施例中一种共享薄膜晶体管10的在掩膜板图案化蚀刻制程前的平面结构示意图；图5为图4中所述共享薄膜晶体管10的在掩膜板图案化蚀刻制程后的平面结构示意图。所述共享薄膜晶体管10包括有源层1以及设于所述有源层1上的源漏极金属层5；所述源漏极金属层5设有相对设置源电极51和漏电极52，所述源电极51包括源电极连接部511，所述漏电极52包括漏电极连接部512，所述源电极连接部511与所述有源层1的一端电连接，所述漏电极连接部512与所述有源层1的另一端电连接。
其中，所述源电极连接部511和所述漏电极连接部512的端部转角呈直角；在掩膜板图案化蚀刻制程前，所述源电极连接部511和所述漏电极连接部512的端部转角处还包括蚀刻补偿部20，所述蚀刻补偿部20呈矩形，相邻两个所述蚀刻补偿部20之间设有间隙21，以免相互连接；在掩膜板图案化蚀刻制程后，所述蚀刻补偿部20被蚀刻消除。
可以理解的是，所述蚀刻补偿部20的俯视图呈矩形，即所述蚀刻补偿部20凸出于所述源电极连接部511和所述漏电极连接部512边缘的距离相等，这样同样能够使得所述蚀刻补偿部20在掩膜板图案化蚀刻制程后同时被蚀刻完全消除，这样能够保证所述源电极连接部511和所述漏电极连接部512的端部转角呈直角，有效解决在掩膜制程中导致的成形不良问题，从而有效避免所述源极和所述漏极走线分布不均，保证精确抓取及量测所述源极所述漏极之间的沟道尺寸，防止亮度不均及视角不良现象，提高了良品率。
本实施例中，所述蚀刻补偿部20的俯视图呈正方形，这样所述蚀刻补偿部20的周边的蚀刻消退距离呈正比，使得所述蚀刻补偿部20在掩膜板图案化蚀刻制程后同时被蚀刻完全消除，能够保证所述源电极连接部511和所述漏电极连接部512的端部转角呈直角，并能进一步保证在后续掩膜板图案生产过程中在所述源极所述漏极之间的沟道上覆盖光阻层的厚度均一，不会进一步增大曝光透光量，保证沟道的尺寸。
本实施例中，所述蚀刻补偿部20的边长范围为所述源电极连接部511与所述漏电极连接部512的间隔距离L的1/9-4/9倍。
本实施例中，所述蚀刻补偿部20的边长范围为所述源电极连接部511与所述漏电极连接部512的间隔距离L的1/3倍，即1/3L，这样能够保证所述源电极连接部511与所述漏电极连接部512互不连接。
本实施例中，所述蚀刻补偿部20的与所述源电极连接部511或所述漏电极连接部512一体成型，这样有助于简化制作步骤。
本实施例中，所述蚀刻补偿部20的材质与所述源电极51或所述漏电极52的材质相同，这样有助于简化制作步骤。
本实施例中，所述蚀刻补偿部20的材质包括铜、铝、钼中的一种或几种的堆栈组合。
如图6所示，本实施例中，所述有源层1包括沟道区11以及掺杂区12；所述掺杂区12设于所述沟道区11两侧，所述源电极连接部511与所述沟道区11一侧的所述掺杂区12电连接，所述漏电极连接部512与所述沟道区11另一侧的所述掺杂区12电连接。通过设置所述蚀刻补偿部20保证所述源电极连接部511和所述漏电极连接部512的端部转角呈直角，进而能够保证所述源电极连接部511与所述有源层1连接部在掩膜制程后，其顶端为一平面，从而保证在后续测试中可以精准识别所述源极和所述漏极的边缘，有效抓取及量测源极和漏极之间的沟道宽度W值及长度L值，实现所述共享薄膜晶体管10的W/L量产监控。
如图6所示，本实施例中，所述共享薄膜晶体管10还包括从下至上依次层叠设置的栅极绝缘层2、栅极金属层3以及层间绝缘层4；具体地讲，所述栅极绝缘层2设于所述有源层1上；所述栅极金属层3设于所述栅极绝缘层2上；所述层间绝缘层4位于所述栅极金属层3上；其中所述源漏极金属层5设于所述层间绝缘层4上。
为实现上述目的，本发明还提供一种显示面板，包括前文所述的共享薄膜晶体管10。
本发明的技术效果在于，提供一种共享薄膜晶体管10及显示面板，通过在掩膜板图案化蚀刻制程前，在共享薄膜晶体管10的源漏极金属层5的源极51和漏极52端部设置蚀刻补偿部20，在掩膜板图案化蚀刻制程后，所述蚀刻补偿部20被蚀刻消除，能够有效解决在掩膜制程中导致的成形不良问题，从而有效避免源极51和漏极52走线分布不均，保证精确抓取及量测源极51和漏极52之间的沟道尺寸，防止亮度不均及视角不良现象，提高了良品率。
最后需要说明的是，虽然本说明书中使用相对性的用语，例如“上”、“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种共享薄膜晶体管，其特征在于，包括：
有源层；
源漏极金属层，设于所述有源层上，所述源漏极金属层设有相对设置源电极和漏电极，所述源电极包括源电极连接部，所述漏电极包括漏电极连接部，所述源电极连接部与所述有源层的一端电连接，所述漏电极连接部与所述有源层的另一端电连接；以及
蚀刻补偿部，设于所述源电极连接部和所述漏电极连接部的端部转角处，所述蚀刻补偿部呈矩形，相邻两个所述蚀刻补偿部之间设有间隙；所述蚀刻补偿部能够在掩膜板图案化蚀刻制程后被蚀刻消除；
其中，所述源电极连接部和所述漏电极连接部的端部转角呈直角；所述蚀刻补偿部的俯视图呈正方形，所述蚀刻补偿部与所述源电极连接部或所述漏电极连接部一体成型，所述蚀刻补偿部的边长范围为所述源电极连接部与所述漏电极连接部的间隔距离的1/3倍，以使得在掩膜板图案化蚀刻制程后，所述蚀刻补偿部被蚀刻消除后，形成的所述源电极连接部和所述漏电极连接部的端部转角呈直角。
2.根据权利要求1所述的共享薄膜晶体管，其特征在于，所述蚀刻补偿部的材质与所述源电极或所述漏电极的材质相同。
3.根据权利要求2所述的共享薄膜晶体管，其特征在于，所述蚀刻补偿部的材质包括铜、铝、钼中的一种或几种的堆栈组合。
4.根据权利要求1所述的共享薄膜晶体管，其特征在于，所述有源层包括：
沟道区；以及
掺杂区，设于所述沟道区两侧，所述源电极连接部与所述沟道区一侧的所述掺杂区电连接，所述漏电极连接部与所述沟道区另一侧的所述掺杂区电连接。
5.根据权利要求1所述的共享薄膜晶体管，其特征在于，还包括：
栅极绝缘层，设于所述有源层上；
栅极金属层，设于所述栅极绝缘层上；以及
层间绝缘层，位于所述栅极金属层上；
其中所述源漏极金属层设于所述层间绝缘层上。
6.一种显示面板，包括如权利要求1-5中任一项所述的共享薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911242275.5A CN111081717B (zh) | 2019-12-06 | 2019-12-06 | 共享薄膜晶体管及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911242275.5A CN111081717B (zh) | 2019-12-06 | 2019-12-06 | 共享薄膜晶体管及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111081717A CN111081717A (zh) | 2020-04-28 |
| CN111081717B true CN111081717B (zh) | 2022-10-04 |
Family
ID=70313006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911242275.5A Active CN111081717B (zh) | 2019-12-06 | 2019-12-06 | 共享薄膜晶体管及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081717B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11409170B2 (en) | 2020-05-28 | 2022-08-09 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
| CN111580319B (zh) * | 2020-05-28 | 2021-07-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105807520A (zh) * | 2016-05-20 | 2016-07-27 | 深圳市华星光电技术有限公司 | 3t像素结构及液晶显示装置 |
| CN107817631A (zh) * | 2017-10-26 | 2018-03-20 | 深圳市华星光电技术有限公司 | 一种液晶面板 |
| CN108305833A (zh) * | 2017-12-27 | 2018-07-20 | 厦门市三安集成电路有限公司 | 一种化合物半导体hbt器件的补偿式制作方法 |
| CN109343284A (zh) * | 2018-10-22 | 2019-02-15 | 深圳市华星光电技术有限公司 | 像素结构、阵列基板及显示装置 |
| CN109407430A (zh) * | 2018-12-17 | 2019-03-01 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080030799A (ko) * | 2006-10-02 | 2008-04-07 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
-
2019
- 2019-12-06 CN CN201911242275.5A patent/CN111081717B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105807520A (zh) * | 2016-05-20 | 2016-07-27 | 深圳市华星光电技术有限公司 | 3t像素结构及液晶显示装置 |
| CN107817631A (zh) * | 2017-10-26 | 2018-03-20 | 深圳市华星光电技术有限公司 | 一种液晶面板 |
| CN108305833A (zh) * | 2017-12-27 | 2018-07-20 | 厦门市三安集成电路有限公司 | 一种化合物半导体hbt器件的补偿式制作方法 |
| CN109343284A (zh) * | 2018-10-22 | 2019-02-15 | 深圳市华星光电技术有限公司 | 像素结构、阵列基板及显示装置 |
| CN109407430A (zh) * | 2018-12-17 | 2019-03-01 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111081717A (zh) | 2020-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9671655B2 (en) | Array substrate, manufacture method thereof, and liquid crystal display device | |
| JP6510779B2 (ja) | 薄膜トランジスタ表示板 | |
| KR101253497B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| US7855033B2 (en) | Photo mask and method of fabricating array substrate for liquid crystal display device using the same | |
| US8314914B2 (en) | Liquid crystal display and exposure mask for manufacturing liquid crystal display | |
| KR20100024730A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN111081717B (zh) | 共享薄膜晶体管及显示面板 | |
| TW201426146A (zh) | 陣列基板以及包含該陣列基板之液晶顯示裝置 | |
| KR20150146111A (ko) | 액정 표시 장치 | |
| KR20120107269A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US9465270B2 (en) | Liquid crystal display | |
| JP6881981B2 (ja) | アレイ基板、表示装置及びアレイ基板の製造方法 | |
| KR20070002801A (ko) | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 | |
| WO2015180302A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| TWI486685B (zh) | 液晶顯示面板、薄膜電晶體基板及其製造方法 | |
| US20180024397A1 (en) | Liquid crystal display device and method for manufacturing same | |
| WO2013075591A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2020140294A1 (zh) | 阵列基板及其制作方法和电子装置 | |
| TWI643009B (zh) | 畫素結構以及包含此畫素結構的顯示面板 | |
| TWI460515B (zh) | 一種邊緣電場型液晶顯示器陣列基板及其製造方法 | |
| CN113219749B (zh) | 主动元件阵列基板以及显示面板 | |
| KR100951349B1 (ko) | 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치 | |
| KR100687350B1 (ko) | 울트라 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| KR101557805B1 (ko) | 액정표시장치 | |
| TW201830747A (zh) | 有機薄膜電晶體與顯示裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |