CN111063659B - 一种具有双层结构的无源器件及制作方法 - Google Patents
一种具有双层结构的无源器件及制作方法 Download PDFInfo
- Publication number
- CN111063659B CN111063659B CN201911191053.5A CN201911191053A CN111063659B CN 111063659 B CN111063659 B CN 111063659B CN 201911191053 A CN201911191053 A CN 201911191053A CN 111063659 B CN111063659 B CN 111063659B
- Authority
- CN
- China
- Prior art keywords
- inductor
- resistor
- pier
- passive device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有双层结构的无源器件及制作方法,其中制作方法包括如下步骤:在晶圆上制作电阻;涂布桥墩光阻,在待制作电感的桥墩处进行显影,待制作电感位于电阻的上方,桥墩处与电阻具有间隙;在桥墩处制作桥墩,桥墩用于支撑待制作电感;涂布桥面光阻,对待制作电感处进行显影,桥面光阻定义电感的形状;沉积金属,在待制作电感处形成电感;去除桥墩光阻和桥面光阻,电感以桥墩为支撑点位于电阻的上方。本发明以桥墩为支撑点将电感承载在电阻的上方,从而形成双层结构的无源器件,最多可节约50%的空间,缩小无源器件体积,利于集成化;其次无源器件体积的缩减可节约成本,提高利润率;再者空气的介电常数小,降低了电感处的寄生效应。
Description
技术领域
本发明涉及集成电路中无源器件制作领域,尤其涉及一种具有双层结构的无源器件及制作方法。
背景技术
无源器件主要包括电阻、电容和电感等,它们的共同特点是在电路中无需加电源即可在有信号时进行工作。现有的无源器件采用为单层结构,电阻、电容和电感在同一平面中上并相互作用,电阻、电容和电感分别占据部分空间,结构如图1所示。具有如下缺点:1、采用扁平结构,无源器件空间占比过大,不利于集成化;2、layer较多,不同无源器件需要不同的黄光制程定义图形,导致成本较高。
发明内容
为此,需要提供一种具有双层结构的无源器件及制作方法,解决无源器件空间占用过大的问题。
为实现上述目的,发明人提供了一种具有双层结构的无源器件的制作方法,包括如下步骤:
在晶圆上制作电阻;
涂布桥墩光阻,在待制作电感的桥墩处进行显影,待制作电感位于电阻的上方,桥墩处与电阻具有间隙;
在桥墩处制作桥墩,桥墩用于支撑待制作电感;
涂布桥面光阻,对待制作电感处进行显影,桥面光阻定义电感的形状;
沉积金属,在待制作电感处形成电感;
去除桥墩光阻和桥面光阻,电感以桥墩为支撑点位于电阻的上方。
进一步地,在晶圆上制作电阻后,在涂布桥墩光阻前,还包括如下步骤:
在晶圆上制作下极板;
沉积氮化物,在下极板上形成覆盖下极板的介质层,在电阻上形成钝化层;
在介质层上制作上极板,上极板、介质层和下极板组成电容。
进一步地,在晶圆上制作下极板时,还包括如下步骤:
在晶圆上制作触脚,分别为第一触脚和第二触脚,触脚作为电路的连接点。
进一步地,在晶圆上制作下极板时,还包括步骤:
在晶圆上制作第一接线,第一接线连接电阻和下极板,或者第一接线连接电阻和电阻,或者第一接线连接电阻和第一触脚。
进一步地,在沉积金属,在待制作电感处形成电感时,还包括如下步骤:
在电感和电容之间形成第二接线,第二接线连接电感和电容。
进一步地,还包括如下步骤:
在电感和电容间制作第三接线,第三接线为空气桥结构,第三接线连接电感和第二触脚。
进一步地,所述桥墩的数量为至少2个。
本发明提供了一种具有双层结构的无源器件,所述无源器件由本发明实施例任意一项所述的具有双层结构的无源器件制作方法制得。
本发明提供一种具有双层结构的无源器件,主要包括电阻、桥墩、电感和电容,所述电容自下而上依次为下极板、介质层和上极板,所述下极板通过第一接线与所述电阻连接,所述上极板通过第二接线与所述电感连接,所述电感以所述桥墩为支撑点位于所述电阻的上方,所述桥墩为至少2个。
进一步地,所述无源器件还包括有2个触脚,分别为第一触脚和第二触脚,所述第一触脚连接所述电阻,所述第二触脚连接所述电感。
区别于现有技术,上述技术方案以桥墩为支撑点将电感承载在电阻的上方,从而形成双层结构的无源器件,最多可节约50%的空间,缩小无源器件体积,利于集成化;其次无源器件体积的缩减可节约成本,提高利润率;再者空气的介电常数小,降低了电感处的寄生效应。
附图说明
图1为背景技术所述无源器件的结构示意图;
图2为本发明在晶圆上制作电阻的剖面结构示意图;
图3为本发明在晶圆上制作下极板、第一接线和触脚的剖面结构示意图;
图4为本发明在晶圆上制作介质层和钝化层的剖面结构示意图;
图5为本发明在钝化层上制孔的剖面结构示意图;
图6为本发明在晶圆上制作上极板和第一连接金属的剖面结构示意图;
图7为本发明在晶圆上制作桥墩的剖面结构示意图;
图8为本发明在晶圆上制作电感的剖面结构示意图;
图9为本发明在晶圆上去除桥墩光阻的剖面结构示意图;
图10为本发明在晶圆上去除桥面光阻的剖面结构示意图;
图11为本发明所述具有双层结构的无源器件的结构示意图。
附图标记说明:
1、晶圆;
2、电阻;
3、第一层金属
31、下极板;
32、第一接线;
33、触脚;
331、第一触脚;
332、第二触脚;
4、介质层;
5、钝化层;
6、第二层金属;
61、上极板;
62、第一连接金属;
7、桥墩光阻;
8、桥墩;
81、底结构层;
9、桥面光阻;
10、电感;
101、第二连接金属;
11、第二接线;
12、第三接线。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图2至图11,本实施例提供了一种具有双层结构的无源器件的制作方法,本制作方法可以在半导体器件上进行制作,半导体器件如晶圆1或者芯片等。本文的半导体器件以晶圆1为例,包括如下步骤:制作电阻2;在晶圆1上涂布光阻,图形化光阻,即对待制作电阻2的区域进行曝光和显影,使得待制作电阻2的区域开口。而后可以采用电镀、蒸镀或溅镀的方式镀上金属,金属可以是氮化钽(TaN)合金,氮化钽(TaN)合金具有极低的热电阻系数和良好的热稳定性。镀上金属的同时也可以形成多个电阻2,电阻制作完毕后,金属举离和去胶清洗。
请参阅图3,然后制作下极板31、第一接线32和触脚33,下极板31作为电容的极板一,第一接线32起到连接电容和电阻2的作用;具体工艺为,在晶圆1上涂布光阻,图形化光阻,即对待制作下极板31的区域进行曝光和显影,对待制作第一接线32的区域进行曝光和显影,对待制作触脚33的区域进行曝光和显影,使得待制作下极板31的区域、待制作第一接线32和待制作触脚33的区域开口。而后可以采用电镀、蒸镀或溅镀的方式镀上第一层金属3,在晶圆1上形成下极板31、第一接线32和触脚33,最后金属举离和去胶清洗。触脚33作为电路的连接点,本实施例制作两个触脚33,分别为第一触脚331和第二触脚332,第一触脚331用于和电阻2连接,第二触脚332用于和电感10连接,触脚33的数量根据需求而定。第一接线33连接电阻2和下极板31,第一接线32连接两个电阻2,第一接线32连接电阻2和第一触脚331。
下极板31制作完毕后,即形成了电容的极板一,而后在下极板31上制作覆盖下极板31的介质层4;为了避免下极板31与上极板61之间的电连接,则在制作介质层4时,要在下极板31上制作覆盖下极板31的介质层,从而实现下极板31与上极板61的隔离。请参阅图4,具体工艺为,在晶圆1上沉积绝缘的材料,如氮化物(氮化硅等)或者其他介质材料,在下极板31上的区域形成覆盖下极板31的介质层4,同时也可保留电阻2、第一接线32或者需要保护的部件上绝缘的材料,作为钝化层5,钝化层5可以起到隔离电阻2、第一接线32与电感10之间的接触,或者隔离需要保护部件与其它金属进行接触,当然需要保留金属的区域提前做好光阻的图形化的工作。
介质层4和钝化层5制作完毕后,在钝化层5上制孔;请参阅图5,具体工艺为,在钝化层5上涂布光阻,对光阻进行曝光和显影,使得要制孔的部位开口,而后以光阻为掩模蚀刻钝化层5形成孔,方便后续在孔的区域上保留沉积的金属作为连接金属。因为制程的过程中各个部分的高度在发生变化,导致需要彼此连接的两个部分之间具有高低差,连接金属一方面起到弥补高低差的作用,另一方面还可以连接需要接连的两部分。或者在沉积金属的过程中,可以直接保留需要弥补高低差的部位上的金属,作为连接金属,当然提前做好图形化光阻的准备。
然后在介质层4上制作上极板61,即作为电容的极板二;请参阅图6,具体工艺为,在晶圆1上涂布光阻,图形化光阻,即对介质层4上的区域进行曝光和显影,使得要制作上极板61的区域开口。而后可以采用电镀、蒸镀或溅镀的方式镀上第二层金属6,第二层金属6可以是铂(Pt)/钛(Ti)/金(Au)中的一种或多种,在介质层4上的区域形成上极板61,最后金属举离和去胶清洗。上极板61、介质层4和下极板31组成无源器件中的电容。同时,可以保留触脚上的第二层金属6作为第一连接金属62,连接金属62的区域提前做好图形化的工作。
电阻2和电容已经在晶圆1上占据了一定的空间,如果再制作扁平结构的电感10,会导致无源器件的空间占比过大,不利于集成化。于是将电感10设置在电阻2的上方,并设置桥墩8来支撑电感,以此来节省空间。制作电感10的过程中需要先进行桥墩8的制作;请参阅图7,具体工艺为,在晶圆1上涂布桥墩光阻7,图形化桥墩光阻7,即对桥墩8处进行曝光和显影,使得要制作桥墩8处进行开口。这里要说的是,桥墩8处为晶圆1表面无金属的地方,如电阻2、下极板31和第一接线32等,桥墩8处可以为至少两个,多个桥墩8方便后续更好地支撑电感8。而后可以采用电镀、蒸镀或溅镀的方式镀上金属,在桥墩8处形成桥墩8,桥墩8用于支撑待制作电感10。还可以保留桥墩8上、桥墩8和桥墩8之间的部分金属,作为底结构层81支撑电感10。
桥墩8制作后进行电感10的制作;请参阅图8、图9和图10,具体工艺为,在桥墩光阻7上涂布一层桥面光阻9,对待制作电感10处进行曝光和显影,使桥面光阻9定义出待制作电感10的形状,形状可以是如图11所示的连续接连的矩形结构、圆形等,而后采用电镀的方式镀上金(Au)金属,在待制作电感10处形成电感10,电感10以桥墩8为支撑点位于电阻2的上方。同时,可以保留电容(上极板61)和触脚33上的金(Au)金属,作为第二连接金属101,第二连接金属101提高了电容、触脚33的高度,使其与电感之间具有一致的高度差;保留部分金属,并在电容和触脚33之间形成第二接线11,第二接线11连接电容和电感10。最后金属举离、去除桥墩光阻7和去除桥面光阻9,得到的结构如图10所示。
最后,制作第三接线12,第三接线12为空气桥结构,第三接线12连接电感10和第二触脚332;请参阅图11,具体工艺为,涂布第一光阻,第一光阻定义空气桥的接线桥墩形状,图形化第一光阻,即对第三接线12的接线桥墩处进行曝光与显影,显影后镀上金属到接线桥墩处作为桥墩,而后涂布第二光阻,第二光阻定义空气桥的桥面形状,接着对第二光阻也进行曝光和显影,最后镀上金(Au)金属到接线桥墩及桥面处,形成第三接线12,金属举离、去除第一光阻和第二光阻。因为电感10的结构是螺旋的走线,所以第三接线12的空气桥可以是连续的空气桥跨越电感的线圈,第三接线12的桥墩处可以设置在相邻两道电感10线圈之间无金属的地方,即第三接线12的接线桥墩不与电阻2、电感10、第二接线11连接,第三接线12的一端连接电感10,第三接线12的另一端连接第二触脚332。
在某些实施例中,还可以采用溅镀的方式镀上钛钨合金(TiW)、金(Au+)中的一种或多种作为电感10和第二接线11、第三接线12的材料。
以空气桥类似的技术将电感10支撑在电阻2的上方,从而形成双层结构的无源器件,最多可节约50%的空间,缩小无源器件体积,利于集成化;其次无源器件体积的缩减可节约成本,提高利润率;再者空气的介电常数小,降低了电感处的寄生效应;无源器件中各个制作步骤均可在制作有源器件时一并进行,增加制程的灵活性,也有效地控制成本。
本发明提供了一种具有双层结构的无源器件,所述无源器件由本实施例所述任意一项具有双层结构的无源器件的制作方法制得。
本发明提供了一种具有双层结构的无源器件,请参阅图2至图6、图10至图11,主要包括:设置在晶圆上的电阻2、桥墩8、电感10和电容,所述电容自下而上依次为下极板31、介质层4和上极板61,所述下极板31通过第一接线32与所述电阻2连接,所述上极板61通过第二接线11与所述电感10连接,介质层如氮化物(氮化硅等)或者其他介质材料,介质层覆盖下极板31,介质层隔离上极板31和下极板61之间的电连接。
请参阅图11,所述电阻2的材料可以是氮化钽(TaN)合金,氮化钽(TaN)合金具有极低的热电阻系数和良好的热稳定性,并且设置有多个电阻2。所述电感10以所述桥墩8为支撑点位于所述电阻2的上方,所述电感10为金(Au)金属。起到支撑作用的所述桥墩8为至少2个,所述桥墩8与所述电阻2、所述电容具有间隙。从而形成双层结构的无源器件,最多可节约50%的空间,缩小无源器件体积,利于集成化;其次无源器件体积的缩减可节约成本,提高利润率;再者空气的介电常数小,降低了电感10处的寄生效应。
请参阅图4,在电阻2、第一接线32上设置有钝化层5,钝化层5如氮化物(氮化硅等)或者其他介质材料,覆盖在电阻上的钝化层5可以起到隔离电阻2和电感。
请参阅图11,所述无源器件还包括有2个触脚33,所述第一触脚331与所述电阻2通过第一接线32相连接,所述第二触脚332通过所述第三接线12与所述电感10相连接。因为所述电感10是连续接连的矩形结构,所以所述第三接线12可以是多个连续接连的空气桥,所述第三接线12的接线桥墩处可以设置在两道所述电感10线圈之间无金属的地方,所述第三接线12的接线桥墩不与所述电阻2、所述电感10和所述第二接线11连接,所述第三接线12的一端连接所述电感10,所述第三接线12的另一端连接所述第二触脚332。
其中,所述第二接线11、所述第三接线12的材料可以为金(Au)金属,在某些实施例中,所述电感、所述第二接线11、所述第三接线12的材料可以为钛钨合金(TiW)、金(Au+)中的一种或多种。
请参阅图6、图8和图10,在触脚33、电容上设置有连接金属,因为制程的过程中各个部分的高度在发生变化,导致需要彼此连接的两个部分之间具有高低差,连接金属一方面起到弥补高低差的作用,另一方面还可以连接需要接连的两部分。在各个需要进行弥补高低差和实现连接的部件上都可以设置有连接金属。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本发明的专利保护范围。因此,基于本发明的创新理念,对本文所述实施例进行的变更和修改,或利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本发明的专利保护范围之内。
Claims (10)
1.一种具有双层结构的无源器件的制作方法,其特征在于,包括如下步骤:
在晶圆上制作电阻,电阻上设置有钝化层;
涂布桥墩光阻,在待制作电感的桥墩处进行显影,待制作电感位于电阻的上方,桥墩处与电阻具有间隙,桥墩处与钝化层具有间隙;
在桥墩处制作桥墩,桥墩用于支撑待制作电感;
涂布桥面光阻,对待制作电感处进行显影,桥面光阻定义电感的形状;
沉积金属,在待制作电感处形成电感;
去除桥墩光阻和桥面光阻,电感以桥墩为支撑点位于电阻的上方。
2.根据权利要求1所述的一种具有双层结构的无源器件的制作方法,其特征在于,在晶圆上制作电阻后,在涂布桥墩光阻前,还包括如下步骤:
在晶圆上制作下极板;
沉积氮化物,在下极板上形成覆盖下极板的介质层,在电阻上形成钝化层;
在介质层上制作上极板,上极板、介质层和下极板组成电容。
3.根据权利要求2所述的一种具有双层结构的无源器件的制作方法,其特征在于,在晶圆上制作下极板时,还包括如下步骤:
在晶圆上制作触脚,分别为第一触脚和第二触脚,触脚作为电路的连接点。
4.根据权利要求3所述的一种具有双层结构的无源器件的制作方法,其特征在于,在晶圆上制作下极板时,还包括步骤:
在晶圆上制作第一接线,第一接线连接电阻和下极板,或者第一接线连接电阻和电阻,或者第一接线连接电阻和第一触脚。
5.根据权利要求3所述的一种具有双层结构的无源器件的制作方法,其特征在于,在沉积金属,在待制作电感处形成电感时,还包括如下步骤:
在电感和电容之间形成第二接线,第二接线连接电感和电容。
6.根据权利要求3所述的一种具有双层结构的无源器件的制作方法,其特征在于,还包括如下步骤:
在电感和电容间制作第三接线,第三接线为空气桥结构,第三接线连接电感和第二触脚。
7.根据权利要求1所述的一种具有双层结构的无源器件的制作方法,其特征在于,所述桥墩的数量为至少2个。
8.一种具有双层结构的无源器件,其特征在于,所述无源器件由权利要求1至7任意一项所述的具有双层结构的无源器件制作方法制得。
9.一种具有双层结构的无源器件,其特征在于,主要包括电阻、桥墩、电感和电容,所述电容自下而上依次为下极板、介质层和上极板,所述下极板通过第一接线与所述电阻连接,所述上极板通过第二接线与所述电感连接,所述电感以所述桥墩为支撑点位于所述电阻的上方,所述桥墩为至少2个。
10.根据权利要求9所述的一种具有双层结构的无源器件,其特征在于,所述无源器件还包括有2个触脚,分别为第一触脚和第二触脚,所述第一触脚连接所述电阻,所述第二触脚连接所述电感。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911191053.5A CN111063659B (zh) | 2019-11-28 | 2019-11-28 | 一种具有双层结构的无源器件及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911191053.5A CN111063659B (zh) | 2019-11-28 | 2019-11-28 | 一种具有双层结构的无源器件及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111063659A CN111063659A (zh) | 2020-04-24 |
CN111063659B true CN111063659B (zh) | 2022-08-19 |
Family
ID=70299125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911191053.5A Active CN111063659B (zh) | 2019-11-28 | 2019-11-28 | 一种具有双层结构的无源器件及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111063659B (zh) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152133A (ja) * | 1991-11-26 | 1993-06-18 | Matsushita Electric Ind Co Ltd | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 |
US7402897B2 (en) * | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
TW564543B (en) * | 2002-10-04 | 2003-12-01 | Shanghai Grace Semiconductor | Method to form high-frequency IC interconnection and inductor coil device |
JP3819851B2 (ja) * | 2003-01-29 | 2006-09-13 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
CN1635637A (zh) * | 2003-12-29 | 2005-07-06 | 北京大学 | 立体集成电感及其制造方法 |
TWI420988B (zh) * | 2009-10-14 | 2013-12-21 | Wintec Ind Inc | 垂直結構被動元件的裝置和方法 |
JP2011114059A (ja) * | 2009-11-25 | 2011-06-09 | Toshiba Corp | スパイラルインダクタおよびスパイラルインダクタの製造方法 |
CN102087995A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 集成电路电感及其制作方法 |
CN101924101B (zh) * | 2010-08-06 | 2013-09-11 | 锐迪科科技有限公司 | 半导体无源器件的结构的制作方法 |
CN102569032B (zh) * | 2012-01-16 | 2014-05-28 | 中国科学院上海微***与信息技术研究所 | 多层金属化薄膜叠加制作电感元件的方法 |
JPWO2014184988A1 (ja) * | 2013-05-16 | 2017-02-23 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
CN104576764A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种集成无源器件及其制造方法 |
CN205944089U (zh) * | 2016-08-26 | 2017-02-08 | 成都海威华芯科技有限公司 | 一种无源单片高q电感的隔离层结构 |
CN106744661B (zh) * | 2016-12-27 | 2018-07-06 | 成都海威华芯科技有限公司 | 一种无源器件高品质因素电感制作方法 |
CN106876378A (zh) * | 2017-01-24 | 2017-06-20 | 中国电子科技集团公司第五十五研究所 | 一种多层薄膜集成无源器件及其制造方法 |
CN110277376B (zh) * | 2019-05-07 | 2020-12-11 | 福建省福联集成电路有限公司 | 一种空气桥集成电感及其制作方法 |
-
2019
- 2019-11-28 CN CN201911191053.5A patent/CN111063659B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111063659A (zh) | 2020-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7068138B2 (en) | High Q factor integrated circuit inductor | |
US5788854A (en) | Methods for fabrication of thin film inductors, inductor networks, inductor/capactor filters, and integration with other passive and active devices, and the resultant devices | |
JP4937495B2 (ja) | キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法 | |
US5478773A (en) | Method of making an electronic device having an integrated inductor | |
US20150340422A1 (en) | Method of manufacturing a micro-fabricated wafer level integrated inductor or transformer for high frequency switch mode power supplies | |
KR100438160B1 (ko) | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 | |
JPS5837992B2 (ja) | 半導体装置の製造方法 | |
JPH0513418A (ja) | 半導体装置およびその製造方法 | |
US20080023791A1 (en) | High performance integrated inductor | |
TWI290726B (en) | Method of manufacturing passive devices on a semiconductor substrate | |
CN111063659B (zh) | 一种具有双层结构的无源器件及制作方法 | |
JP5709434B2 (ja) | 電子装置とその製造方法 | |
JP2002100533A (ja) | キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板 | |
US20050056939A1 (en) | Thin-film capacitor and method of producing the capacitor | |
JP4872341B2 (ja) | 集積化インダクタおよびその製造方法 | |
JP3967964B2 (ja) | 薄膜電子部品 | |
US20090243088A1 (en) | Multiple Layer Metal Integrated Circuits and Method for Fabricating Same | |
KR100987185B1 (ko) | 유전체 코어를 갖는 수동소자 제조방법 | |
JP2514744B2 (ja) | 半導体装置の製造方法 | |
US10872869B2 (en) | Semiconductor devices and methods of manufacturing the same | |
US11538751B2 (en) | Inductor capacitor filter in far back end of line and integration schemes | |
TWI452673B (zh) | 電子裝置及其製造方法 | |
JP4644949B2 (ja) | 半導体装置及びそのスパイラルインダクタ製造方法 | |
KR20070077671A (ko) | 반도체 소자의 제조 방법 | |
JPH04171845A (ja) | 配線構造およびその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |