CN111060232A - 一种压电执行器输出力的自感知方法 - Google Patents

Abstract

本发明公开了一种压电执行器输出力的自感知方法，包括用于获得压电执行器晶片表面电荷的积分器，积分器包括运算放大器和积分电容，压电执行器输出力的自感知表达式为：

式中，F_est为压电执行器的自感知力，C、u_out分别为积分器的积分电容、输出电压，α为电荷‑位移系数，R_P为压电执行器的绝缘电阻，u为施加在压电执行器上的驱动电压，Q_DA为压电执行器晶片的介电吸收电荷，i_BIAS为运算放大器的偏置电流。本发明无需给积分器中的反馈电容并联电阻，就能消除压电执行器中晶片的漏电阻对自感知精度的影响；并且，补偿了压电执行器中晶片的介电吸收及构成积分器的运算放大器的偏置电流，能进一步提高压电执行器输出力的自感知精度。

Description

一种压电执行器输出力的自感知方法

技术领域

本发明属于精密驱动技术领域，涉及精密驱动***中的压电执行器，特别涉及一种压电执行器输出力的自感知方法。

背景技术

压电执行器是一种能够产生纳米级运动精度与分辨率的致动器。相对于电磁式、磁致伸缩式、静电式、电热式、形状记忆合金式等其他形式的执行器，压电执行器具有体积小、刚度高、响应快、输出力大、位移分辨率高、不发热、无噪声等优点，因此被广泛应用于精密驱动***中。如，采用叠堆式压电执行器(由多层压电陶瓷晶片机械上串联、电学上并联构成)来驱动柔性铰链机构式刀架，进而构成快速伺服刀具***，在超精密加工中实现微进给；采用叠堆式压电执行器驱动柔性铰链机构式钳体以及采用悬臂梁式压电执行器(由单层压电陶瓷晶片与黄青铜或铍青铜粘接而成，即单晶片式压电执行器；或由两层压电陶瓷晶片分别与黄青铜或铍青铜的两表面粘接而成，即双晶片式压电执行器)作为钳指，进而构成压电微夹钳，在MEMS微装配中对微轴、微齿轮等微零件以及微马达、微泵等微部件进行拾取、搬运、装配等，以及在生物医学工程中用于捕捉和释放细胞等微操作。

在上述这些精密驱动***中，需要感知微动机构输出力的大小。如，在采用快速伺服刀架进行超精密加工时，往往需要感知刀架的进给力，以保证进给力大小合适，进而保证加工精度及加工质量；在微装配与微操作手工作过程中，需要感知微夹钳钳指的输出力，以便于对其控制，使其大小合适，否则，输出力太小，微对象将会脱落，而输出力太大，则将会使微对象受到损害。

目前大都采用精密传感器(如电阻应变片、电感式传感器、电容式传感器)来感知精密驱动***中微动机构输出力的大小。这些精密传感器价格昂贵，提高了微定位***的成本；另外，在微装配与微操作等纳米定位***中，受空间限制，往往无法安装传感器，这就增加了***的设计难度。为降低微定位***的成本及设计难度，目前也有采用自感知(即省掉精密传感器)的方法来获得压电执行器输出力的信息的，主要有电桥法和积分器法。

电桥法的原理是将压电执行器作为一个桥臂，同其他三个桥臂——参考电容、串联阻抗一同构成电桥，驱动电压未作用于压电执行器时电桥平衡，在驱动电压作用下，电桥便输出电压(即感知电压)，该电压同压电执行器的驱动电压成比例关系，由于压电执行器的输出力也同驱动电压成比例关系，于是便可用感知电压来反映压电执行器的输出力。电桥法的实现原理及电路构成简单，但存在以下不足：仅适用于动态驱动情况，而不适用于静态或低频驱动情况，这是因为：压电陶瓷晶片并非理想的绝缘体，而是存在一定的漏电阻，在工作过程中会产生漏电流，静态或低频情况下漏电流会破坏电桥的平衡，而电桥的平衡被破坏时，会使***的稳定性变差；同驱动电压相比，感知电压很小。

积分器法的原理是构成压电执行器的压电陶瓷晶片在驱动电压作用下，输出力的同时发生电极化，进而在晶片表面产生同驱动电压成比例关系的电荷，由于压电执行器的输出力也同驱动电压成比例关系，进而压电执行器的输出力也同晶片表面电荷成比例关系，但晶片表面电荷无法直接获得，需通过积分器(即积分电路)来获得，积分电路的输出电压便可反映压电执行器的输出力。积分器法的实现原理及电路构成也较简单，反映晶片表面电荷的积分电路输出电压(即感知电压)远大于电桥法的感知电压，且不仅适用于静态或低频驱动情况，也适用于动态驱动情况。可见，积分器法比电桥法更具有优势。但目前的积分器法(如专利ZL201510515293.1所公开的积分器法)还存在以下不足：

1)为消除压电陶瓷晶片的漏电阻所产生的漏电流对自感知精度的影响，给积分器中反馈电容的两端并联电阻，以满足C_P×R_P＝C×R(该式为消除晶片漏电流的平衡条件，C_P、R_P分别为压电执行器中晶片的电容、漏电阻，C、R分别为积分器的反馈电容、反馈电阻)，由于压电执行器中晶片的漏电阻R_P往往达到10¹⁰Ω以上，从而使积分器的反馈电阻R要达到10⁷Ω以上，这么高阻值的电阻很难购买到，往往需要通过多个串联来实现；并且，由于压电执行器中晶片的漏电阻R_P易受环境温度、湿度的影响而变化，从而为满足C_P×R_P＝C×R，积分器的反馈电阻R也要经常调节，这就使得积分器法实现起来比较困难，调节过程繁琐。

2)忽略了压电执行器中晶片在电压作用下所产生的介电吸收。但实际上，压电陶瓷晶片在电压作用下会产生介电吸收，从而在晶片表面产生电荷，该电荷并不会使压电执行器产生输出力，但会使构成积分器的运算放大器产生输出电压，进而降低压电执行器输出力的自感知精度。

3)忽略了构成积分器的运算放大器的偏置电流。但实际上，任何运算放大器都存在偏置电流，该偏置电流会引起积分器的输出，进而降低压电执行器输出力的自感知精度。

发明内容

本发明所要解决的技术问题是提供一种在消除压电执行器中晶片漏电阻所产生的漏电流对自感知精度的影响时，无需给积分器中的反馈电容并联电阻，且在考虑压电执行器中晶片在电压作用下所产生的介电吸收以及构成积分器的运算放大器的偏置电流的基础上，来提高自感知精度的压电执行器输出力的自感知方法。

本发明解决上述技术问题所采用的技术方案为：一种压电执行器输出力的自感知方法，该方法是，压电执行器在驱动电压u作用下会发生变形，当其输出端被完全受约束住时，该变形就转化为压电执行器的输出力F(如图1、图2所示)，压电执行器在驱动电压作用下输出力的同时其晶片还会发生电极化，从而在晶片表面产生电荷Q(如图1、图2所示)，该电荷Q中包含了压电执行器输出力F的信息，如果能够确定Q与F之间的关系，并且能够获得Q，便可获得F。

Q与F、u之间的关系，可通过第一类压电基本方程来获得。根据第一类压电基本方程，Q与F、u之间的关系可表示为：

Q＝αF+C_pu (1)

式中，α为电荷-力系数，C_p为压电执行器的电容。

由式(1)可知，压电执行器的晶片表面电荷中包含了压电执行器输出力的信息，由于压电执行器的驱动电压已知，故只要获得压电执行器的晶片表面电荷，便可获得压电执行器的输出力，进而便可省掉外部力传感器，实现压电执行器输出力的自感知。

压电执行器的晶片表面电荷Q可通过对流过晶片的电流进行积分来获取，图3给出了获取压电执行器晶片表面电荷的积分电路(即积分器)。在图3中，积分器包括运算放大器A、积分电容C，其作用为对流过压电执行器的电流进行积分；放电回路包括开关K、限流电阻R_k，其作用为在每次驱动压电执行器前对积分电容C进行放电，以保证C上的电荷为零。

在图3中，压电执行器的正极接电源的正极(电源的负极接地)，压电执行器的负极接运算放大器A的反向端(运算放大器A的同向端接地)；积分电容C一端接运算放大器A的反向端，另一端接运算放大器A的输出端；开关K、限流电阻R_k串联后一端接运算放大器A的反向端，另一端接运算放大器A的输出端。

在图3中，运算放大器A的输出电压u_out可表示为：

式中，C为积分器中的积分电容，Q_C为积分电容上的电荷，i为流过积分电容C及压电执行器PA的电流。

将式(1)代入式(2)，可得：

由式(3)可知，运算放大器A的输出电压u_out能反映压电执行器的输出力。因此，只要能准确获得u_out，就能实现压电执行器输出力的精密自感知。为此，就需要考虑影响运算放大器输出电压u_out精度的因素。这些因素主要有以下三方面：

1)压电执行器并非理想的绝缘体，其绝缘电阻(它与压电执行器的等效电容为并联关系)不是无穷大，在电压作用下会产生漏电流，该漏电流也会使运算放大器产生输出电压；

2)压电陶瓷材料具有介电吸收特性，会使压电执行器晶片表面产生电荷，该电荷也会使运算放大器产生输出电压；

3)运算放大器存在偏置电流，该偏置电流也会使运算放大器产生输出电压。

考虑上述三种因素，运算放大器的输出电压u_out可表示为：

式(4)中等号右边的后三项即分别为由压电执行器漏电流、晶片表面介电吸收电荷、运算放大器偏置电流所引起的运算放大器的输出电压。其中，R_P为压电执行器的绝缘电阻，Q_DA为压电执行器晶片的介电吸收电荷，i_BIAS为运算放大器的偏置电流。

根据式(4)，可得压电执行器输出力的自感知表达式为：

式中，F_est为压电执行器的自感知力。

由式(5)可知，只要辨识出α、R_P、Q_DA、i_BIAS，便可实现压电执行器输出力的自感知。α、R_P、Q_DA、i_BIAS的辨识过程如下。

1)运算放大器偏置电流i_BIAS的辨识由于运算放大器的偏置电流与运算放大器本身有关，而与压电执行器的驱动电压u无关，故在辨识运算放大器的偏置电流i_BIAS时，在不给压电执行器施加驱动电压(即u＝0)的情况下，采集运算放大器的输出电压u_out。由于压电执行器的驱动电压为零，故其输出力F、漏电流u/R_P、介电吸收电荷Q_DA均为零，进而根据式(4)，运算放大器的输出电压u_out可表示为：

对式(6)两边同时求导数，可得：

由(7)可知，只要采集到无驱动电压下运算放大器的输出电压u_out，便可辨识出i_BIAS。由于i_BIAS是u_out的斜率，故为i_BIAS的辨识结果准确，需要对u_out进行连续几十秒的采集。

2)压电执行器绝缘阻R_P的辨识

在辨识压电执行器的绝缘电阻R_P时，在空载(即压电执行器不受约束，F＝0)下给压电执行器施加恒定的驱动电压u，在驱动电压作用几百秒后(以消除运算放大器输出电压u_out的漂移)，采集运算放大器的输出电压u_out。由于电介质的介电吸收仅与瞬时充放电过程有关，故此时Q_DA为零，进而根据式(4)，运算放大器的输出电压u_out可表示为：

对式(8)两边同时求导数，由于压电执行器的输出力F为常值，故其导数为零，于是可得：

进而，可得压电执行器的绝缘电阻为：

由于运算放大器的偏置电流i_BIAS已被辨识出，故由式(10)就能辨识出压电执行器的绝缘电阻R_P。可见，只要采集到恒定驱动电压下运算放大器的输出电压u_out，便可辨识出压电执行器的绝缘电阻R_P。

3)电荷-力系数α的辨识由式(1)可知，电荷-力系数α为外力F作用下压电执行器的晶片表面电荷与该力之比，而压电执行器的晶片表面电荷又与积分器中积分电容C上的电荷Q_C(即Cu_out)相同，进而根据式(3)，电荷-力系数α可表示为：

于是，在辨识电荷-力系数α时，在u＝0(即不给压电执行器施加驱动电压)的情况下，给压电执行器施加动态标准力(如通过砝码施加阶跃力或通过激振器施加正弦波作用力，之所以施加动态力，是因为压电陶瓷存在漏电阻，静态情况下其表面电荷会很快泄漏掉)，同时采集运算放大器的输出电压u_out，进而根据式(11)，便可辨识出电荷-力系数α。在式(11)中，u_out、F取各自的幅值即可。

4)晶片表面介电吸收电荷Q_DA的辨识由式(2)可知：

Q_C＝Q (12)

根据式(5)，可得式(12)中的Q_C为：

Q_C＝αF_est (13)

式中，F_est可根据已辨识出的参数求出。

而式(12)中的Q则为外力作用下压电执行器的晶片表面电荷(即αF)与介电吸收电荷Q_DA之和，即：

Q＝αF+Q_DA (14)

进而可得：

Q_DA＝α(F_est-F)＝αΔF_est (15)

电介质的介电吸收Q_DA在量值上可用αΔF_est与u之间的一阶传递函数来表示，即：

式中，k为静态灵敏度，τ为时间常数。

式(16)可进一步表示为：

式中，Q^* _DA(s)＝Q_DA(s)/α，k^*＝k/α。

由式(17)可知，只要辨识出了k^*、τ，就可辨识出Q^* _DA(s)，进而就可辨识出时域Q_DA。在辨识k^*、τ时，在u＝0(即不给压电执行器施加驱动电压)的情况下，通过砝码给压电执行器施加阶跃力F，同时采集运算放大器的输出电压u_out，根据已辨识出的参数求出F_est，进而求出F_est与F之差ΔF_est，画出ΔF_est随时间变化的曲线(即砝码作用下的ΔF_est响应曲线)，ΔF_est的稳态值与砝码所产生力的稳态值之比即为k^*，ΔF_est达到稳态值63.2％所对应的时间即为τ。在辨识出Q^* _DA(s)后，对其进行拉氏反变换，即可求得Q^* _DA(s)的时域响应Q^* _DA，进而就可求得Q_DA。

与现有技术相比，本发明的优点是：

1)在消除压电执行器中晶片漏电阻所产生的漏电流对自感知精度的影响时，不是通过给积分器中反馈电容的两端并联电阻的方式(即无需满足消除晶片漏电流的平衡条件)，而是在积分器的输出电压中，减掉由晶片漏电流所引起的输出部分，从而在提高电执行器输出力自感知精度的情况下，使得积分器法易于实现，且免去了反复调节平衡的过程；

2)考虑了压电执行器中晶片在电压作用下所产生的介电吸收，进而在积分器的输出电压中，减掉了由介电吸收所引起的输出部分，提高了电执行器输出力的自感知精度；

3)考虑了构成积分器的运算放大器的偏置电流，进而在积分器的输出电压中，减掉了由运算放大器偏置电流所引起的输出部分，进一步提高了压电执行器输出力的自感知精度。

附图说明

图1是叠堆式压电执行器在电压作用下产生力与电荷的示意图；

图2是双晶片式压电执行器在电压作用下产生力与电荷的示意图；

图3是压电执行器与自感知电路的连接示意图；

图4是叠堆式压电执行器与自感知电路的连接示意图；

图5是双晶片式压电执行器与自感知电路的连接示意图。

具体实施方式

以下结合附图对本发明的实施例作进一步详细描述。

实施例一，如图1和图4所示，一种压电执行器输出力的自感知方法，该方法是，叠堆式压电执行器在驱动电压u作用下会发生变形，当其输出端被完全受约束住时，该变形就转化为叠堆式压电执行器的输出力F(如图1所示)，叠堆式压电执行器在驱动电压作用下输出力的同时其晶片还会发生电极化，从而在晶片表面产生电荷Q(如图1所示)，该电荷Q中包含了叠堆式压电执行器输出力F的信息，如果能够确定Q与F之间的关系，并且能够获得Q，便可获得F。

Q与F、u之间的关系，可通过第一类压电基本方程来获得。根据第一类压电基本方程，Q与F、u之间的关系可表示为：

Q＝αF+C_pu (1)

式中，α为电荷-力系数，C_p为压电执行器的电容。

由式(1)可知，叠堆式压电执行器的晶片表面电荷中包含了叠堆式压电执行器输出力的信息，由于叠堆式压电执行器的驱动电压已知，故只要获得叠堆式压电执行器的晶片表面电荷，便可获得叠堆式压电执行器的输出力，进而便可省掉外部力传感器，实现叠堆式压电执行器输出力的自感知。

叠堆式压电执行器的晶片表面电荷Q可通过对流过晶片的电流进行积分来获取，图4给出了获取叠堆式压电执行器晶片表面电荷的积分电路(即积分器)。在图4中，积分器包括运算放大器A、积分电容C，其作用为对流过叠堆式压电执行器的电流进行积分；放电回路包括开关K、限流电阻R_k，其作用为在每次驱动叠堆式压电执行器前对积分电容C进行放电，以保证C上的电荷为零。

在图4中，叠堆式压电执行器的正极接电源的正极(电源的负极接地)，叠堆式压电执行器的负极接运算放大器A的反向端(运算放大器A的同向端接地)；积分电容C一端接运算放大器A的反向端，另一端接运算放大器A的输出端；开关K、限流电阻R_k串联后一端接运算放大器A的反向端，另一端接运算放大器A的输出端。

在图4中，运算放大器A的输出电压u_out可表示为：

式中，C为积分器中的积分电容，Q_C为积分电容上的电荷，i为流过积分电容C及叠堆式压电执行器PA的电流。

将式(1)代入式(2)，可得：

由式(3)可知，运算放大器A的输出电压u_out能反映叠堆式压电执行器的输出力。因此，只要能准确获得u_out，就能实现叠堆式压电执行器输出力的精密自感知。为此，就需要考虑影响运算放大器输出电压u_out精度的因素。这些因素主要有以下三方面：

1)叠堆式压电执行器并非理想的绝缘体，其绝缘电阻(它与压电执行器的等效电容为并联关系)不是无穷大，在电压作用下会产生漏电流，该漏电流也会使运算放大器产生输出电压；

2)压电陶瓷材料具有介电吸收特性，会使叠堆式压电执行器晶片表面产生电荷，该电荷也会使运算放大器产生输出电压；

3)运算放大器存在偏置电流，该偏置电流也会使运算放大器产生输出电压。

考虑上述三种因素，运算放大器的输出电压u_out可表示为：

式(4)中等号右边的后三项即分别为由叠堆式压电执行器漏电流、晶片表面介电吸收电荷、运算放大器偏置电流所引起的运算放大器的输出电压。其中，R_P为叠堆式压电执行器的绝缘电阻，Q_DA为叠堆式压电执行器晶片的介电吸收电荷，i_BIAS为运算放大器的偏置电流。

根据式(4)，可得叠堆式压电执行器输出力的自感知表达式为：

式中，F_est为叠堆式压电执行器的自感知力。

由式(5)可知，只要辨识出α、R_P、Q_DA、i_BIAS，便可实现叠堆式压电执行器输出力的自感知。α、R_P、Q_DA、i_BIAS的辨识过程如下。

1)运算放大器偏置电流i_BIAS的辨识由于运算放大器的偏置电流与运算放大器本身有关，而与叠堆式压电执行器的驱动电压u无关，故在辨识运算放大器的偏置电流i_BIAS时，在不给叠堆式压电执行器施加驱动电压(即u＝0)的情况下，采集运算放大器的输出电压u_out。由于叠堆式压电执行器的驱动电压为零，故其输出力F、漏电流u/R_P、介电吸收电荷Q_DA均为零，进而根据式(4)，运算放大器的输出电压u_out可表示为：

对式(6)两边同时求导数，可得：

由(7)可知，只要采集到无驱动电压下运算放大器的输出电压u_out，便可辨识出i_BIAS。由于i_BIAS是u_out的斜率，故为i_BIAS的辨识结果准确，需要对u_out进行连续几十秒的采集。

2)压电执行器绝缘阻R_P的辨识

在辨识叠堆式压电执行器的绝缘电阻R_P时，在空载(即叠堆式压电执行器不受约束，F＝0)下给叠堆式压电执行器施加恒定的驱动电压u，在驱动电压作用几百秒后(以消除运算放大器输出电压u_out的漂移)，采集运算放大器的输出电压u_out。由于电介质的介电吸收仅与瞬时充放电过程有关，故此时Q_DA为零，进而根据式(4)，运算放大器的输出电压u_out可表示为：

对式(8)两边同时求导数，由于叠堆式压电执行器的输出力F为常值，故其导数为零，于是可得：

进而，可得叠堆式压电执行器的绝缘电阻为：

由于运算放大器的偏置电流i_BIAS已被辨识出，故由式(10)就能辨识出叠堆式压电执行器的绝缘电阻R_P。可见，只要采集到恒定驱动电压下运算放大器的输出电压u_out，便可辨识出叠堆式压电执行器的绝缘电阻R_P。

3)电荷-力系数α的辨识由式(1)可知，电荷-力系数α为外力F作用下叠堆式压电执行器的晶片表面电荷与该力之比，而叠堆式压电执行器的晶片表面电荷又与积分器中积分电容C上的电荷Q_C(即Cu_out)相同，进而根据式(3)，电荷-力系数α可表示为：

于是，在辨识电荷-力系数α时，在u＝0(即不给压电执行器施加驱动电压)的情况下，给叠堆式压电执行器施加动态标准力(如通过砝码施加阶跃力或通过激振器施加正弦波作用力，之所以施加动态力，是因为压电陶瓷存在漏电阻，静态情况下其表面电荷会很快泄漏掉)，同时采集运算放大器的输出电压u_out，进而根据式(11)，便可辨识出电荷-力系数α。在式(11)中，u_out、F取各自的幅值即可。

4)晶片表面介电吸收电荷Q_DA的辨识由式(2)可知：

Q_C＝Q (12)

根据式(5)，可得式(12)中的Q_C为：

Q_C＝αF_est (13)

式中，F_est可根据已辨识出的参数求出。

而式(12)中的Q则为外力作用下叠堆式压电执行器的晶片表面电荷(即αF)与介电吸收电荷Q_DA之和，即：

Q＝αF+Q_DA (14)

进而可得：

Q_DA＝α(F_est-F)＝αΔF_est (15)

电介质的介电吸收Q_DA在量值上可用αΔF_est与u之间的一阶传递函数来表示，即：

式中，k为静态灵敏度，τ为时间常数。

式(16)可进一步表示为：

式中，Q^* _DA(s)＝Q_DA(s)/α，k^*＝k/α。

由式(17)可知，只要辨识出了k^*、τ，就可辨识出Q^* _DA(s)，进而就可辨识出时域Q_DA。在辨识k^*、τ时，在u＝0(即不给叠堆式压电执行器施加驱动电压)的情况下，通过砝码给叠堆式压电执行器施加阶跃力F，同时采集运算放大器的输出电压u_out，根据已辨识出的参数求出F_est，进而求出F_est与F之差ΔF_est，画出ΔF_est随时间变化的曲线(即砝码作用下的ΔF_est响应曲线)，ΔF_est的稳态值与砝码所产生力的稳态值之比即为k^*，ΔF_est达到稳态值63.2％所对应的时间即为τ。在辨识出Q^* _DA(s)后，对其进行拉氏反变换，即可求得Q^* _DA(s)的时域响应Q^* _DA，进而就可求得Q_DA。

实施例二，如图2和图5所示，与实施例一相似，不同之处在于压电执行器是双晶片式压电执行器。

本发明的最佳实施例已阐明，由本领域普通技术人员做出的各种变化或改型都不会脱离本发明的范围。

Claims (3)

1.一种压电执行器输出力的自感知方法，包括用于获得压电执行器晶片表面电荷的积分器，积分器包括运算放大器和积分电容，其特征是：所述的压电执行器输出力F的自感知表达式为：

式中，F_est为压电执行器的自感知力，C为积分器中的积分电容，u_out为积分器中运算放大器的输出电压，α为电荷-位移系数，C_P为压电执行器电容，R_P为压电执行器的绝缘电阻，u为施加在压电执行器上的驱动电压，Q_DA为压电执行器晶片的介电吸收电荷，i_BIAS为运算放大器的偏置电流；C的值、C_P的值和u的值已知；

i_BIAS的值是通过不给压电执行器施加驱动电压，即u＝0的情况下，采集运算放大器的输出电压u_out，进而通过运算式

求得；

R_P的值是在空载下给压电执行器施加恒定的驱动电压u，同时采集运算放大器的输出电压u_out，进而通过运算式

求得；

α的值是不给压电执行器施加驱动电压的情况下，给压电执行器施加动态标准力F，同时采集运算放大器的输出电压u_out，进而通过运算式

求得；Q_DA的值是通过运算式

以及Q^* _DA(s)＝Q_DA/α、k^*＝k/α求得；在辨识k^*、τ时，在u＝0(即不给压电执行器施加驱动电压)的情况下，通过砝码给压电执行器施加阶跃力F，同时采集运算放大器的输出电压u_out，根据已辨识出的参数求出F_est，进而求出F_est与F之差ΔF_est，画出ΔF_est随时间变化的曲线，ΔF_est的稳态值与砝码所产生力的稳态值之比即为k^*，ΔF_est达到稳态值63.2％所对应的时间即为τ；在辨识出Q^* _DA(s)后，对其进行拉式反变换，即可求得Q^* _DA(s)的时域响应Q^* _DA,进而就能求得Q_DA。

2.根据权利要求1所述的一种压电执行器输出位移的自感知方法，其特征是：所述的压电执行器为叠堆式压电执行器。

3.根据权利要求1所述的一种压电执行器输出位移的自感知方法，其特征是：所述的压电执行器为双晶片式压电执行器。

Images