CN111049522B - 基于伪随机码的随机化通道校准方法和*** - Google Patents

基于伪随机码的随机化通道校准方法和*** Download PDF

Info

Publication number
CN111049522B
CN111049522B CN201911330434.7A CN201911330434A CN111049522B CN 111049522 B CN111049522 B CN 111049522B CN 201911330434 A CN201911330434 A CN 201911330434A CN 111049522 B CN111049522 B CN 111049522B
Authority
CN
China
Prior art keywords
channels
channel
module
randomization
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911330434.7A
Other languages
English (en)
Other versions
CN111049522A (zh
Inventor
任晓倩
刘术彬
朱樟明
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201911330434.7A priority Critical patent/CN111049522B/zh
Publication of CN111049522A publication Critical patent/CN111049522A/zh
Application granted granted Critical
Publication of CN111049522B publication Critical patent/CN111049522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/04—Analogue/digital conversion; Digital/analogue conversion using stochastic techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种基于伪随机码的随机化通道校准方法和***，用于多通道时域交织模数转换器，所述方法包括：在多通道时域交织模数转换器的M路标准通道之外增加ΔM路随机化通道，形成M+ΔM路通道；产生对M+ΔM个通道进行通道选择的伪随机码；根据伪随机码在M+ΔM个通道中选择M个通道作为有效通道；根据有效通道的选择结果产生采样时钟和数字码输出时钟，以控制被选择的有效通道进行数据处理，输出数字码。本发明的方法和***基于伪随机码产生电路，在时间足够长的情况下，能够实现通道的完全随机化，能有效减小输出信号频谱杂散，并有效减小通道之间的随机增益误差和失调误差，提高整体模数转换器的性能。

Description

基于伪随机码的随机化通道校准方法和***
技术领域
本发明属于模拟集成电路设计技术领域，具体涉及一种基于伪随机码的随机化通道校准方法和***。
背景技术
随着集成电路技术的快速发展，便携式智能终端产品随处可见。目前新一代信息技术发展的趋势是实现万物互联，前提是必须满足对物品的识别及信息读取的需求。传感器技术是其中最关键的一项技术，这是由于绝大部分计算机处理的都是数字信号，而现实世界中的信号都是模拟信号，因此想要处理这些模拟信号，必然离不开传感器。模数转换器(Analog-to-Digital Converter，ADC)作为传感器的重要组成部分，影响着整个***级芯片(System on Chip，SOC)的性能。
采用时域交织模式是显著提高模数转换器的有效采样率的一种简单方法。请参见图1，图1是一种现有技术典型的时域交织模数转换器的结构示意图。该时域交织模数转换器由N个相同的模数转换通道构成，每个通道的时钟频率为fck，但采样时间错开Tck/N，因此，这N通道的模数转换器整体采样率相当于一个时钟频率为fck*N的单通道模数转换器，采样时间为1/(fck*N)。
然而，几乎所有时域交织模数转换器都需要采用校准技术来保障性能，这是因为时域交织技术会给各个通道间带来时钟失配，而这种误差如果直接通过提高时钟性能是非常困难的。另外，在各个通道之间会引入随机失调误差和增益误差，这会使得频谱中出现较大的杂散，影响有用信号的传输。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于伪随机码的随机化通道校准方法和***。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个方面提供了一种基于伪随机码的随机化通道校准方法，用于多通道时域交织模数转换器，所述方法包括：
S1：在所述多通道时域交织模数转换器的M路标准通道之外增加ΔM路随机化通道，形成M+ΔM路通道；
S2：产生对所述M+ΔM个通道进行通道选择的伪随机码；
S3：根据所述伪随机码在所述M+ΔM个通道中选择M个通道作为有效通道；
S4：根据所述有效通道的选择结果产生采样时钟和数字码输出时钟，控制被选择的所述有效通道进行数据处理，输出数字码。
在本发明的一个实施例中，在所述S4之后还包括：
S5：控制被选择的所述有效通道在结束数据处理前产生置位信号，以禁止当前有效通道参与下一次通道选择。
在本发明的一个实施例中，所述S1包括：
根据所述标准通道的个数M与所述随机化通道的个数ΔM的关系式确定需要增加的所述随机化通道的个数，所述关系式为：
其中，ω表示输出信号的频率，ΦΔg(ω)表示每个输出信号对应的能量大小。
在本发明的一个实施例中，在所述S4之后还包括：
在被选择的所述有效通道工作结束后，对被选择的M个有效通道输出的数字码进行重新组合，并输出组合后的数字信号。
在本发明的一个实施例中，所述S5包括：
控制被选择的所述有效通道在结束数据处理前产生置位信号，并对与当前有效通道连接的标志位模块的标志位信号进行置位，以禁止所述当前有效通道参与下一次通道选择；
控制与未被选择的剩余通道连接的标志位模块的标志位信号保持不变，以允许所述剩余通道参与下一次通道选择。
本发明的另一方面提供了一种基于伪随机码的随机化通道校准***，用于执行上述实施例中任一项所述的方法，所述多通道时域交织模数转换器在M个标准通道之外增加ΔM个随机化通道，形成M+ΔM个通道，
所述随机化通道校准***包括伪随机码产生模块、通道选择模块、时钟相位选择模块和标志位模块，其中，
所述伪随机码产生模块用于产生对所述M+ΔM个通道进行通道选择的伪随机码；
所述通道选择模块用于根据所述伪随机码在所述M+ΔM个通道中选择M个通道作为有效通道；
所述时钟相位选择模块用于根据所述通道选择模块的选择结果产生采样时钟和数字码输出时钟，控制被选择的所述有效通道进行数据处理，输出数字码；
所述标志位模块同时连接所述M+ΔM个通道，用于根据所述有效通道结束工作前产生的置位信号对所述有效通道进行置位操作，以禁止所述有效通道参与下一次通道选择。
在本发明的一个实施例中，所述随机化通道校准***包括一个通道选择模块和同一个伪随机码产生模块，并且包括M+ΔM个标志位模块和M+ΔM个时钟相位选择模块，其中，所述M+ΔM个通道中的每一个通道均连接有一个标志位模块和一个时钟相位选择模块。
在本发明的一个实施例中，所述标准通道的个数M与所述随机化通道的个数ΔM的关系为：
其中，ω表示输出信号的频率，ΦΔg(ω)表示每个输出信号对应的能量大小。
在本发明的一个实施例中，所述基于伪随机码的随机化通道校准***还包括数字码校准模块，所述数字码校准模块分别连接所述M+ΔM个通道，用于在被选择的所述有效通道工作结束后，对被选择的M个所述有效通道输出的数字码进行重新组合，并输出组合后的数字信号。
在本发明的一个实施例中，对于所述M+ΔM个通道中未被所述通道选择模块选择的剩余通道，所述标志位模块的标志位信号保持不变，以允许所述剩余通道参与下一次通道选择。
与现有技术相比，本发明的有益效果在于：
1、本发明基于伪随机码的随机化通道校准方法和***，基于伪随机码产生电路，在所需通道时域交织的基础上，额外添加几个通道来实现通道的随机化选择，在时间足够长的情况下，能够实现通道的完全随机化，能有效减小输出信号频谱杂散，并有效减小通道之间的随机增益误差和失调误差，提高整体模数转换器的性能。
2、本发明的方法和***适用于大多数多通道时域交织模数转换器，适用范围较广。matlab仿真的结果显示，12位400MHz四通道时域交织逐次逼近-流水线混合结构模数转换器采用本发明的方法和***之后，整体模数转换器的无杂散动态范围提高了6.8dB。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是一种现有技术典型的时域交织模数转换器的结构示意图；
图2是本发明实施例提供的一种基于伪随机码的随机化通道校准方法的流程图；
图3是本发明实施例提供的一种多通道时域交织模数转换器的结构示意图；
图4是M与ΔM不同组合时谐波转换为白噪声的接近程度关系图；
图5是本发明实施例提供的一种基于伪随机码的随机化通道校准***的模块图；
图6是是本发明实施例提供的一种5通道时域交织模数转换器的工作过程示意图；
图7是本发明实施例的***应用于12位400MHz四通道时域交织的其中一个通道的结构框图；
图8是本发明实施例的***校准前，四通道时域交织模数转换器的FFT频谱仿真图；
图9是利用本发明实施例的***校准后，四通道时域交织模数转换器的FFT频谱仿真图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于伪随机码的随机化通道校准方法和***进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图2和图3，图2是本发明实施例提供的一种基于伪随机码的随机化通道校准方法的流程图；图3是本发明实施例提供的一种多通道时域交织模数转换器的结构示意图。
本实施例的基于伪随机码的随机化通道校准方法包括：
S1：在所述多通道时域交织模数转换器的M路标准通道之外增加ΔM路随机化通道，形成M+ΔM路通道；
与传统的多通道模数转换器相比，本实施例的多通道模数转换器在模数转换器的M路标准通路之外增加ΔM路随机化通路，形成M+ΔM路通路，但是在一个时钟周期内，正在工作的有效通路为M路。所述有效通道是指在一个时钟周期内参与数据处理的通道。在本实施例中，所述有效通路的选择结果是动态调整的，具体选择过程将在以下进行详细描述。然而，时域交织技术所需要的通道总数与用来随机化的通道数目的不同所造成的随机化的效果会不一样，主要体现在将通道间失配引起的谐波转换为类白噪声时的效果。假设M是时域交织技术所需要的通道总数，ΔM是用来随机化选择的通道数，那么能够得到M与ΔM不同组合时谐波转换为白噪声的接近程度，如关系式为：
其中，ω表示输出信号的频率，ΦΔg(ω)表示每个输出信号对应的能量大小。
请参见图4，图4是M与ΔM不同组合时谐波转换为白噪声的接近程度关系图。由图4可以看出，假如要实现12位400MHz四通道时域交织的逐次逼近-流水线混合结构模数转换器，需要额外加入1-3个随机化通道。实际过程中，可以利用Pipeline SAR ADC两级量化的优势，额外添加一个通道，将每一级进行随机化来实现通道的随机，这种效果等效于额外添加了两个通道。
S2：产生对所述M+ΔM个通道进行通道选择的伪随机码；
本实施例的方法通过一种基于伪随机码的随机化通道校准***来执行。请参见图5，图5是本发明实施例提供的一种基于伪随机码的随机化通道校准***的模块图。所述随机化通道校准***包括伪随机码产生模块101、通道选择模块102、时钟相位选择模块103和标志位模块104，其中，随机码产生模块101连接通道选择模块102，通道选择模块102连接时钟相位选择模块103和标志位模块104，并且时钟相位选择模块103和标志位模块104均连接通道模块105，在本实施例中，通道模块105包括M+ΔM路通道。
具体地，在本实施例中，通过伪随机码产生模块101产生对所述M+ΔM个通道进行通道选择的伪随机码。
S3：根据所述伪随机码在所述M+ΔM个通道中选择M个通道作为有效通道；
具体地，通道选择模块102在下一次通道开始工作前，根据所述伪随机码对参与随机化的闲置通道进行选择。
S4：根据所述有效通道的选择结果产生采样时钟和数字码输出时钟，以控制被选择的所述有效通道进行数据处理，输出数字码。
具体地，被选择的所述有效通道在结束数据处理前产生置位信号，对与当前有效通道连接的标志位模块101的标志位信号进行置位，以禁止其参与下一次通道选择；
与所述M+ΔM个通道中未被选择的剩余通道连接的标志位模块101的标志位信号保持不变，以控制所述剩余通道参与下一次通道选择。
进一步地，在所述S4之后还包括：
S5：被选择的所述有效通道在结束数据处理前产生置位信号，以防止当前有效通道参与下一次通道选择。
进一步地，在所述S4之后还包括：
在被选择的所述有效通道工作结束后，对被选择的M个有效通道输出的数字码进行重新组合，并输出组合后的数字信号。
具体地，在一个完整的通道工作结束后，所有通道的输出数据会送至数字逻辑校准模块，根据随机模块通道选择结果进行重新组合。
接着，在上一次通道选择过程中未被选择的通道参与下一次通道选择，重复上述步骤S2至S5，完成下一次通道选择。通过参与选择对象的动态调整，随着ADC工作时间增长，其工作过程会更逼近真随机。
接着以5通道时域交织模数转换器为例，具体描述本实施例方法的过程。请参见图6，图6是是本发明实施例提供的一种5通道时域交织模数转换器的工作过程示意图。在上电复位时，5个通道按顺序进行排列，在第一次进行采样选择时，会在第1和第2通道间进行选择，后三个通道不工作也不参与随机化。被选择的通道会进入队列尾部进行排列，会在M个周期后再次参与选择。第二次采样时就会由上一次没被选择的通道(图中是第1通道)与第3通道之间进行选择。第4、5通道仍然不参与随机化选择。接下来的两次随机化选择第4和第5通道依次会参与随机化选择。也就是说，本方法设置了从第1通道到第5通道的优先级设定，第1通道优先级最高，第5通道优先级最低。每次参与随机化选择的通道只有两个优先级最高的通道。这是为了防止上电时多通道处于闲置状态而发生工作状态错误。重复以上过程，在本实施例中，每个通道具有100MS/s的采样速率，因此5个通道实现了400MS/s的采样速率。该方法虽然每次进行选择时使用的随机码是伪随机(PN)码，但通过参与选择对象的动态调整，随着ADC工作时间增长，其工作过程会更逼近真随机。
本实施例的方法基于伪随机码产生电路，在所需通道时域交织的基础上，额外添加几个通道来实现通道的随机化选择，在时间足够长的情况下，能够实现通道的完全随机化，能有效减小输出信号频谱杂散，并有效减小通道之间的随机增益误差和失调误差，提高整体模数转换器的性能。
实施例二
在上述实施例的基础上，本实施例提出了一种基于伪随机码的随机化通道校准***，用于执行实施例一所述的方法，所述多通道时域交织模数转换器在M个标准通道之外增加ΔM个随机化通道，形成M+ΔM个通道。请参见图5，其中，随机码产生模块101连接通道选择模块102，通道选择模块102连接时钟相位选择模块103和标志位模块104，并且时钟相位选择模块103和标志位模块104均连接通道模块105，在本实施例中，通道模块105包括M+ΔM路通道。伪随机码产生模块101用于产生对M+ΔM个通道进行通道选择的伪随机码。通道选择模块102用于根据伪随机码在M+ΔM个通道中选择M个通道作为有效通道。时钟相位选择模块103用于根据通道选择模块102的选择结果产生采样时钟和数字码输出时钟，以控制被选择的有效通道进行数据处理，输出数字码。时钟相位选择模块103用于将正确的时钟相位输送到被选择的通道当中去，如果该通道没被选择则其输出始终为0，该通道也因此被完全关断。
标志位模块104同时连接M+ΔM个通道，用于根据有效通道结束工作前产生的置位信号对有效通道进行置位操作，以禁止有效通道参与下一次通道选择。
进一步地，所述随机化通道校准***包括一个通道选择模块102和同一个伪随机码产生模块103，并且包括M+ΔM个标志位模块(101)和M+ΔM个时钟相位选择模块104，其中，所述M+ΔM个通道中的每一个通道均连接有一个标志位模块101和一个时钟相位选择模块104。
进一步地，所述有效通路的选择结果是动态调整的，具体选择过程将在以下进行详细描述。然而，时域交织技术所需要的通道总数与用来随机化的通道数目的不同所造成的随机化的效果会不一样，主要体现在将通道间失配引起的谐波转换为类白噪声时的效果。假设M是时域交织技术所需要的通道总数，ΔM是用来随机化选择的通道数，那么能够得到M与ΔM不同组合时谐波转换为白噪声的接近程度，如关系式为：
其中，ω表示输出信号的频率，ΦΔg(ω)表示每个输出信号对应的能量大小。
进一步地，本实施例基于伪随机码的随机化通道校准***还包括数字码校准模块，数字码校准模块分别连接M+ΔM个通道，用于对有效通道输出的数字码进行重新组合，并输出组合后的数字信号。
进一步地，对于M+ΔM个通道中未被通道选择模块102选择的剩余通道，标志位模块104的标志位信号保持不变，以控制剩余通道参与下一次通道选择。
请参见图7，图7是本发明实施例的***应用于12位400MHz四通道时域交织的其中一个通道的结构框图。在本实施例中，所有通道共用通道选择模块以及伪随机码产生模块，各自拥有一个标志位模块和一个时钟相位选择模块。该通道量化结束之后会产生一个RDY信号(就绪信号)，RDY信号从0变为1时，代表该通道即将闲置，RDY信号送至随机化通道校准***中的标志位模块，将标志位模块输出信号进行置位为0，如果RDY信号一直为0，代表该通道未工作，则将由通道选择模块的输出信号决定标志位模块的输出信号为0/1，通道选择模块的输出信号由伪随机码产生模块决定。标志位模块的标志位信号(Flag信号)为0，代表该通道未选中，那么该通道在下次随机化选择时继续参与选择；Flag信号为1代表该通道被选中，将使时钟相位选择模块产生该通道的采样时钟Φ1和通道数字码输出时钟Φ1_1，使得该通道开始工作。其余通道的选择过程与此相同，在时间足够长下，可以实现通道的完全随机化，进而减小通道间的随机失配和失调失配。
进一步地，本实施例的随机化通道校准***还包括数字码校准模块，所述数字码校准模块分别连接所述M+ΔM个通道，用于在被选择的所述有效通道工作结束后，对被选择的M个所述有效通道输出的数字码进行重新组合，并输出组合后的数字信号。
请参见图8和图9，图8是本发明实施例的***校准前，四通道时域交织模数转换器的FFT频谱仿真图；图9是利用本发明实施例的***校准后，四通道时域交织模数转换器的FFT频谱仿真图，其中，横坐标为模拟输入频率，纵坐标为输出信号的能量，SFDR表示无杂散动态范围；SNR表示信噪比；SNDR表示信噪失真比；ENOB表示ADC有效位数。图8和图9给出了当采样频率400MHz，输入信号为198.828125MHz，1024个采样点时，电路中加入增益失配和失调失配之后，高速四通道时域交织ADC校准前和校准后的FFT频谱仿真结果。从图8和图9可以得出，校准之后整体模数转换器的无杂散动态范围提高了6.8dB，验证了本实施例提出的随机化通道校准***可以减小多通道时域交织模数转换器的增益误差和失调误差，提高整体模数转换器的性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种基于伪随机码的随机化通道校准方法，用于多通道时域交织模数转换器，其特征在于，所述方法包括：
S1：在所述多通道时域交织模数转换器的M路标准通道之外增加ΔM路随机化通道，形成M+ΔM路通道；
S2：产生对所述M+ΔM个通道进行通道选择的伪随机码；
S3：根据所述伪随机码在所述M+ΔM个通道中选择M个通道作为有效通道；
S4：根据所述有效通道的选择结果产生采样时钟和数字码输出时钟，控制被选择的所述有效通道进行数据处理，输出数字码，
所述S1包括：
根据所述标准通道的个数M与所述随机化通道的个数ΔM的关系式确定需要增加的所述随机化通道的个数，所述关系式为：
其中，ω表示输出信号的频率，ΦΔg(ω)表示每个输出信号对应的能量大小；
具体地，利用Pipeline SAR ADC两级量化的优势，额外添加一个通道，将每一级进行随机化来实现通道的随机，
在所述S4之后还包括：
在被选择的所述有效通道工作结束后，对被选择的M个有效通道输出的数字码进行重新组合，并输出组合后的数字信号；
具体地，对于5通道时域交织模数转换器，在上电复位时，5个通道按顺序进行排列，在第一次进行采样选择时，在第1和第2通道间进行选择，后三个通道不工作也不参与随机化；被选择的通道进入队列尾部进行排列，会在M个周期后再次参与选择；第二次采样时由上一次未被选择的通道与第3通道之间进行选择，第4、5通道仍然不参与随机化选择；接下来的两次随机化选择第4和第5通道依次会参与随机化选择；
在所述S4之后还包括：
S5：控制被选择的所述有效通道在结束数据处理前产生置位信号，以禁止当前有效通道参与下一次通道选择；
所述S5包括：
控制被选择的所述有效通道在结束数据处理前产生置位信号，并对与当前有效通道连接的标志位模块的标志位信号进行置位，以禁止所述当前有效通道参与下一次通道选择；
控制与未被选择的剩余通道连接的标志位模块的标志位信号保持不变，以允许所述剩余通道参与下一次通道选择。
2.一种基于伪随机码的随机化通道校准***，用于执行权利要求1所述的方法，其特征在于，所述多通道时域交织模数转换器在M个标准通道之外增加ΔM个随机化通道，形成M+ΔM个通道，
所述随机化通道校准***包括伪随机码产生模块(101)、通道选择模块(102)、时钟相位选择模块(103)和标志位模块(104)，其中，
所述伪随机码产生模块(101)用于产生对所述M+ΔM个通道进行通道选择的伪随机码；
所述通道选择模块(102)用于根据所述伪随机码在所述M+ΔM个通道中选择M个通道作为有效通道；
所述时钟相位选择模块(103)用于根据所述通道选择模块(102)的选择结果产生采样时钟和数字码输出时钟，控制被选择的所述有效通道进行数据处理，输出数字码；
所述标志位模块(104)同时连接所述M+ΔM个通道，用于根据所述有效通道结束工作前产生的置位信号对所述有效通道进行置位操作，以禁止所述有效通道参与下一次通道选择。
3.根据权利要求2所述的基于伪随机码的随机化通道校准***，其特征在于，所述随机化通道校准***包括一个通道选择模块(102)和同一个伪随机码产生模块(101)，并且包括M+ΔM个标志位模块(104)和M+ΔM个时钟相位选择模块(103)，其中，所述M+ΔM个通道中的每一个通道均连接有一个标志位模块(104)和一个时钟相位选择模块(103)。
4.根据权利要求3所述的基于伪随机码的随机化通道校准***，其特征在于，所述标准通道的个数M与所述随机化通道的个数ΔM的关系为：
其中，ω表示输出信号的频率，ΦΔg(ω)表示每个输出信号对应的能量大小。
5.根据权利要求3所述的基于伪随机码的随机化通道校准***，其特征在于，还包括数字码校准模块，所述数字码校准模块分别连接所述M+ΔM个通道，用于在被选择的所述有效通道工作结束后，对被选择的M个所述有效通道输出的数字码进行重新组合，并输出组合后的数字信号。
6.根据权利要求3至5中任一项所述的基于伪随机码的随机化通道校准***，其特征在于，对于所述M+ΔM个通道中未被所述通道选择模块(102)选择的剩余通道，所述标志位模块(104)的标志位信号保持不变，以允许所述剩余通道参与下一次通道选择。
CN201911330434.7A 2019-12-20 2019-12-20 基于伪随机码的随机化通道校准方法和*** Active CN111049522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911330434.7A CN111049522B (zh) 2019-12-20 2019-12-20 基于伪随机码的随机化通道校准方法和***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911330434.7A CN111049522B (zh) 2019-12-20 2019-12-20 基于伪随机码的随机化通道校准方法和***

Publications (2)

Publication Number Publication Date
CN111049522A CN111049522A (zh) 2020-04-21
CN111049522B true CN111049522B (zh) 2023-12-22

Family

ID=70238395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911330434.7A Active CN111049522B (zh) 2019-12-20 2019-12-20 基于伪随机码的随机化通道校准方法和***

Country Status (1)

Country Link
CN (1) CN111049522B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118100928A (zh) * 2022-11-21 2024-05-28 深圳市中兴微电子技术有限公司 基于模数转换器的校准电路、方法、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105406867A (zh) * 2015-12-17 2016-03-16 成都博思微科技有限公司 一种时间交织流水线adc***及其时序操作方法
CN105720981A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN105871377A (zh) * 2016-03-24 2016-08-17 南京天易合芯电子有限公司 时域交织模数转换器采样时间失配的校准方法及***
WO2016192763A1 (en) * 2015-05-29 2016-12-08 Telefonaktiebolaget Lm Ericsson (Publ) Analog-to-digital converter system
CN107666288A (zh) * 2017-09-20 2018-02-06 西安电子科技大学 一种适用于流水线模数转换器的高增益大带宽三级运算放大器
CN108282163A (zh) * 2018-02-12 2018-07-13 上海贝岭股份有限公司 采样时刻失配校准装置、方法及时间交织模数转换器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292170B2 (en) * 2005-06-13 2007-11-06 Texas Instruments Incorporated System and method for improved time-interleaved analog-to-digital converter arrays
US8890729B2 (en) * 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Randomized time-interleaved sample-and-hold system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720981A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
WO2016192763A1 (en) * 2015-05-29 2016-12-08 Telefonaktiebolaget Lm Ericsson (Publ) Analog-to-digital converter system
CN105406867A (zh) * 2015-12-17 2016-03-16 成都博思微科技有限公司 一种时间交织流水线adc***及其时序操作方法
CN105871377A (zh) * 2016-03-24 2016-08-17 南京天易合芯电子有限公司 时域交织模数转换器采样时间失配的校准方法及***
CN107666288A (zh) * 2017-09-20 2018-02-06 西安电子科技大学 一种适用于流水线模数转换器的高增益大带宽三级运算放大器
CN108282163A (zh) * 2018-02-12 2018-07-13 上海贝岭股份有限公司 采样时刻失配校准装置、方法及时间交织模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Novel Channel Randomization Method for Time-Interleaved ADCs;C. Vogel;《2005 IEEE Instrumentationand Measurement Technology Conference Proceedings》;20060313;说明书第70-84段，权利要求1-4，图1 *
时间交织ADC后台数字校准算法的研究;刘言言;《中国优秀硕士学位论文全文数据库信息科技辑》;20170215;全文 *

Also Published As

Publication number Publication date
CN111049522A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN107819467B (zh) 具有可编程的相位的时间交错式adc
CN107634762B (zh) 随机时钟域到固定时钟域之间的数据切换
US7786910B2 (en) Correlation-based background calibration of pipelined converters with reduced power penalty
US8120520B2 (en) Successive approximation analog/digital converter and time-interleaved successive approximation analog/digital converter
Jamal et al. A 10-b 120-Msample/s time-interleaved analog-to-digital converter with digital background calibration
EP3043479A1 (en) Multichannel analog-to-digital converter
US10291248B2 (en) Randomized time-interleaved digital-to-analog converters
US10790843B2 (en) Analog-to-digital converter device
CN109150183B (zh) 基于亚稳态检测的sar-adc的电容失配校准方法
CN102332920A (zh) 一种高sfdr多通道时间交错逐次逼近型模数转换器
US7626531B2 (en) Systems and methods for analog to digital conversion
JP2016531532A (ja) パイプライン型逐次近似アナログ／デジタル変換器
TWI504158B (zh) 用於在類比至數位轉換器中將元件不匹配隨機化之系統與方法
US11641209B2 (en) Time-interleaved analog to digital converter having randomization and signal conversion method
CN111049522B (zh) 基于伪随机码的随机化通道校准方法和***
US6771203B1 (en) Temporally-interleaved parallel analog-to-digital converters and methods
CN114465622B (zh) 一种流水线模数转换器误差提取方法、装置、设备及介质
TW201242260A (en) Analog-to-digital converting system
US10924129B2 (en) Time-interleaved analog-to-digital converter device and associated control method
CN105322968B (zh) 一种应用于σδ模数转换器调制器的动态元件匹配方法
CN106788437B (zh) 流水线型模数转换器及提高模数转换器的采样速率的方法
CN1677869A (zh) 可进行背景校正的流水线式模数转换器
Talekar et al. A low power 700msps 4bit time interleaved sar adc in 0.18 um cmos
EP3675364A1 (en) Mismatch compensation in an analog-to-digital converter using reference path reconfiguration
Wang et al. LMS-FIR based digital background calibration for the four-channel time-interleaved ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant