CN111044886B - 一种ddr2/3 phy bist数据通道测试向量生成方法 - Google Patents

一种ddr2/3 phy bist数据通道测试向量生成方法 Download PDF

Info

Publication number
CN111044886B
CN111044886B CN201911252691.3A CN201911252691A CN111044886B CN 111044886 B CN111044886 B CN 111044886B CN 201911252691 A CN201911252691 A CN 201911252691A CN 111044886 B CN111044886 B CN 111044886B
Authority
CN
China
Prior art keywords
data
bit
test
phy
test vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911252691.3A
Other languages
English (en)
Other versions
CN111044886A (zh
Inventor
马杰
乐立鹏
张建军
马城城
闫昕
刘亚鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201911252691.3A priority Critical patent/CN111044886B/zh
Publication of CN111044886A publication Critical patent/CN111044886A/zh
Application granted granted Critical
Publication of CN111044886B publication Critical patent/CN111044886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种DDR2/3 PHY BIST数据通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)交织选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行组合，构造出最终测试向量。本发明结构简单易实现，在满足测试需求的条件下减小了BIST运行频率，降低功耗。

Description

一种DDR2/3 PHY BIST数据通道测试向量生成方法
技术领域
本发明属于集成电路可测试性设计技术领域，涉及一种DDR2/3 PHY BIST数据通道测试向量生成方法。
背景技术
集成电路测试的目的是检测生产制造中产生的缺陷，内建自测试(BIST)为可测试性设计的一种重要方法。BIST测试原理是电路内部产生测试向量，并对测试结果进行分析和判断。伪随机测试生成为BIST技术中普遍的测试生成方法。
DDR2/3 PHY数据通道测试向量由数据发送通道传输到IO，再经过数据接收通道返回，返回的结果与初始测试向量进行对比完成BIST功能。数据通道信号根据功能分为三类，数据掩码DM、数据DQ和数据选通脉冲DQS。其中DQS为方波，DM和DQ数据在DQS双沿跳变，速率为DQS的2倍。线性反馈移位寄存器(LFSR)结构由于硬件开销少、结构紧凑成为伪随机测试数据普遍生成方法。现有技术中一般使用线性反馈移位寄存器(LFSR)生成DM和DQ测试向量，但是这种方法存在一定缺陷，即直接使用LFSR生成DM和DQ测试向量需要同频率的高速时钟脉冲驱动，导致BIST时钟频率高，功耗大。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供一种DDR2/3 PHY BIST数据通道测试向量生成方法，结构简单易实现，在满足测试需求的条件下减小了BIST运行频率，降低功耗。
本发明的技术解决方案是：
一种DDR2/3 PHY BIST数据通道测试向量生成方法，包括如下步骤：
(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；
(2)交织选择LFSR结构中移位寄存器值作为测试数据；
(3)对测试数据进行组合，构造出最终测试向量。
所述步骤(1)中，LFSR结构中移位寄存器的数量为n+1，n由数据通道位宽以及PHY与DDR的时钟关系决定。
n按照如下方式确定：
Figure BDA0002309473980000021
其中M为DQS频率，在DQS双沿变化的DQ频率为2×M；B为数据通道DQ位宽；PHY与DDR颗粒时钟频率之比为1：R，LFSR结构时钟频率为M/R。
R取值为1或2。
所述步骤(2)中，从LFSR结构的n+1个移位寄存器中选择n个移位寄存器的值，对n个移位寄存器的值进行交织选择，得到每位DQ分配的测试数据，具体方式如下：
将n个移位寄存器的值随机分成2×R等份，每份有B位数据，2×R份数据分配给DQ，每位DQ分配2×R个测试数据。
所述步骤(3)中，构造最终DQ测试向量的方法如下：
利用PHY内DLL，将LSFR时钟周期分为2×R个区间，为每位DQ设置多路数据选择器，多路数据选择器在每个区间选择一个数据输出到DQ对应位，2×R个数据在2×R个区间依次输出到DQ对应位，得到每位DQ的测试向量，在一个LSFR时钟周期内每位DQ输出分配好的测试向量。
从选择的n个移位寄存器中选择2×R×W个移位寄存器，其中W为DM位宽，每位DM分配2×R个测试数据。
所述步骤(3)中，构造最终DM测试向量的方法如下：
利用PHY内DLL，将LSFR时钟周期分为2×R个区间，为每位DM设置多路数据选择器，多路数据选择器在每个区间选择一个数据输出到DM对应位，2×R个数据在2×R个区间依次输出到DM对应位，得到每位DM的测试向量，在一个LSFR时钟周期内每位DM输出分配好的测试向量。
所述步骤(3)中，用2倍clk的时钟信号作为DQS和DQSn的最终测试向量，其中clk为驱动LFSR结构的时钟。
本发明与现有技术相比的有益效果是：
本发明利用低频率时钟驱动LFSR结构产生伪随机测试数据，通过巧妙的交织组合现有的数据，实现高频率的伪随机测试向量。本发明结构简单易实现，在满足测试需求的条件下减小了BIST运行频率，降低功耗。
附图说明
图1为本发明测试向量构造流程图；
图2为测试向量硬件生成模块示意图；
图3为代码实现的测试向量仿真波形图。
具体实施方式
下面结合附图和具体实施对本发明作进一步详细的描述：
如图1所示，本发明的方法包括如下步骤：
(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数，LFSR结构中移位寄存器的数量为n+1，n由数据通道位宽以及PHY与DDR的时钟关系决定。
典型的LFSR由n个移位寄存器，若干个异或门进行反馈连接。移位寄存器的数目n由数据通道位宽和PHY与DDR的时钟关系决定。每个寄存器的反馈系数由其本原多项式决定，生成最大长度序列。一个LFSR的工作状态接近于一个穷举的测试向量生成器，因为它可以除了在寄存器的状态全0情况下以外的任意的2n-1个不同的状态间进行循环运行。本发明另外增加第n+1个寄存器，可使剩余寄存器状态全为0，补全2n种状态，测试时可从2n中状态中选择部分作为测试向量。LFSR结构简单，硬件开销小。
n按照如下方式确定：
Figure BDA0002309473980000041
其中M为DQS频率，在DQS双沿变化的DQ频率为2×M；B为数据通道DQ位宽；PHY与DDR颗粒时钟频率之比为1：R，LFSR结构时钟频率为M/R。R取值为1或2。
(2)交织选择LFSR结构中移位寄存器值作为测试数据。
从LFSR结构的n+1个移位寄存器中选择n个移位寄存器的值，对n个移位寄存器的值进行交织选择，得到每位DQ分配的测试数据，具体方式如下：
将n个移位寄存器的值随机分成2×R等份，每份有B位数据，2×R份数据分配给DQ，每位DQ分配2×R个测试数据。
(3)对测试数据进行组合，构造出最终测试向量。
利用PHY内DLL，将LSFR时钟周期分为2×R个区间，为每位DQ设置多路选择器，多路选择器在每个区间选择一个数据输出到DQ对应位，2×R个数据在2×R个区间依次输出到DQ对应位，得到每位DQ的测试向量，在一个LSFR时钟周期内每位DQ输出分配好的测试向量。
实施例：
DDR2/3 PHY数据通道硬件实现以一个字节(8位)的DQ为单位分组：8位DQ信号、1位数据掩码DM、差分数据选通脉冲DQS和DQSn，共11位信号构成一组单元。若数据DQ位宽64bits，则需要8组上述单元。由于每组单元在逻辑功能和硬件实现上相互独立，测试向量保持组内信号不相关，组间可相互复用。因此我们只需实现其中一个单元。
以PHY和DDR颗粒时钟频率之比为1：2为例，DQ[7:0]则需要32位的线性反馈移位寄存器进行交织组合，为了能够尽量覆盖寄存器所有情况(包括全0)，选择33位线性反馈移位寄存器生成随机数，反馈连接的异或门为外接型，如图2所示。本实施例使用第1、15、17、33位移位寄存器外接异或门反馈到第1位移位寄存器形成LFSR，复位状态为第33位置1，其他32位置0。32个移位寄存器可生成长度为232的伪随机序列，根据测试覆盖率的要求选择其中部分序列作为测试数据。
经过步骤2，每位DQ信号随机分配到4个移位寄存器值。将LSFR时钟周期平均分为4个区间的操作可借用DDR2/3 PHY内部时钟模块完成，时钟模块生成时钟信号clk和clk_90，其中clk作为驱动LFSR的时钟，连接到移位寄存器；clk_90为clk相位滞后90°的时钟，和clk一起连接到4选1数据选择器。以DQ[0]为例，clk和clk_90连接到4选1数据选择器的控制端，将分配的4个移位寄存器值连接到4个数据端，输出端为DQ[0]测试向量，其他位DQ信号同DQ[0]类似，最终形成的测试向量部分波形如图3所示。
数据掩码DM的测试向量构成方法和DQ相同。DQS和DQSn测试向量可用频率2倍clk的时钟。
本发明利用交织组合方法降低LFSR驱动时钟频率，生成的伪随机数据作为DDRPHY BIST数据通道的测试向量。本发明结构简单易实现，在满足测试需求的条件下减小了BIST运行频率，降低功耗。
以上所述，仅为本发明一种示例的具体实施方法，但本发明的保护范围并不局限于此。

Claims (7)

1.一种DDR2/3 PHY BIST数据通道测试向量生成方法，其特征在于包括如下步骤：
(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；
(2)交织选择LFSR结构中移位寄存器值作为测试数据；
从LFSR结构的n+1个移位寄存器中选择n个移位寄存器的值，对n个移位寄存器的值进行交织选择，得到每位DQ分配的测试数据，具体方式如下：
将n个移位寄存器的值随机分成2×R等份，每份有B位测试数据，2×R份测试数据分配给DQ，每位DQ分配2×R个测试数据；
n按照如下方式确定：
Figure FDA0003422116850000011
其中M为DQS频率，在DQS双沿变化的DQ频率为2×M；B为数据通道DQ位宽；PHY与DDR颗粒时钟频率之比为1：R，LFSR结构时钟频率为M/R；
(3)对测试数据进行组合，构造出最终测试向量。
2.根据权利要求1所述的一种DDR2/3 PHY BIST数据通道测试向量生成方法，其特征在于：所述步骤(1)中，LFSR结构中移位寄存器的数量为n+1，n由数据通道位宽以及PHY与DDR的时钟关系决定。
3.根据权利要求1所述的一种DDR2/3 PHY BIST数据通道测试向量生成方法，其特征在于：R取值为1或2。
4.根据权利要求1所述的一种DDR2/3 PHY BIST数据通道测试向量生成方法，其特征在于：所述步骤(3)中，构造最终DQ测试向量的方法如下：
利用PHY内DLL，将LSFR时钟周期分为2×R个区间，为每位DQ设置多路数据选择器，多路数据选择器在每个区间选择一个测试数据输出到DQ对应位，2×R个测试数据在2×R个区间依次输出到DQ对应位，得到每位DQ的测试向量，在一个LSFR时钟周期内每位DQ输出分配好的测试向量。
5.根据权利要求1所述的一种DDR2/3 PHY BIST数据通道测试向量生成方法，其特征在于：从选择的n个移位寄存器中选择2×R×W个移位寄存器，其中W为DM位宽，每位DM分配2×R个测试数据，DM为数据掩码。
6.根据权利要求5所述的一种DDR2/3 PHY BIST数据通道测试向量生成方法，其特征在于：所述步骤(3)中，构造最终DM测试向量的方法如下：
利用PHY内DLL，将LSFR时钟周期分为2×R个区间，为每位DM设置多路数据选择器，多路数据选择器在每个区间选择一个测试数据输出到DM对应位，2×R个测试数据在2×R个区间依次输出到DM对应位，得到每位DM的测试向量，在一个LSFR时钟周期内每位DM输出分配好的测试向量。
7.根据权利要求1所述的一种DDR2/3 PHY BIST数据通道测试向量生成方法，其特征在于：所述步骤(3)中，用2倍clk的时钟信号作为DQS和DQSn的最终测试向量，其中clk为驱动LFSR结构的时钟，DQS和DQSn指差分数据选通脉冲。
CN201911252691.3A 2019-12-09 2019-12-09 一种ddr2/3 phy bist数据通道测试向量生成方法 Active CN111044886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911252691.3A CN111044886B (zh) 2019-12-09 2019-12-09 一种ddr2/3 phy bist数据通道测试向量生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911252691.3A CN111044886B (zh) 2019-12-09 2019-12-09 一种ddr2/3 phy bist数据通道测试向量生成方法

Publications (2)

Publication Number Publication Date
CN111044886A CN111044886A (zh) 2020-04-21
CN111044886B true CN111044886B (zh) 2022-05-13

Family

ID=70235268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911252691.3A Active CN111044886B (zh) 2019-12-09 2019-12-09 一种ddr2/3 phy bist数据通道测试向量生成方法

Country Status (1)

Country Link
CN (1) CN111044886B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112422360A (zh) * 2020-10-14 2021-02-26 锐捷网络股份有限公司 一种报文采样方法、装置、设备及介质
CN113030709B (zh) * 2021-04-06 2022-06-24 中国科学院上海微***与信息技术研究所 超导高频测试***和方法
CN113466675B (zh) * 2021-05-26 2022-06-21 中国电子科技集团公司第五十四研究所 一种测试向量生成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0366757A1 (en) * 1988-04-01 1990-05-09 Digital Equipment Corp MEMORY SELF-TEST METHOD AND APPARATUS.
CN1688021A (zh) * 2005-05-25 2005-10-26 威盛电子股份有限公司 可自我测试的芯片及其测试方法
CN101087129A (zh) * 2007-07-10 2007-12-12 中国人民解放军国防科学技术大学 采用半速时钟的全速率伪随机序列生成器
CN101776730A (zh) * 2010-01-29 2010-07-14 西安交通大学 一种集成电路的测试图形生成器及其测试方法
CN101933098A (zh) * 2007-09-18 2010-12-29 明导公司 使用线性反馈移位寄存器在存储器内建自测试环境中的故障诊断
CN201876522U (zh) * 2009-12-31 2011-06-22 杭州士兰微电子股份有限公司 一种通用测试设备
CN106024066A (zh) * 2016-05-06 2016-10-12 北京润科通用技术有限公司 一种sram的检测方法及***
CN108234039A (zh) * 2017-12-05 2018-06-29 北京时代民芯科技有限公司 一种直扩应答机基带处理器片上功能自检测方法及***
CN110136762A (zh) * 2018-02-09 2019-08-16 爱思开海力士有限公司 时钟分配电路和包括其的半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7083108B2 (en) * 1998-07-10 2006-08-01 Silverbrook Research Pty Ltd Redundantly encoded data structure for encoding a surface

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0366757A1 (en) * 1988-04-01 1990-05-09 Digital Equipment Corp MEMORY SELF-TEST METHOD AND APPARATUS.
CN1688021A (zh) * 2005-05-25 2005-10-26 威盛电子股份有限公司 可自我测试的芯片及其测试方法
CN101087129A (zh) * 2007-07-10 2007-12-12 中国人民解放军国防科学技术大学 采用半速时钟的全速率伪随机序列生成器
CN101933098A (zh) * 2007-09-18 2010-12-29 明导公司 使用线性反馈移位寄存器在存储器内建自测试环境中的故障诊断
CN201876522U (zh) * 2009-12-31 2011-06-22 杭州士兰微电子股份有限公司 一种通用测试设备
CN101776730A (zh) * 2010-01-29 2010-07-14 西安交通大学 一种集成电路的测试图形生成器及其测试方法
CN106024066A (zh) * 2016-05-06 2016-10-12 北京润科通用技术有限公司 一种sram的检测方法及***
CN108234039A (zh) * 2017-12-05 2018-06-29 北京时代民芯科技有限公司 一种直扩应答机基带处理器片上功能自检测方法及***
CN110136762A (zh) * 2018-02-09 2019-08-16 爱思开海力士有限公司 时钟分配电路和包括其的半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A high speed BIST architecture for DDR-SDRAM testing;SC Shen 等;《2005 IEEE International Workshop on Memory Technology, Design, and Testing (MTDT’05)》;20051231;1-6 *
一种新的低功耗内建自测法-线性反馈移位寄存器结构的更改;李 锐 等;《电子器件》;20020930;第25卷(第3期);245-249 *

Also Published As

Publication number Publication date
CN111044886A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN111044886B (zh) 一种ddr2/3 phy bist数据通道测试向量生成方法
US5369648A (en) Built-in self-test circuit
US5258986A (en) Tightly coupled, low overhead RAM built-in self-test logic with particular applications for embedded memories
US6301190B1 (en) Semiconductor memory device with a rapid packet data input, capable of operation check with low speed tester
US4959832A (en) Parallel pseudorandom pattern generator with varying phase shift
US4974184A (en) Maximum length pseudo-random test pattern generator via feedback network modification
US7444559B2 (en) Generation of memory test patterns for DLL calibration
JPH03214809A (ja) リニアフィードバック・シフトレジスタ
US20050207574A1 (en) System and method for generating pseudorandom numbers
US8024631B1 (en) Scan testing system and method
US6553530B1 (en) Integrated circuit devices that include self-test apparatus for testing a plurality of functional blocks and methods of testing same
CN101614789B (zh) 一种集成电路的测试图形生成器及其测试方法
US20060236181A1 (en) Systems and methods for LBIST testing using multiple functional subphases
US6789220B1 (en) Method and apparatus for vector processing
CN101776730B (zh) 一种集成电路的测试图形生成器及其测试方法
US9043662B2 (en) Double data rate memory physical interface high speed testing using self checking loopback
US7406639B2 (en) Scan chain partition for reducing power in shift mode
EP0318140A2 (en) Pseudo-random generator and check sum circuitry for VLSI chip
WO2002080184A3 (en) On-chip circuits for high speed memory testing with a slow memory tester
US20070234158A1 (en) Method of testing a semiconductor memory device, method of data serialization and data serializer
US20040059976A1 (en) Semiconductor integrated circuit device having a test circuit of a random access memory
Bhandari et al. A low power test pattern generator for minimizing switching activities and power consumption
US20030233607A1 (en) Random pattern weight control by pseudo random bit pattern generator initialization
US10068627B2 (en) Semiconductor integrated circuit including CAS latency setting circuit
CN111044887B (zh) 一种ddr2/3 phy bist命令通道测试向量生成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant