CN111034034B - 电路装置和操作电路装置的方法 - Google Patents

电路装置和操作电路装置的方法 Download PDF

Info

Publication number
CN111034034B
CN111034034B CN201880048651.4A CN201880048651A CN111034034B CN 111034034 B CN111034034 B CN 111034034B CN 201880048651 A CN201880048651 A CN 201880048651A CN 111034034 B CN111034034 B CN 111034034B
Authority
CN
China
Prior art keywords
switch
capacitor
sampling
input node
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880048651.4A
Other languages
English (en)
Other versions
CN111034034A (zh
Inventor
乔斯·马努埃尔·加西亚·冈萨雷斯
拉斐尔·塞拉诺·戈塔雷多纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN111034034A publication Critical patent/CN111034034A/zh
Application granted granted Critical
Publication of CN111034034B publication Critical patent/CN111034034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/271—Indexing scheme relating to amplifiers the DC-isolation amplifier, e.g. chopper amplifier, modulation/demodulation amplifier, uses capacitive isolation means, e.g. capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45174—Indexing scheme relating to differential amplifiers the application of the differential amplifier being in an integrator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45221—Indexing scheme relating to differential amplifiers the output signal being taken from the two complementary outputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45592—Indexing scheme relating to differential amplifiers the IC comprising one or more buffer stages other than emitter or source followers between the input signal leads and input leads of the dif amp, e.g. inverter stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45632—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors coupled to the LC by feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

一种电路装置，包括第一输入节点(11)、第一输出节点(21)、采样电容部件(Cs、Cs1、Cs2)、以及在第一开关状态和第二开关状态之间可切换的第一开关部件。第一开关部件耦合到采样电容器部件(Cs、Cs1、Cs2)、第一输入节点(11)以及第一输出节点(21)，使得在第一开关状态下采样电容器部件(Cs、Cs1、Cs2)导电连接到第一输入节点(11)并且与第一输出节点(21)断开，并且在第二开关状态下采样电容器部件(Cs、Cs1、Cs2)与第一输入节点(11)断开并且导电连接到第一输出节点(21)。第一电荷存储元件经由第二开关部件耦合到第一输入节点(11)，使得电荷存储元件在第一开关状态下充电并且在第二开关状态下放电，由此至少部分地补偿用于在第一开关状态下对采样电容器部件(Cs、Cs1、Cs2)充电的电流。

Description

电路装置和操作电路装置的方法
技术领域
本发明涉及一种电路装置以及操作这种电路装置的方法。该电路装置可以用作开关电容器采样电路。
背景技术
开关电容器是用于离散时间信号处理(例如，采样)的电子电路元件。当开关打开(断开)和关闭(闭合)时，电荷被移入和移出采样电容器。
图1示出了通用开关电容器采样电路。该电路允许将差分输入电压Vp-Vn采样到采样电容器Cs中。采样的电压可以提供给另外的电路2或电路的其余部分。这种开关电容器采样电路可以用在模数转换器(ADC)中。
开关电容器采样电路可以用在电阻传感器中，电阻传感器在许多应用中用于测量物理参数，例如湿度、压力、液位和纯度以及接近度。为了足够准确，这种物理参数的测量需要非常高的阻抗输入模拟前端。常规的实现方式利用缓冲器(也称为缓冲器放大器)将电路的输入节点与开关解耦。图2中示出了这种装置，其中输入电流由缓冲放大器提供而不是由施加到输入节点11、12的输入信号提供。在采样电路之前使用输入缓冲放大器的主要缺点是：缓冲器的噪声和失调电压被引入采样电压中。***的电流消耗和空间需求增加。
在亚诺德半导体技术有限公司(Analog Devices)的应用手册AN-608“InputBuffers on∑-ΔADCs”和德州仪器(Texas Instruments)的应用报告SBAA090“InputCurrents for High-Resolution ADCs”示出了通过借助于缓冲器将输入节点与采样结构解耦来实现高输入阻抗的ADC。这些文档示出了永久使用缓冲器的通用实现方式，以及随之而来的噪声性能下降和电流消耗增加。
借助于部分采样可以避免来自缓冲器的噪声注入到输入信号。在该方法中，采样阶段的一半使用缓冲区执行，而另一半使用输入信号执行。该方法的缺点是，缓冲器的速度必须加倍，以在一半的建立时期内实现输出电压的良好建立。
如在凌特公司(Linear Technologies)的设计笔记368“Easy Drive’Delta-SigmaAnalog-to-Digital Converters Cancel Input Current Errors”和凌特公司的LTC2493数据手册中示出的，使用σ-δADC的采样方案来消除差分输入电流而不使用缓冲器。然而，共模输入电流不会被消除并且其贡献量取决于完全对称的输入端电压或调整输入共模到参考电压共模。
发明内容
本发明的目的是提供一种用于开关电容器采样电路的改进的电路装置以及操作这种电路装置的方法。
电路装置包括第一输入节点、第一输出节点、采样电容器部件以及可以在第一开关状态和第二开关状态之间切换的第一开关部件。第一开关部件耦合到采样电容器部件、第一输入节点以及第一输出节点，使得在第一开关状态下采样电容器部件导电连接到第一输入节点并且与第一输出节点断开，并且在第二开关状态下采样电容器部件与第一输入节点断开并且导电连接到第一输出节点。第一电荷存储元件经由第二开关部件耦合到第一输入节点，使得电荷存储元件在第一开关状态下充电并且在第二开关状态下放电，由此至少部分地补偿用于在第一开关状态下对采样电容器部件充电从第一输入节点流出的电流。换言之，电荷存储元件用作电流补偿部件。补偿电流在第二开关状态下流向第一输入节点。
开关部件可以包括几个开关，每个开关可以在被视为闭合的导通状态和被视为断开的非导通状态之间切换。在导通状态下，开关在直接连接开关的元件或节点之间形成导电连接，所述导电连接允许电流在这些元件或节点之间流动。在非导通状态下，开关形成断开，这避免了电流在直接连接开关的元件或节点之间流动。
采样电容器部件包括至少一个采样电容器。借助于采样电容器部件，包括第一开关状态和第二开关状态的开关部件的每个开关周期将特定量的电荷从输入节点转移到输出节点。
电荷存储元件可以包括电容器，所述电容器用作形成电荷源的电荷泵部件，以在第二开关状态下提供流向输入节点的电流，由此至少部分地补偿用于在第一开关状态下对采样电容器部件充电的电流。
电路装置还可以包括第二输入节点和第二输出节点，这允许在第一和第二输入节点之间施加差分输入电压，并在第一和第二输出节点之间提供差分输出电压。第一开关部件还耦合到第二输入节点和第二输出节点，使得在第一开关状态下采样电容器部件导电连接到第二输入节点并且与第二输出节点断开，并且在第二开关状态下采样电容器部件与第二输入节点断开并且导电连接到第二输出节点。第二电荷存储元件经由第二开关部件耦合到第二输入节点，使得第二电荷存储元件在第一开关状态下充电并且在第二开关状态下放电，由此至少部分地补偿用于在第一开关状态下对采样电容器部件充电的从第二输入节点流出的电流。补偿电流在第二开关状态下流向第二输入节点。
第一开关部件可以包括耦合在第一输入和输出节点之间的第一采样开关和第二采样开关以及耦合在第二输入和输出节点之间的第三采样开关和第四采样开关。采样电容器部件的端子布置在第一和第二采样开关之间以及第三和第四采样开关之间。电容器部件包括至少一个电容器。在第一开关状态(采样阶段)下，第一采样开关和第三采样开关闭合，由此将采样电容器部件导电连接到输入节点而不是输出节点。在第二开关状态(非采样阶段)下，第二采样开关和第四采样开关闭合，由此将已经存储在电容器部件中的电荷提供给输出节点。
包括第一电容器的第一电荷存储元件经由第一缓冲放大器部件充电。可替代地或此外，包括第二电容器的第二电荷存储元件经由第二缓冲放大器部件充电。每个缓冲放大器部件包括一个缓冲放大器(也被视为缓冲器)。缓冲放大器提供用于加载电容器的电流加负载，使得不需要来自输入节点的电流。
在非采样阶段期间，因为电荷被重新存储到输入节点，所以缓冲器的噪声不会被注入到信号。在具有低阻抗的输入源的情况中，在非采样阶段期间噪声由输入源吸收。在具有非常高的阻抗输入源的情况中，使用连接到输入节点的外部电容器可能是必要的，以获得稳定的输入信号。在非采样阶段期间，由电荷泵第一电容器和电荷泵第二电容器以及缓冲放大器注入的噪声被外部电容器滤除。
此外，尽管使用了缓冲放大器，但是速度需求比包括缓冲器的常规装置低两倍。因此，实现了电流节省而不降低任何性能。此外，因为在每个输入分支处补偿输入电流，所以消除了差模和共模输入电流。
总体而言，与常规电路相比，该电路装置实现了降低噪声、降低空间和电流消耗。
在一个实施例中，第一缓冲放大器部件具有输入和输出，输入耦合到第一输入节点。第二缓冲放大器部件具有输入和输出，输入耦合到第二输入节点。在第一开关状态下，第一电容器导电耦合到第一缓冲放大器部件和第二缓冲放大器部件的输出，并且在第二开关状态下，第一电容器的至少一个端子与第一缓冲放大器部件和第二缓冲放大器部件的输出断开。在第一开关状态下，第二电容器导电耦合到第一缓冲放大器和第二缓冲放大器部件的输出，并且在第二开关状态下，第二电容器的至少一个端子与第一缓冲放大器部件和第二缓冲放大器部件的输出断开。由此，在第一开关状态期间，当对输入节点之间的电压进行采样时可以对第一电容器和第二电容器充电。
第一电路分支包括第一缓冲放大器部件、下游的第一开关以及在第一开关的下游的第二开关。第一缓冲放大器部件的输入和第二开关耦合到第一输入节点。第二电路分支包括第二缓冲放大器部件、下游的第三开关和在第三开关的下游的第四开关。第二缓冲放大器部件的输入和第四开关耦合到第二输入节点。第五开关和下游的第六开关耦合在第一缓冲放大器部件和第二缓冲放大器部件的输出之间。第七开关和下游的第八开关耦合在第一缓冲放大器部件和第二缓冲放大器部件的输出之间。
第一电容器的一个端子布置在第一开关和第二开关之间；第一电容器的另一端子布置在第五开关和第六开关之间。第二电容器的一个端子布置在第三开关和第四开关之间；第二电容器的另一端子布置在第七开关和第八开关之间。
在第一开关状态期间，第一开关、第三开关、第五开关以及第七开关闭合。第二开关、第四开关、第六开关以及第八开关断开。由缓冲放大器提供的电流经由第一开关和第五开关流向第一电容器，并且经由第三开关和第七开关流向第二电容器，由此对所述第一电容器和第二电容器进行充电。在第一开关状态下，第一电容器和第二电容器并联连接在缓冲放大器之间。在第二开关状态期间，第一开关、第三开关、第五开关以及第七开关断开。第二开关、第四开关、第六开关以及第八开关闭合。电流分别从第一电容器和第二电容器流向第一输入节点和第二输入节点。
该装置允许在第一开关状态下第一电容器和第二电容器导电并联连接，由此对第一电容器和第二电容器充电。在第二开关状态下，第一电容器和第二电容器放电。所产生的电流流向第一输入节点和第二输入节点，以至少部分地补偿用于对采样电容器部件充电的电流。
第一电容器和第二电容器的电容相等或几乎相等，以实现良好的电流补偿。尽管如此，由缓冲放大器的失调导致的补偿误差可能发生。这些可以通过由第一缓冲放大器部件和第二缓冲放大器部件包括的斩波部件来消除。缓冲放大器部件的斩波部件布置在缓冲放大器的输入和输出处。
通过开关方案可以补偿电容差，其中用作第一电容器和第二电容器的电容器与采样电容器部件的电容器互换。第三开关部件具有第一端子对、第二端子对以及第三端子对，并且耦合在第一开关部件和第二开关部件与包含第一电容器、第二电容器以及采样电容器部件的电容部件之间。控制部件适于控制第三开关部件，使得电容部件中的一个导电耦合在第一端子对之间、电容部件中的另一个导电耦合在第二端子对之间、以及电容部件中的另一个导电耦合在第三端子对之间，由此以给定的耦合顺序将电容部件耦合到端子对。此外，控制部件适于改变耦合顺序。
在一个实施例中，第一端子布置在第一采样开关和第二采样开关之间。第二端子布置在第三采样开关和第四采样开关之间。第三端子布置在第一开关和第二开关之间。第四端子布置在第五开关和第六开关之间。第五端子布置在第三开关和第四开关之间。第六端子布置在第七开关和第八开关之间。控制部件适于控制第三开关部件，使得电容部件中的一个耦合在作为一端子对的第一端子和第二端子之间、电容部件中的另一个耦合在作为一端子对的第三端子和第四端子之间、以及电容部件中的另一个耦合在作为一端子对的第五端子和第六端子之间。控制部件还适于改变电容器部件的耦合，由此改变电容部件耦合在端子对之间的顺序。顺序可以旋转方式改变。
电路装置可以用在期望或需要高输入阻抗的每个模数转换器中。尤其地，电路装置在例如电阻性的环境、化学或物理传感器(例如用于压力、温度、湿度、气体传感器等)的电阻测量***中是有用的。在高速低功耗单片温度传感器中也是有用的。这种***可以在工业产品以及消费产品中找到。
一种操作方法涉及包括采样电容器部件的电路装置，所述采样电容器部件在第一开关状态下导电连接到第一输入节点并且与第一输出节点断开，并且在第二开关状态下与第一输入节点断开并且导电连接到第一输出节点，这允许在第一输入节点处采样并将采样值提供给第一输出节点。所述方法包括第一电荷存储元件在第一开关状态下充电并且在第二开关状态下放电，使得在第二开关状态下第一电流流向第一输入节点。
在一个实施例中，采样电容器部件在第一开关状态下导电连接到第二输入节点并且与第二输出节点断开，并且在第二开关状态下与第二输入节点断开并且导电连接到第二输出节点，这允许差分采样。在这种情况中，所述方法还包括：在第一开关状态下对第二储能元件充电，并且在第二开关状态下第二储能元件放电，使得第二电流在第二开关状态下流向第二输入节点。
第一电荷存储元件经由第一缓冲放大器部件充电。第一电流适于至少部分地补偿在第一开关状态下已经对采样电容器部件充电的电流。第二电荷存储元件经由第二缓冲放大器部件充电。第二电流适合于至少部分地补偿在第一开关状态下已经对电容器部件充电的电流。缓冲放大器提供用于加载第一电容器和第二电容器的电流，使得不需要来自输入节点的电流。在第二开关状态下流向第一输入节点和第二输入节点的补偿电流补偿用于在第一开关状态下对采样电容器部件充电所需的电流。
附图说明
现在将参考附图描述本发明的非限制性示例性实施例，其中：
图1示出了常规开关电容器采样电路的实施例。
图2示出了常规开关电容器采样电路的另一实施例。
图3示出了电路装置的实施例。
图4a和4b示出了电路装置的另一实施例。
图5示出了包括开关电容积分器的电路装置的实施例。
具体实施方式
图1示出了包括第一输入节点11和第二输入节点12的常规通用开关电容器采样电路的实施例。第一输入节点11经由第一采样开关S1和第二采样开关S2耦合到第一输出节点21。第二输入节点12经由第三采样开关S3和第四采样开关S4耦合到第二输出节点22。第一输出节点21和第二输出节点22连接到可以处理由采样电容器Cs提供的采样信息的另外的电路2。采样电容器Cs的一个端子布置在第一采样开关S1和第二采样开关S2之间。采样电容器Cs的另一端子布置在第三采样开关S3和第四采样开关S4之间。
在第一开关状态期间，第一采样开关和第三采样开关闭合，这是指所述第一采样开关和第三采样开关处于导通状态；由此采样电容器Cs导电连接到第一输入节点11和第二输入节点12。第二采样开关S2和第四采样开关S4断开，这是指所述第二采样开关和第四采样开关处于非导通状态；由此采样电容器Cs与输出节点21、22导电断开。电流I在输入节点11、12之间流动，由此对采样电容器Cs充电。
在第二开关状态期间，第一采样开关S1和第三采样开关S3断开；由此采样电容器Cs与第一输入节点11和第二输入节点12导电断开。第二采样开关S2和第四采样开关S4闭合；由此采样电容器Cs导电连接到第一输出节点21和第二输出节点22，并且采样电容器Cs存储的电荷被提供给另外的电路2。在第一开关状态下是闭合的采样开关由ph1表示。在第二开关状态下是闭合的开关由ph2表示。
采样电容器Cs经由两对采样开关S1、S3和S2、S4以给定频率交替地连接到第一输入节点11和第二输入节点12以及第一输出节点21和第二输出节点22。每个开关周期以开关频率Fs将特定量的电荷从输入节点11、12转移到输出节点21、22。
如图1所示的采样电路将差分输入电压Vp-Vn采样到采样电容器Cs中。如果以频率Fs执行采样，则在这种结构中的平均输入电流I为：
I＝Fs·Cs·(Vp-Vn) (1)。
因此，采样电路的等效输入阻抗为：
Z＝(Vp-Vn)/I＝1/(Fs·C) (2)。
图2示出了常规开关电容器采样电路的另一实施例，所述实施例与图1所示的实施例的不同之处在于第一缓冲放大器31和第二缓冲放大器32(也被视为第一缓冲器和第二缓冲器)。该采样电路是使用缓冲器的高输入阻抗开关电容器采样电路。
第一缓冲放大器31布置在第一输入节点11和第一采样开关S1之间。第二缓冲放大器32布置在第二输入节点12和第三采样开关S3之间。在该实施例中，第一输入节点11和第二输入节点12借助于第一缓冲放大器31和第二缓冲放大器32与采样开关S1、S2、S3、S4解耦。由此，输入电流由缓冲放大器31、32而不是由输入信号提供。在采样电路之前使用输入缓冲器的主要缺点是：缓冲器的噪声和失调电压被引入到采样电压中。***的电流消耗和空间需求增加。
图3示出了根据本发明的电路装置的实施例。该实施例包括用于通用开关电容器前端的输入电流补偿电路3。高输入阻抗开关电容器电路的输入电流借助于使用电容性电荷泵来补偿。
电路装置包括如图1布置并结合其描述的采样电容器Cs和第一采样开关S1、第二采样开关S2、第三采样开关S3以及第四采样开关S4。该采样电路可以用作ADC输入。电路装置还包括耦合到第一输入节点11和第二输入节点12的输入电流补偿电路3。
输入电流补偿电路3包括第一电容器C1和第二电容器C2，这两个电荷存储元件用作电荷泵电容器。第二开关部件允许第一电容器C1和第二电容器C2充电和放电。第二开关部件包括第一开关S01、第二开关S02、第三开关S03、第四开关S04、第五开关S05、第六开关S06、第七开关S07以及第八开关S08。
第一电路分支包括具有输入311和输出312的第一缓冲放大器31、第一开关S01以及第二开关S02。第一开关S01耦合在输出312的下游。第二开关S02耦合在第一开关S01的下游。第一缓冲放大器31的输入311和第二开关S02连接到第一输入节点11。
第二电路分支包括具有输入321和输出322的第二缓冲放大器32、第三开关S03以及第四开关S04。第三开关S03耦合在输出322的下游。第四开关S04耦合在第三开关S03的下游。第二缓冲放大器32的输入321和第四开关S04连接到第二输入节点12。
第五开关S05和第六开关S06耦合在第一缓冲放大器31和第二缓冲放大器32的输出312、322之间。第七开关S07和第八开关S08耦合在第一缓冲放大器31和第二缓冲放大器32的输出312、322之间。
在第一开关状态期间，不仅第一采样开关S1和第三采样开关S3闭合，而且第一开关S01、第三开关S03、第五开关S05以及第七开关S07也闭合，由ph1表示。第二采样开关S2和第四采样开关S4以及第二开关S02、第四开关S04、第六开关S06以及第八开关S08断开。因此，根据第一输入节点11和第二输入节点12之间的电压差Vp-Vn，对采样电容器Cs以及第一电容器C1和第二电容器C2充电。
在第二开关状态期间，不仅第二采样开关S2和第四采样开关S4闭合而且第二开关S02、第四开关S04、第六开关S06以及第八开关S08也闭合。第一采样开关S1和第三采样开关S3以及第一开关S01、第三开关S03、第五开关S05以及第七开关S07断开。在第二开关状态期间，存储在采样电容器Cs中的电荷被提供给另外的电路2。此外，存储在第一电容器C1和第二电容器C2中的电荷分别使电流流向第一输入节点11和第二输入节点12。这些电流补偿了用于对采样电容器Cs充电而流过的电流。
对电路装置进行时钟控制，使得第一开关状态(也可以视为第一阶段或采样阶段)和第二开关状态(也可以视为第二阶段或非采样阶段)交替。在第一开关状态期间闭合的开关和采样开关由ph1表示。在第二开关状态期间闭合的开关和采样开关由ph2表示。
在第一开关状态(即，采样阶段)期间，第一输入节点11和第二输入节点12之间的输入电压通过第一输入缓冲放大器31和第二输入缓冲放大器32被采样到电荷泵第一电容器C1和电荷泵第二电容器C2中。缓冲放大器31、32提供用于加载电荷泵第一电容器C1和电荷泵第二电容器C2的电流，因此不需要从第一输入节点11和第二输入节点12的输入信号获得电流。在相同的时钟阶段，输入电压被采样到采样电容器Cs中。用于充电采样电容器Cs的平均输入电流是上述等式(1)中描述的电流。
在第二开关状态期间，在先前的第一开关状态期间存储在采样电容器Cs中的电荷被重新分配到模拟前端的另外的电路2(例如可以是σ以δADC的开关电容积分器)中。在相同的时钟阶段，存储在电荷泵第一电容器C1和电荷泵第二电容器C2中的电荷被重新存储到输入节点11、12。这种电荷也从缓冲放大器31、32重新存储，避免任何来自任意输入节点11、12的电荷。重新存储电荷补偿了在先前的第一开关状态下已经被采样到采样电容器Cs中的电流。
在非常高阻抗的输入源的情况中，使用连接到ADC输入(参见图3中的Vp、Vn和11、12)的外部电容器可能是必要的，以获得稳定的输入信号。在非采样阶段，由电荷泵和缓冲器注入的噪声可能会被外部电容器滤除。
回到图3，如图3所示的在输入电流补偿电路3中使用的缓冲放大器31、32的失调电压在提供给输入节点11、12的电流中引入误差。导致非理想的输入电流补偿的另一个误差源是电荷泵第一电容器C1和电荷泵第二电容器C2与采样电容器Cs之间的失配。如果考虑所有误差源，则流过未补偿输入的电流为：
Ip＝-In＝(Vp-Vn)·Fs·C (3)。
在每个输入节点11、12处由电荷泵第一电容器C1和电荷泵第二电容器C2提供的电流为：
Ichp＝-Ichn＝C′·Fs·(-Vp+Vn-Voff1+Voff2) (4)。
其中，C’是第一电容器C1和第二电容器C2的电容，Voff1和Voff2是分别用于输入信号Vp和Vn的缓冲放大器31、32的失调。
流过每个输入节点11、12的净电流为：
等式(5)应该等于零。然而，以上等式(5)清楚地示出，补偿可以包括由缓冲放大器31、32的失调电压和在电容器Cs、C1、C2之间的电容差导致的误差。前者导致包括Voff2-Voff1的第二项。后者导致失配项C-C'。
为了使这些误差最小，在缓冲放大器31、32的输入和输出处可以使用斩波技术，所述斩波技术将减小失调Voff1和Voff2的值。
通过在电荷泵和信号采样网络之间动态旋转电容器Cs、C1、C2，可以使由误差项(C-C’)表示的失配误差最小。
图4a和4b示出了包括上述用于使误差最小的部件的另一实施例。为了避免重复，仅描述相对于图3的差异。
第一缓冲放大器部件和第二缓冲放大器部件包括具有上游和下游斩波部件315、316、325、326的缓冲放大器31、32；斩波是连续时间调制技术。首先，输入信号通过斩波器315、325，所述斩波器将输入信号转换成斩波频率的方波电压。然后，所调制的信号由缓冲放大器31、32放大。另一斩波器316、326将所放大的信号解调回DC。失调将由斩波部件315、316、325、326滤除。
此外，开关部件包括布置在第一采样开关S1和第二采样开关S2之间的第一端子Cint、布置在第三采样开关S3和第四采样开关S4之间的第二端子Cinb、布置在第一开关S01和第二开关S02之间的第三端子C1t、布置在第五开关S05和第六开关S06之间的第四端子C1b、布置在第七开关S07和第八开关S08之间的第五端子C2t以及布置在第三开关S03和第四开关S04之间的第六端子C2b。包含电容器Cs、C1、C2(用作采样电容器和电荷泵电容器)的电容器C中的一个可以耦合在第一端子Cint和第二端子Cinb之间。电容器C中的一个可以耦合在第三端子C1t和第四端子C1b之间。电容器C中的一个可以耦合在第五端子C2t和第六端子C2b之间。控制部件4适于控制如图4b所示的包括多个开关5的第三开关部件；开关5耦合在第一端子Cint、第二端子Cinb、第三端子C1t、第四端子C1b、第五端子C2t以及第六端子C2b与用作采样电容器Cs的电容器C和第一电容器C1和第二电容器C2之间。以此方式控制多个开关5，一个电容器C可以导电连接在第一端子Cint和第二端子Cinb之间。一个电容器可以导电连接在第三端子C1t和第四端子C1b之间。一个电容器可以导电连接在第五端子C2t和第六端子C2b之间。电容器到端子的分配可以由控制部件4控制以顺时针的方式切换。时钟信号Clk_rot施加到控制部件4。
在一个实施例中，存储在控制部件4中的旋转算法导致电容器C以顺时针方向旋转。这种旋转电容器C可以包含第一、第二以及第三旋转电容器。首先，第一旋转电容器用作导电连接在第一端子Cint和第二端子Cinb之间的采样电容器Cs；第二旋转电容器和第三旋转电容器分别用作连接在第三端子C1t和第四端子C1b之间以及第五端子C2t和第六端子C2b之间的电荷泵第一电容器C1和电荷泵第二电容器C2。在切换之后，第三旋转电容器用作导电连接在第一端子Cint和第二端子Cinb之间的采样电容器Cs；第一旋转电容器和第二旋转电容器分别用作连接在第三端子C1t和第四端子C1b之间以及第五端子C2t和第六端子C2b之间的电荷泵第一电容器C1和电荷泵第二电容器C2。在再次切换之后，第二旋转电容器用作导电连接在第一端子Cint和第二端子Cinb之间的采样电容器Cs。第三旋转电容器和第一旋转电容器分别用作连接在第三端子C1t和第四端子C1b之间以及第五端子C2t和第六端子C2b之间的电荷泵第一电容器C1和电容器第二电容器C2。然后，在再次切换之后，第一旋转电容器再次用作导电连接在第一端子Cint和第二端子Cinb之间的采样电容器Cs；第二旋转电容器和第三旋转电容器再次分别用作电荷泵第一电容器C1和电荷泵第二电容器C2。可以设想以不同方式改变电容器顺序的其他开关方案。
应当提及的是，电路装置的实施例可以包括在缓冲器中使用的斩波或者实现动态元件匹配/电容器旋转。如上所述的替代实施例包括两者。
所提出的用于输入电流补偿的技术能够用在所有类型的开关电容器电路，例如采样保持、σ-δADC、逐次逼近ADC(SAR ADC)、乘法DAC等。
图5示出了包括如结合图3或4a、4b示例性描述的输入电流补偿模块3的开关电容积分器的实施例，所述开关电容积分器可以通常用在σ-δ调制器中。
该电路装置包括第一输入节点11和第二输入节点12；输入电压Vip、Vin可以施加到第一输入节点11和第二输入节点12。
第一输入节点11和第二输入节点12耦合到如结合图3或图4a、4b示例性地描述的输入电流补偿电路3。
采样电容器部件包括第一采样电容器Cs1和第二采样电容器Cs2。第一采样电容器Cs1的一个端子经由第一采样开关S11耦合到第一输入节点11，并且经由第二采样开关S12耦合到模拟地AGND。第一采样电容器Cs1的另一个端子经由第三采样开关S13耦合到运算放大器6的输入61，并且经由第四采样开关S14耦合到模拟地AGND。第二采样电容器Cs2以类似的方式经由第五采样开关S15、第六采样开关S16、第七采样开关S17以及第八采样开关S18耦合到第二输入节点12、运算放大器6的第二输入62以及模拟地AGND。
运算放大器6的第一输入61经由积分电容器Cint1和复位开关Sreset的并联连接耦合到运算放大器6的第一输出63。运算放大器6的第二输入端62经由积分电容器Cint2和复位开关Sreset的并联连接耦合到运算放大器6的第二输出64。
在第一开关状态ph1期间，当第一采样开关S11、第四采样开关S14、第五采样开关S15以及第八采样开关S18闭合并且第二采样开关S12、第三采样开关S13、第六采样开关S16以及第七采样开关S17断开时，对采样电容器Cs1、Cs2充电。在第二开关状态ph2期间，当第一采样开关S11、第四采样开关S141、第五采样开关S15以及第八采样开关S18以及复位开关断开并且第二采样开关S12、第三采样开关S13、第六采样开关S16以及第七采样开关S17闭合时，电荷被转移到积分电容器Cint1、Cint2，当复位开关Sreset闭合时，所述积分电容器之后会放电。
上述电路是σ-δ调制器的一部分，所述电路还包括1比特数模转换器(DAC)，所述数模转换器包括第一数模转换器电容器Cdac1和第二数模转换器电容器Cdac2。第一数模转换器电容器Cdac1的一个端子经由开关S71耦合到第一参考电压VREFP、并且经由开关S72耦合到第二参考电压VREFN，并且经由开关S73耦合到模拟地AGND。另一个端子经由开关S74耦合到运算放大器6的第一输入61并且经由另一开关S75耦合到模拟地AGND。第二数模转换器电容器Cdac2以类似的方式经由开关S76、S77、S78、S79、S80耦合到参考电压VREFP、VREFN、模拟地AGND以及运算放大器6的第二输入62。
在第一开关状态期间，通过将第一数模转换器Cdac1和第二数模转换器Cdac2导电连接到第一参考电压VREFP或者第二参考电压VREFN来对所述第一数模转换器Cdac1和第二数模转换器Cdac2充电。在第二开关状态期间，这些电荷被转移到运算放大器6的输入61、62，所述输入用作从数模转换器Cdac1、Cdac2和采样转换器Cs1、Cs2流出的电荷的汇总点，所述数模转换器和采样转换器在相同阶段提供其存储的电荷。借助于积分电容器Cint1、Cint2来积分所产生的电流值。
在第一开关状态下闭合并且在第二开关状态下断开的开关和采样开关由φ1、φ1A以及φ1B表示。在第一开关状态下断开并且在第二开关状态下闭合的开关和采样开关由φ2表示。
模拟输入电压和1比特数模转换器(DAC)的输出是差分的，在运算放大器6处提供模拟电压。该电压被提供给积分器，所述积分器的输出Voutp、Voutn沿负或正方向行进。
然而，所提出的技术能够用在所有类型的开关电容器电路中，诸如：采样保持、σ-δADC、逐次逼近ADC、乘法DAC等。
本发明的保护范围不限于上文给出的示例。本发明体现在每个新颖特征和特征的每个组合中、特别是包括在权利要求中说明的任何特征的每个组合中，即使该功能或功能的这种组合在权利要求或实施例中没有明确说明。
附图标记列表
2 电路
3 补偿电路
4 控制部件
5 开关部件
6 运算放大器
11、12 输入节点
31、32 缓冲放大器
61、62、311、321 输入
63、64、312、322 输出
315、316、325、326 斩波器
AGND 模拟地
C1、C2、Cs、Cs1、Cs2、
Cint1、Cint2、C 电容器
Clk_rot 时钟信号
Cint、Cinb、C1t、
C1b、C2t、C2b 端子
I、Ip、In、Ichp、Ichn、
Iinp、Iinp 电流
ph1、ph2、Φ1、Φ1A、Φ1B、Φ2 相位
S01、S02、S03、S04、S05、S06、
S07、S08、S71、S72、S73、S74、
S75、S76、S77、S78、S79、S80、
Sreset 开关
S1、S2、S3、S4、S11、S12、
S13、S14、S15、S16、S17、S18 采样开关
Vp、Vn、Vip、Vin、Voutp、Voutn、
VREFP、VREFN 电压

Claims (18)

1.一种电路装置，包括
-第一输入节点(11)；
-第一输出节点(21)；
-采样电容器部件(Cs、Cs1、Cs2)；
-第一开关部件，其能够在第一开关状态和第二开关状态之间切换，所述第一开关部件耦合到所述采样电容器部件(Cs、Cs1、Cs2)、所述第一输入节点(11)和第一输出节点(21)，使得在第一开关状态下，所述采样电容器部件(Cs、Cs1、Cs2)导电连接到所述第一输入节点(11)并且与所述第一输出节点(21)断开，并且在第二开关状态下，所述采样电容器部件(Cs、Cs1、Cs2)与所述第一输入节点(11)断开并且导电连接到所述第一输出节点(21)；
-第一电荷存储元件，经由第二开关部件耦合到所述第一输入节点(11)，使得所述电荷存储元件在第一开关状态下充电并且在第二开关状态下放电，由此至少部分地补偿用于在第一开关状态下对采样电容器部件(Cs、Cs1、Cs2)充电的电流。
2.根据权利要求1所述的电路装置，还包括
-第二输入节点(12)；
-第二输出节点(22)；
-第二电荷存储元件，其经由所述第二开关部件耦合到所述第二输入节点(12)，使得所述第二电荷存储元件在第一开关状态下充电并且在第二开关状态下放电；
-其中，所述第一开关部件耦合到所述第二输入节点(12)和第二输出节点(22)，使得在第一开关状态下，所述采样电容器部件(Cs、Cs1、Cs2)导电连接到所述第二输入节点(12)并且与所述第二输出节点(22)断开，并且在第二开关状态下，所述采样电容器部件(Cs、Cs1、Cs2)与所述第二输入节点(12)断开并且导电地耦合到所述第二输出节点(22)，由此至少部分地补偿用于在第一开关状态下对所述采样电容器部件(Cs、Cs1、Cs2)充电的电流。
3.根据权利要求2所述的电路装置，
其中，包括第一电容器(C1)的所述第一电荷存储元件经由第一缓冲放大器部件(31)充电和/或包括第二电容器(C2)的第二电荷存储元件经由第二缓冲放大器部件(32)充电。
4.根据权利要求3所述的电路装置，
其中，所述第一电容器(C1)和所述第二电容器(C2)的电容相等或几乎相等。
5.根据权利要求3所述的电路装置，
其中，所述第一缓冲放大器部件(31)和/或所述第二缓冲放大器部件(32)包括斩波部件(315、316、325、326)。
6.根据权利要求3所述的电路装置，
其中，所述第一缓冲放大器部件(31)具有输入(311)和输出(312)，所述输入耦合到所述第一输入节点(11)，所述第二缓冲放大器部件(32)具有输入(321)和输出(322)，所述输入耦合到所述第二输入节点(12)；
在第一开关状态下，所述第一电容器(C1)导电耦合到所述第一缓冲放大器部件(31)和所述第二缓冲放大器部件(32)的输出(312、322)，并且在第二开关状态下，所述第一电容器(C1)的至少一个端子与所述第一缓冲放大器部件(31)和所述第二缓冲放大器部件(32)的输出(312、322)断开；
在第一开关状态下，所述第二电容器(C2)导电耦合到所述第一缓冲放大器部件(31)和所述第二缓冲放大器部件(32)的输出(312、322)，并且在第二开关状态下，所述第二电容器(C2)的至少一个端子与所述第一缓冲放大器部件(31)和所述第二缓冲放大器部件(32)的输出(312、322)断开；
在第一开关状态下，所述第一电容器(C1)和所述第二电容器(C2)并联地导电连接。
7.根据权利要求3所述的电路装置，
其中，第一电路分支包括所述第一缓冲放大器部件(31)、下游的第一开关(S01)以及在所述第一开关(S01)的下游的第二开关(S02)；所述第一缓冲放大器部件(31)的输入(311)和所述第二开关(S02)耦合到所述第一输入节点(11)。
8.根据权利要求3所述的电路装置，其中，第二电路分支包括所述第二缓冲放大器部件(32)、下游的第三开关(S03)以及在所述第三开关(S03)的下游的第四开关(S04)；所述第二缓冲放大器部件(32)的输入(321)和所述第四开关(S04)耦合到所述第二输入节点(12)。
9.根据权利要求8所述的电路装置，其中，第五开关(S05)和下游的第六开关(S06)耦合在所述第一缓冲放大器部件(31)和所述第二缓冲放大器部件(32)的输出(312、322)之间；并且其中，第七开关(S07)和下游的第八开关(S08)耦合在所述第一缓冲放大器部件(31)和所述第二缓冲放大器部件(32)的输出(312、322)之间。
10.根据权利要求9所述的电路装置，其中，所述第一电容器(C1)的一个端子布置在所述第一开关(S01)和所述第二开关(S02)之间；所述第一电容器(C1)的另一个端子布置在所述第五开关(S05)和所述第六开关(S06)之间；
并且其中，所述第二电容器(C2)的一个端子布置在所述第三开关(S03)和所述第四开关(S04)之间；所述第二电容器(C2)的另一个端子布置在所述第七开关(S07)和所述第八开关(S08)之间。
11.根据权利要求3所述的电路装置，
其中，所述第一开关部件包括耦合在所述第一输入节点(11)和所述第一输出节点(21)之间的第一采样开关(S1)和第二采样开关(S2)，以及，耦合在所述第二输入节点(12)和所述第二输出节点(22)之间的第三采样开关(S3)和第四采样开关(S4)。
12.根据权利要求11所述的电路装置，还包括
-第三开关部件(5)，其具有第一端子对(Cint、Cinb)、第二端子对(C1t、C1b)以及第三端子对(C2t、C2b)并且耦合在所述第一开关部件和第二开关部件与包含所述第一电容器(C1)、第二电容器(C2)以及采样电容器部件(Cs、Cs1、Cs2)的电容部件(C)之间；
-控制部件(4)，其用于控制所述第三开关部件(5)，使得电容部件(C)中的一个电容部件导电耦合在所述第一端子对(Cint、Cinb)之间，电容部件(C)中的另一个电容部件导电耦合在所述第二端子对(C1t、C1b)之间，以及电容部件(C)中的另一个电容部件导电耦合在所述第三端子对(C2t、C2b)之间；由此以给定的耦合顺序将所述电容部件(C)耦合到端子对(Cint、Cinb、C1t、C1b、C2t、C2b)；所述控制部件(4)适于改变耦合顺序。
13.根据权利要求3所述的电路装置，
其中，所述第一电容器形成第一电荷源，用于在第二开关状态下提供流向所述第一输入节点(11)的电流，由此至少部分地补偿用于在第一开关状态下对所述采样电容器部件(Cs、Cs1、Cs2)充电的电流。
14.一种模数转换器，包括根据权利要求1所述的电路装置。
15.一种测量设备，包括根据权利要求12所述的电路装置。
16.一种用于操作包括采样电容器部件(Cs、Cs1、Cs2)的电路装置的方法，所述采样电容器部件(Cs、Cs1、Cs2)在第一开关部件的第一开关状态下通过第一开关部件导电连接到第一输入节点(11)并且与第一输出节点(21)断开，并且在第一开关部件的第二开关状态下与所述第一输入节点(11)断开并且导电连接到所述第一输出节点(21)；所述方法包括：
在第一开关部件的第一开关状态下对经由第二开关部件耦合到所述第一输入节点的第一电荷存储元件充电并且在第一开关部件的第二开关状态下对所述第一电荷存储元件放电，使得在第一开关部件的第二开关状态下第一补偿电流流向所述第一输入节点(11)。
17.根据权利要求16所述的方法，
其中，在第一开关状态下，所述采样电容器部件(Cs、Cs1、Cs2)导电连接到第二输入节点(12)并且与第二输出节点(22)断开；并且在第二开关状态下，所述采样电容器部件(Cs、Cs1、Cs2)与所述第二输入节点(12)断开并且导电连接到所述第二输出节点(22)；所述方法还包括：
在第一开关状态下对第二电荷存储元件充电，并且在第二开关状态下将所述第二电荷存储元件放电，使得在第二开关状态下第二补偿电流流向所述第二输入节点(12)。
18.根据权利要求17所述的方法，
其中，经由第一缓冲放大器部件(31)对所述第一电荷存储元件充电；所述第一补偿电流适于至少部分地补偿在第一开关状态下已经对所述采样电容器部件(Cs、Cs1、Cs2)充电的电流；
和/或其中，经由第二缓冲放大器部件(32)对所述第二电荷存储元件充电；所述第二补偿电流适于至少部分地补偿在第一开关状态下已经对所述采样电容器部件(Cs、Cs1、Cs2)充电的电流。
CN201880048651.4A 2017-07-20 2018-07-18 电路装置和操作电路装置的方法 Active CN111034034B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17182348.7A EP3432470B1 (en) 2017-07-20 2017-07-20 A circuit arrangement and a method for operating a circuit arrangement
EP17182348.7 2017-07-20
PCT/EP2018/069487 WO2019016256A1 (en) 2017-07-20 2018-07-18 CIRCUIT ARRANGEMENT AND METHOD FOR OPERATING A CIRCUIT ARRANGEMENT

Publications (2)

Publication Number Publication Date
CN111034034A CN111034034A (zh) 2020-04-17
CN111034034B true CN111034034B (zh) 2024-06-07

Family

ID=59501170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048651.4A Active CN111034034B (zh) 2017-07-20 2018-07-18 电路装置和操作电路装置的方法

Country Status (4)

Country Link
US (1) US11095262B2 (zh)
EP (1) EP3432470B1 (zh)
CN (1) CN111034034B (zh)
WO (1) WO2019016256A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418890B1 (en) * 2021-04-15 2022-08-16 Knowles Electronics, Llc Digital sensors, electrical circuits and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651564A (zh) * 2011-02-28 2012-08-29 上海优昌电源科技有限公司 一种利用电容升压充电电路
CN103533721A (zh) * 2013-10-31 2014-01-22 矽力杰半导体技术(杭州)有限公司 脉冲式电流led驱动电路
CN106160671A (zh) * 2015-04-10 2016-11-23 无锡华润上华半导体有限公司 信号放大电路
US9571118B1 (en) * 2016-06-27 2017-02-14 Freescale Semiconductor, Inc. Pre-charge buffer for analog-to-digital converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157956B2 (en) * 2004-12-03 2007-01-02 Silicon Laboratories, Inc. Switched capacitor input circuit and method therefor
US7167119B1 (en) * 2005-12-20 2007-01-23 Cirrus Logic, Inc. Delta-sigma modulators with double sampling input networks and systems using the same
EP2367285B1 (en) * 2010-03-19 2016-05-11 Nxp B.V. A sample-and-hold amplifier
US10115475B2 (en) * 2015-12-02 2018-10-30 Nxp Usa, Inc. Compensation circuit for compensating for an input charge in a sample and hold circuit
EP3379726A1 (en) 2017-03-23 2018-09-26 ams AG Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651564A (zh) * 2011-02-28 2012-08-29 上海优昌电源科技有限公司 一种利用电容升压充电电路
CN103533721A (zh) * 2013-10-31 2014-01-22 矽力杰半导体技术(杭州)有限公司 脉冲式电流led驱动电路
CN106160671A (zh) * 2015-04-10 2016-11-23 无锡华润上华半导体有限公司 信号放大电路
US9571118B1 (en) * 2016-06-27 2017-02-14 Freescale Semiconductor, Inc. Pre-charge buffer for analog-to-digital converter

Also Published As

Publication number Publication date
WO2019016256A1 (en) 2019-01-24
US20200220510A1 (en) 2020-07-09
EP3432470B1 (en) 2020-12-23
EP3432470A1 (en) 2019-01-23
CN111034034A (zh) 2020-04-17
US11095262B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
US7250886B1 (en) Sigma-delta modulator
US9660662B2 (en) Successive approximation sigma delta analog-to-digital converters
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US8232905B2 (en) Sequentially configured analog to digital converter
TWI535221B (zh) 用於切換式電容器積分三角調變器之二階段增益校正及其方法
US7786767B2 (en) Common-mode insensitive sampler
US11265008B2 (en) Successive approximation register (SAR) analog to digital converter (ADC)
EP2401814B1 (en) Capacitive voltage divider
US11031949B2 (en) Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion
EP3567720A1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
EP1076874A1 (en) Method and circuit for compensating the non-linearity of capacitors
US10284222B1 (en) Delta-sigma converter with pre-charging based on quantizer output code
WO2018141806A1 (en) Signal processing arrangement for a hall sensor and signal processing method for a hall sensor
CN111034034B (zh) 电路装置和操作电路装置的方法
CN111034051B (zh) 使用自举开关的开关电容dac
CA2494264C (en) Switched capacitor system, method, and use
CN115412095A (zh) 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路
US10461765B2 (en) Successive approximation type AD converter and sensor device
US10044368B2 (en) Sigma delta analog to digital converter
CN118214428A (zh) 用于差分输入、电压感测、开关电容、σ-δ调制器的低延迟、平均输入电流抵消
CN118214427A (zh) 用于模数转换器的可数字修调的输入电流抵消电路
CN110768669A (zh) 模拟数字转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant