CN111027266A - 一种多个fpga的设计分割的方法、***、存储介质及终端 - Google Patents
一种多个fpga的设计分割的方法、***、存储介质及终端 Download PDFInfo
- Publication number
- CN111027266A CN111027266A CN201911239513.7A CN201911239513A CN111027266A CN 111027266 A CN111027266 A CN 111027266A CN 201911239513 A CN201911239513 A CN 201911239513A CN 111027266 A CN111027266 A CN 111027266A
- Authority
- CN
- China
- Prior art keywords
- library file
- user
- netlist library
- cutting boundary
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000013461 design Methods 0.000 claims abstract description 46
- 238000012545 processing Methods 0.000 claims abstract description 16
- 230000011218 segmentation Effects 0.000 claims abstract description 16
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 13
- 238000000638 solvent extraction Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000003491 array Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911239513.7A CN111027266A (zh) | 2019-12-06 | 2019-12-06 | 一种多个fpga的设计分割的方法、***、存储介质及终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911239513.7A CN111027266A (zh) | 2019-12-06 | 2019-12-06 | 一种多个fpga的设计分割的方法、***、存储介质及终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111027266A true CN111027266A (zh) | 2020-04-17 |
Family
ID=70207401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911239513.7A Pending CN111027266A (zh) | 2019-12-06 | 2019-12-06 | 一种多个fpga的设计分割的方法、***、存储介质及终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111027266A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112084735A (zh) * | 2020-09-03 | 2020-12-15 | 国微集团(深圳)有限公司 | 一种基于rtl源码的fpga切割方法及*** |
CN112183002A (zh) * | 2020-12-02 | 2021-01-05 | 上海国微思尔芯技术股份有限公司 | 一种基于fpga逻辑的软件分割方法 |
CN112257369A (zh) * | 2020-12-21 | 2021-01-22 | 上海国微思尔芯技术股份有限公司 | 一种逻辑设计分割方法及*** |
CN112329368A (zh) * | 2020-10-30 | 2021-02-05 | 盛科网络(苏州)有限公司 | 自动调整分割方案的方法、设备和存储介质 |
CN112329367A (zh) * | 2020-12-02 | 2021-02-05 | 国微集团(深圳)有限公司 | 一种基于图卷积神经网络的逻辑设计切割方法及*** |
CN112416362A (zh) * | 2020-12-11 | 2021-02-26 | 北京华大九天软件有限公司 | 一种pdk编译功能的实现方法 |
CN112486248A (zh) * | 2020-11-20 | 2021-03-12 | 芯原微电子(上海)股份有限公司 | 基于多fpga互联的收发信号恢复方法、***以及终端 |
CN113255273A (zh) * | 2021-06-07 | 2021-08-13 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113255265A (zh) * | 2021-06-07 | 2021-08-13 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113504463A (zh) * | 2021-07-02 | 2021-10-15 | 芯启源(上海)半导体科技有限公司 | 一种fpga原型验证中探针信号复用方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050183055A1 (en) * | 2004-02-04 | 2005-08-18 | Nortel Networks Limited | Method and apparatus for automating the design of programmable logic devices |
CN102789512A (zh) * | 2011-05-20 | 2012-11-21 | 中国科学院微电子研究所 | multi-FPGA***的EDA工具设计方法和装置 |
CN106202761A (zh) * | 2016-07-15 | 2016-12-07 | 中国电子科技集团公司第五十八研究所 | 用于大容量fpga电路功能仿真的最优网表的生成方法 |
CN108287932A (zh) * | 2017-01-10 | 2018-07-17 | 上海复旦微电子集团股份有限公司 | 一种基于解析方法的总体fpga自动化布局方法 |
CN109284578A (zh) * | 2018-02-27 | 2019-01-29 | 上海安路信息科技有限公司 | 逻辑电路布局布线方法、图形化显示方法及其*** |
-
2019
- 2019-12-06 CN CN201911239513.7A patent/CN111027266A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050183055A1 (en) * | 2004-02-04 | 2005-08-18 | Nortel Networks Limited | Method and apparatus for automating the design of programmable logic devices |
CN102789512A (zh) * | 2011-05-20 | 2012-11-21 | 中国科学院微电子研究所 | multi-FPGA***的EDA工具设计方法和装置 |
CN106202761A (zh) * | 2016-07-15 | 2016-12-07 | 中国电子科技集团公司第五十八研究所 | 用于大容量fpga电路功能仿真的最优网表的生成方法 |
CN108287932A (zh) * | 2017-01-10 | 2018-07-17 | 上海复旦微电子集团股份有限公司 | 一种基于解析方法的总体fpga自动化布局方法 |
CN109284578A (zh) * | 2018-02-27 | 2019-01-29 | 上海安路信息科技有限公司 | 逻辑电路布局布线方法、图形化显示方法及其*** |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022047849A1 (zh) * | 2020-09-03 | 2022-03-10 | 国微集团(深圳)有限公司 | 一种基于rtl源码的fpga切割方法及*** |
CN112084735A (zh) * | 2020-09-03 | 2020-12-15 | 国微集团(深圳)有限公司 | 一种基于rtl源码的fpga切割方法及*** |
CN112084735B (zh) * | 2020-09-03 | 2023-12-22 | 深圳国微晶锐技术有限公司 | 一种基于rtl源码的fpga切割方法及*** |
CN112329368A (zh) * | 2020-10-30 | 2021-02-05 | 盛科网络(苏州)有限公司 | 自动调整分割方案的方法、设备和存储介质 |
CN112329368B (zh) * | 2020-10-30 | 2024-04-12 | 苏州盛科通信股份有限公司 | 自动调整分割方案的方法、设备和存储介质 |
CN112486248A (zh) * | 2020-11-20 | 2021-03-12 | 芯原微电子(上海)股份有限公司 | 基于多fpga互联的收发信号恢复方法、***以及终端 |
CN112183002A (zh) * | 2020-12-02 | 2021-01-05 | 上海国微思尔芯技术股份有限公司 | 一种基于fpga逻辑的软件分割方法 |
CN112329367A (zh) * | 2020-12-02 | 2021-02-05 | 国微集团(深圳)有限公司 | 一种基于图卷积神经网络的逻辑设计切割方法及*** |
CN112183002B (zh) * | 2020-12-02 | 2021-03-16 | 上海国微思尔芯技术股份有限公司 | 一种基于fpga逻辑的软件分割方法 |
CN112416362A (zh) * | 2020-12-11 | 2021-02-26 | 北京华大九天软件有限公司 | 一种pdk编译功能的实现方法 |
CN112257369A (zh) * | 2020-12-21 | 2021-01-22 | 上海国微思尔芯技术股份有限公司 | 一种逻辑设计分割方法及*** |
CN113255273A (zh) * | 2021-06-07 | 2021-08-13 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113255273B (zh) * | 2021-06-07 | 2021-10-01 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
WO2022257331A1 (zh) * | 2021-06-07 | 2022-12-15 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113255265B (zh) * | 2021-06-07 | 2021-09-28 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113255265A (zh) * | 2021-06-07 | 2021-08-13 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113504463A (zh) * | 2021-07-02 | 2021-10-15 | 芯启源(上海)半导体科技有限公司 | 一种fpga原型验证中探针信号复用方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111027266A (zh) | 一种多个fpga的设计分割的方法、***、存储介质及终端 | |
CN111125975B (zh) | 一种fpga时分复用多路数据传输的方法、存储介质及终端 | |
US20140298281A1 (en) | Method of global design closure at top level and driving of downstream implementation flow | |
US20100122228A1 (en) | Method and system for conducting design explorations of an integrated circuit | |
WO2020073631A1 (zh) | 3d仿真数据的生成方法、***、计算机存储介质及设备 | |
US9384313B2 (en) | Systems and methods for increasing debugging visibility of prototyping systems | |
CN113255258B (zh) | 逻辑综合方法、装置、电子设备及存储介质 | |
US8516417B2 (en) | Method and system for repartitioning a hierarchical circuit design | |
US20030065965A1 (en) | Circuit reduction technique for improving clock net analysis performance | |
CN112818457A (zh) | 基于cad图纸的bim模型智能生成方法及*** | |
CN114692532A (zh) | 芯片***的集成方法、装置及计算机可读存储介质 | |
US20130346930A1 (en) | Best clock frequency search for fpga-based design | |
CN117610491A (zh) | 一种芯片设计方法、装置、设备及计算机可读存储介质 | |
US10963613B1 (en) | Partial reconfiguration of integrated circuits using shell representation of platform design with extended routing region | |
CN114861574B (zh) | 一种应用于层次化物理设计的逻辑简化方法 | |
Wibowo | Interoperability of reconfiguring system on FPGA using a design entry of hardware description | |
CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理*** | |
US11270051B1 (en) | Model-based design and partitioning for heterogeneous integrated circuits | |
US10872185B1 (en) | Systems and methods for estimating wire capacitance in a register-transfer level circuit design | |
CN112861455A (zh) | Fpga建模验证***及方法 | |
JP2018041301A (ja) | Rtl最適化システム及びrtl最適化プログラム | |
US7389489B1 (en) | Techniques for editing circuit design files to be compatible with a new programmable IC | |
Gharibian et al. | Finding system-level information and analyzing its correlation to FPGA placement | |
Robertson et al. | Timing verification of dynamically reconfigurable logic for the Xilinx Virtex FPGA series | |
Masoumi et al. | New tool for converting high-level representations of finite state machines to verilog hdl |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: Shanghai Guowei silcore Technology Co.,Ltd. Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant before: S2C, Inc. Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: Shanghai Sierxin Technology Co.,Ltd. Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant before: Shanghai Guowei silcore Technology Co.,Ltd. |
|
CB02 | Change of applicant information |