CN111008507A - 一种受软错误影响的逻辑电路可靠性边界计算方法及设备 - Google Patents

Abstract

本发明公开了一种受软错误影响的逻辑电路可靠性边界计算方法及设备，本发明方法包括：将电路可靠性目标表示为多阶段分量之和；对电路进行单故障模拟，获取T₁值；对电路进行双故障模拟，获取T₂值；计算电路的可靠性边界；与现有技术相比，本发明方法是利用概率分布模型，首先将待计算的大规模和超大规模逻辑电路可靠性目标表示为多阶分量之和的形式；然后模拟计算出单故障和双故障的电路工作情况，以此计算电路在故障发生时的正确输出概率；最后将模拟结果代入可靠性边界表达式即可得到电路可靠性的一阶与二阶上下限。本方法保证了在合理的时间内计算出与电路真实可靠性非常接近的可靠性边界值，且适用于大规模和超大规模逻辑电路的可靠性计算。

Description

一种受软错误影响的逻辑电路可靠性边界计算方法及设备

技术领域

本发明涉及电路领域，特别是涉及一种受软错误影响的逻辑电路可靠性边界计算方法及设备。

背景技术

随着纳米工艺的应用和普及，逻辑电路的规模不断增大，器件特征尺寸持续缩小，芯片的性能得到稳步提升，但同时，因各种空间辐射原因和芯片封装材料中放射性杂质的反应导致的软错误也给芯片的可靠性带来了严峻挑战。由Sony、IBM等多家知名公司的最新研究表明，可靠性问题将始终伴随着半导体器件与集成电路的发展和应用。

集成电路的软错误是一种对电路硬件本身没有破坏性的瞬时错误。软错误具有瞬态、可恢复、发生时刻与发生地点随机等特点。引起软错误的因素很多，如：电源噪声、电磁干扰、封装材料中放射性杂质反应以及空间高能粒子的辐射等，其中，粒子辐射是造成软错误的主要原因。引起软错误的高能粒子效应包括单粒子翻转(Single Event Upset，SEU)和单粒子瞬态(Single Event Transient，SET)。SEU是指集成电路的存储单元，如存储器、触发器和锁存器等遭到高能粒子攻击而发生逻辑翻转；SET则表示发生在逻辑电路组合模块中的瞬态故障脉冲，这些故障脉冲可能沿着敏化路径传播至电路输出端，且被锁存器采样，从而引起软错误。SEU和SET都可能导致集成电路失效。由于芯片的阈值电压进一步降低，集成的晶体管数呈指数增长，设计对辐射越来越敏感，电路软错误率也随之急剧上升。准确计算受软错误影响的逻辑电路可靠性能够为电路的综合布局和容错设计提供依据，是可靠性研究的主要技术方向和亟需解决的重要问题。

因SEU导致的存储单元数据翻转可以采用纠错码的方法进行检测和恢复。

因SET导致的逻辑电路失效情况主要包括：

一类常用的逻辑电路软错误可靠性计算方法是在电路中注入SET故障脉冲，并模拟电路在不同输入激励下故障脉冲的传播情况；另一类方法主要运用信号概率理论，针对不同的逻辑单元建立故障脉冲的传播规则与信号概率的计算公式。还有一些数学概念和数学工具被用于分析受软错误影响的逻辑电路可靠性，如：概率转移矩阵(ProbabilisticTransfer Matrices，PTMs)、代数决策图(Algebraic Decision Diagrams，ADDs)和瞬态故障传播度量(Transient Fault Propagation Metrics，TFPMs)等。

基于故障注入与模拟的方法能够提供准确的可靠性计算结果，但计算过程非常耗时，尤其是在评估大规模、超大规模甚至更大规模的电路时，由于电路的原始输入端数较多，对应的激励向量数非常庞大，为了得到相对准确的结果，这类方法所需要的计算时间往往让人难以接受。

基于信号概率计算的电路可靠性评估方法的计算复杂度与电路规模大致呈线性关系，因此，这类方法的计算速度会比故障模拟方法提高几个数量级。然而，在计算结果的准确性方面，信号概率的计算方法则不如大样本输入激励结合故障模拟的方法。如果为了得到相对准确的结果，此类方法还需要考虑电路中大量存在的扇出重汇聚结构，而扇出重汇聚结构引发的信号相关性计算同样是非常耗时的。此外，一旦考虑多瞬态故障的影响，逻辑电路节点信号概率的计算复杂度则会明显提升，此类方法将不再适用于大规模和超大规模的电路可靠性计算。

利用概率转移矩阵评估电路可靠性是一种计算软错误对整个逻辑电路可靠性影响的概率分析方法，它以逻辑门为基本单元建立所有输入向量组合及对应输出的矩阵模型，即PTM模型，然后根据电路内部的连接情况进行矩阵乘法或矩阵张量积的运算，最终得到整个电路的PTM。代数决策图可被用于优化PTM计算模型。但随着电路规模的不断增大，PTM方法可能面临存储空间***的问题。基于瞬态故障传播度量的电路可靠性计算方法是通过反向遍历电路拓扑结构计算电路所有节点的故障传播度量值，再进一步计算组合逻辑部分的软错误可靠性。这种方法的缺陷是没有充分考虑逻辑电路中的扇出重汇聚结构，因此导致计算结果的准确性不足。

发明内容

本发明的目的在于至少解决现有技术中存在的技术问题之一，提供了一种受软错误影响的逻辑电路可靠性边界计算方法及设备，保证了在合理的时间内计算出与电路真实可靠性非常接近的可靠性边界值，且适用于大规模和超大规模逻辑电路的可靠性计算。

本发明的第一方面，提供了一种受软错误影响的逻辑电路可靠性边界计算方法，应用于组合逻辑电路，其特征在于，包括以下步骤：

第一步、将电路可靠性目标表示为多阶段分量之和；

设定所述电路有t个逻辑门相互独立且均以特定概率f发生故障，令所述电路的可靠性R为：

公式(5)中，p(k＝i)表示故障门数量为i的概率；2^m表示输入向量的数量；Y表示输出向量；X_w表示第w个输入向量；p(X_w)表示输入向量为X_w的概率；p(Y为正确逻辑值X_w，k＝i)表示输入向量为X_w，故障门数量为i时，输出向量正确的概率；

将公式(5)重写为：

公式(6)中，

表示在t个逻辑门中出现i个故障门的组合数，Y(G_t(i)：j；X_w)表示输入向量为X_w，故障门数量为i，组合数为j时对应的输出向量；G_t(i)表示在t个逻辑门中存在有i个故障门；符号

用于判断符号前后两个向量是否相等，若相等，则输出1；若不相等，则输出0；Y(G_t(0)；X_w)表示输入向量为X_w，故障门数量为0时对应的输出向量；

化简公式(6)得到：

公式(7)中，T_i表示故障门数量为i时，输出向量正确的概率；

所述电路发生故障门数量满足伯努利分布的随机变量，得到：

将公式(7)代入公式(8)得到：

第二步、对所述电路进行单故障模拟，获取T₁值；

第三步、对所述电路进行双故障模拟，获取T₂值；

第四步、计算所述电路的可靠性边界；

根据T₀＝1，将公式(9)重写为：

公式(10)中，(1-f)^t表示所述电路可靠性的保守下限值，

表示为所述电路可靠性的i阶分量之和，其中i＝(1，2，...，t)；

根据公式(10)可得到所述电路可靠性的1阶分量与2阶分量分别为：

根据公式(10)、公式(11)以及公式(12)得到所述电路的可靠性一阶下限值R_lower1、可靠性一阶上限值R_upper1、可靠性二阶下限值R_lower2以及可靠性二阶上限值R_upper2分别为：

R_lower1＝(1-f)^t+R₁ (13)

R_lower2＝(1-f)^t+R₁+R₂ (15)

本发明的第一方面提供了的受软错误影响的逻辑电路可靠性边界计算方法，至少具有如下有益效果：

本发明利用逻辑电路软错误的概率分布模型，首先将电路可靠性目标表示为多阶分量之和的形式；然后分别模拟电路发生单故障和发生双故障时的工作情况，计算出单故障和双故障时电路正确输出的概率；最后计算电路可靠性的保守下限、一阶上限、一阶下限和二阶上限、二阶下限。

本方法结合故障注入与模拟的思想和概率分布模型，既能处理多瞬态故障的情况，又能很好地解决扇出重汇聚结构引发的信号相关性问题。同时，由于能够较好地平衡计算速度和准确性之间的关系，因此，本发明提供的方法还能适用于大规模、超大规模甚至更大规模逻辑电路的软错误可靠性计算。

进一步，所述对所述电路进行单故障模拟，获取T1值，进一步包括：

在所述电路中设定随机输入向量的数量以及计数变量；

记录所有输入向量在所述电路中模拟运行得到的正常输出向量，遍历所有逻辑门，将所有逻辑门逐一设定为故障门；

若将当前的逻辑门设为故障门时，将故障门变换为对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的逻辑门，模拟下一个逻辑门；

当最后一个逻辑门处理完成后，计算出单故障情况下所述电路输出正确的概率T₁。

进一步，所述对所述电路进行双故障模拟，获取T₂值，进一步包括：

在所述电路中设定随机输入向量的数量、随机双故障逻辑门的数量以及计数变量；

记录所有输入向量在所述电路中模拟运行得到的正常输出向量，在所有的输入向量中遍历所有的双故障逻辑门，逐一模拟双故障逻辑门；

将当前的双故障逻辑门变换为各自对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的双故障逻辑门，模拟下一个双故障逻辑门；

当双故障逻辑门全部处理完成后，计算出双故障情况下所述电路输出正确的概率T₂。

本发明的第二方面，提供了一种受软错误影响的逻辑电路可靠性边界计算装置，应用于组合逻辑电路，包括：多阶段分量设定单元、单故障模拟单元、双故障模拟单元以及可靠性边界计算单元；

所述多阶段分量设定单元用于将电路可靠性目标表示为多阶段分量之和；

设定所述电路有t个逻辑门相互独立且均以特定概率f发生故障，令所述电路的可靠性R为：

公式(5)中，p(k＝i)表示故障门数量为i的概率；2^m表示输入向量的数量；Y表示输出向量；X_w表示第w个输入向量；p(X_w)表示输入向量为X_w的概率；p(Y为正确逻辑值X_w，k＝i)表示输入向量为X_w，故障门数量为i时，输出向量正确的概率；

将公式(5)重写为：

公式(6)中，

表示在t个逻辑门中出现i个故障门的组合数，Y(G_t(i)：j；X_w)表示输入向量为X_w，故障门数量为i，组合数为j时对应的输出向量；G_t(i)表示在t个逻辑门中存在有i个故障门；符号

用于判断符号前后两个向量是否相等，若相等，则输出1；若不相等，则输出0；Y(G_t(0)；X_w)表示输入向量为X_w，故障门数量为0时对应的输出向量；

化简公式(6)得到：

公式(7)中，T_i表示故障门数量为i时，输出向量正确的概率；

所述电路发生故障门数量满足伯努利分布的随机变量，得到：

将公式(7)代入公式(8)得到：

所述单故障模拟单元用于对所述电路进行单故障模拟，获取T₁值；

所述双故障模拟单元用于对所述电路进行双故障模拟，获取T₂值；

所述可靠性边界计算单元用于计算所述电路的可靠性边界；

根据T₀＝1，将公式(9)重写为：

公式(10)中，(1-f)^t表示所述电路可靠性的保守下限值，

表示为所述电路可靠性的i阶分量之和，其中i＝(1，2，...，t)；

根据公式(10)可得到所述电路可靠性的1阶分量与2阶分量分别为：

根据公式(10)、公式(11)以及公式(12)得到所述电路的可靠性一阶下限值R_lower1、可靠性一阶上限值R_upper1、可靠性二阶下限值R_lower2以及可靠性二阶上限值R_upper2分别为：

R_lower1＝(1-f)^t+R₁ (13)

R_lower2＝(1-f)^t+R₁+R₂ (15)

本发明第二方面提供的受软错误影响的逻辑电路可靠性边界计算装置，至少具有以下有益效果：

本装置可用于执行本发明第一方面所述的受软错误影响的逻辑电路可靠性边界计算方法，通过本装置能够较好地平衡计算速度和准确性之间的关系，本装置能够为大规模、超大规模甚至更大规模逻辑电路提供软错误可靠性计算。

进一步，所述单故障模拟单元还包括：第一设定单元、第一模拟单元以及第一计算单元；

所述第一设定单元用于在所述电路中设定随机输入向量的数量以及计数变量；

所述第一模拟单元用于记录所有输入向量在所述电路中模拟运行得到的正常输出向量，遍历所有逻辑门，将所有逻辑门逐一设定为故障门；

若将当前的逻辑门设为故障门时，将故障门变换为对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的逻辑门，模拟下一个逻辑门；

所述第一计算单元用于当最后一个逻辑门处理完成后，计算出单故障情况下所述电路输出正确的概率T₁。

进一步，所述双故障模拟单元还包括：第二设定单元、第二模拟单元以及第二计算单元；

所述第二设定单元用于在所述电路中设定随机输入向量的数量、随机双故障逻辑门的数量以及计数变量；

所述第二模拟单元用于记录所有输入向量在所述电路中模拟运行得到的正常输出向量，在所有的输入向量中遍历所有的双故障逻辑门，逐一模拟双故障逻辑门；

将当前的双故障逻辑门变换为各自对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的双故障逻辑门，模拟下一个双故障逻辑门；

所述第二计算单元用于当双故障逻辑门全部处理完成后，计算出双故障情况下所述电路输出正确的概率T₂。

本发明的第三方面，提供了一种受软错误影响的逻辑电路可靠性边界计算设备，包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如本发明第一方面所述的受软错误影响的逻辑电路可靠性边界计算方法。

本发明的第四方面，提供了一种计算机可读存储介质，其特征在于：所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如本发明第一方面所述的受软错误影响的逻辑电路可靠性边界计算方法。

附图说明

下面结合附图和实施例对本发明进一步地说明；

图1为本发明实施例提供的组合逻辑模块的结构示意图；

图2为本发明实施例提供的受软错误影响的逻辑电路可靠性边界计算方法流程示意图。

图3为本发明实施例提供的受软错误影响的逻辑电路可靠性边界计算装置的结构示意图；

图4为图3中单故障模拟单元的进一步结构示意图；

图5为图3中双故障模拟单元的进一步结构示意图；

图6为发明实施例提供的受软错误影响的逻辑电路可靠性边界计算设备的结构示意图；

图7为本发明实施例提供的受软错误影响的逻辑电路可靠性边界计算方法中计算T₁和T₂所需时间与故障模拟方法的对比示意图；

图8为本发明实施例提供的受软错误影响的逻辑电路可靠性边界计算方法中的实验电路可靠性边界值与R的比较示意图。

具体实施方式

本部分将详细描述本发明的具体实施例，本发明之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本发明的每个技术特征和整体技术方案，但其不能理解为对本发明保护范围的限制。

为了方便理解，以下对软错误可靠性进行说明：

组合逻辑电路的软错误可靠性定义为在软错误的影响下，电路所有输出端的逻辑值保持正确的概率。

参照图1所示，包含m个输入和n个输出的组合逻辑电路，电路可靠性R可表示为：

在公式(1)中，X和Y分别表示电路的输入向量和输出向量；p(X)表示输入向量为X的概率，p(Y为正确逻辑值|X)表示输入向量为X的情况下，输出向量Y正确的概率。

当所有输入向量等概率发生时，R可表示为：

在公式(2)中，X_w表示第w个输入向量；2^m表示输入向量的数量；例如第0个输入向量代表的是所有输入位为0的向量；第2^m-1个输入向量则指所有输入位为1的向量。

本实施例使用故障门模型，即所有逻辑门都以特定概率f发生故障，且每个门输出正确与否是相互独立的。利用向量G＝(g₁，g₂，...，g_t)表示所有逻辑门的状态，其中，g₁＝0或者1，(i＝1，2，...，t)，t表示电路总的逻辑门数，g_i＝0表示第i个逻辑门处于正常状态，g_i＝1则表示该门发生故障。再用G_t(k)表示总共t位的向量G中包含k个1，即电路有k个门同时发生故障。用异或非(同或)运算符

比较两个向量是否相等：若

表示向量Y_i和Y_j等长且各位对应相等。若施加至电路的输入向量为X_w，且有k个逻辑门发生故障，此时电路还能正常输出需满足的条件是：

参照图2，本发明的一个实施例，提供了一种受软错误影响的逻辑电路可靠性边界计算方法，应用于组合逻辑电路，包括以下步骤：

S100、将电路可靠性目标表示为多阶段分量之和；

根据故障数量的不同，将电路可靠性R表示为：

其中，p(k＝i)表示故障门数量为i的概率，p(Y为正确逻辑值|k＝i)则表示发生故障的逻辑门数为i时，输出向量正确的概率。

将R改写为：

其中，X_w表示第w个输入向量；p(X_w)表示输入向量为X_w的概率；p(Y为正确逻辑值|X_w，k＝i)表示发生故障的逻辑门数为i，且输入向量为X_w时，输出向量正确的概率。考虑到在电路的t个逻辑门中出现i个故障门的组合数为

使用Y(G_t(i)：j；X_w)

表示输入向量为X_w，且i个逻辑门发生故障时，输出向量对应的一种组合情况(情况j)。公式(5)可表示为：

在公式(6)中，

表示在t个逻辑门中出现i个故障门的组合数，Y(G_t(i)：j；X_w)表示输入向量为X_w，故障门数量为i，组合数为j时对应的输出向量；G_t(i)表示在t个逻辑门中存在有i个故障门；符号

用于判断符号前后两个向量是否相等，若相等，则输出1；若不相等，则输出0；Y(G_t(0)；X_w)表示输入向量为X_w，故障门数量为0时对应的输出向量；

化简公式(6)得到：

其中，T_i表示发生故障的逻辑门数为i时，电路的输出向量正确的概率。

由于每个逻辑门的出错概率是相互独立的，且出错概率都为f，所以发生故障的逻辑门的数量满足伯努利分布的随机变量。由此可得：

将公式(7)和公式(8)结合并简化后可表示为：

S200、对电路进行单故障模拟，获取T₁值；

此步骤的目的是获取T₁值。作为一种可实施方式，步骤具体方法如下：

(1)在所述电路中设定随机输入向量的数量以及计数变量；

(2)记录所有输入向量在所述电路中模拟运行得到的正常输出向量，遍历所有逻辑门，将所有逻辑门逐一设定为故障门；

(3)若将当前的逻辑门设为故障门时，将故障门变换为对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的逻辑门，模拟下一个逻辑门；

(4)当最后一个逻辑门处理完成后，计算出单故障情况下所述电路输出正确的概率T₁。

为了方便理解，以下对“相反门”进行说明：

与门和与非门互为“相反门”；或门和或非门互为“相反门”；异或门和同或门互为“相反门”；非门的“相反门”为缓冲门。

S300、对电路进行双故障模拟，获取T₂值；

此步骤的目的是获取T₂值。作为一种可实施方式，步骤具体如下：

(1)在所述电路中设定随机输入向量的数量、随机双故障逻辑门的数量以及计数变量；

(2)记录所有输入向量在所述电路中模拟运行得到的正常输出向量，在所有的输入向量中遍历所有的双故障逻辑门，逐一模拟双故障逻辑门；

(3)将当前的双故障逻辑门变换为各自对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的双故障逻辑门，模拟下一个双故障逻辑门；

(4)当双故障逻辑门全部处理完成后，计算出双故障情况下所述电路输出正确的概率T₂。

S400、计算电路的可靠性边界；

由于T₀＝1，将公式(9)改写为：

这里将(1-f)^t记作Rc-lower，表示电路可靠性的保守下限值。公式(10)的后半部分

可认为是可靠性R的i(i＝1,2,...,t)阶分量之和。

例如：R的1阶分量和2阶分量分别表示为：

逻辑电路可靠性各类边界及对应的表达式定义如下：

可靠性一阶下限为：

R_lower1＝R_c-lower+R₁ (13)

可靠性一阶上限为：

可靠性二阶下限为：

R_lower2＝R_c-lower+R₁+R₂ (15)

可靠性二阶上限为：

根据上述第一步至第四步，可以计算出逻辑电路的可靠性一阶上下限值和二阶上下限值，而对于大规模、超大规模甚至更大规模电路，可靠性二阶上下限值已经非常接近电路可靠性R，且随着单个逻辑单元的故障发生概率f持续减小，这些边界值更接近电路的真实可靠性。

为了证明本方法，图7和图8为本方法的实验结果。

图7中，横坐标表示6个不同规模的实验电路；纵坐标为对数坐标，表示模拟时间，单位为秒；柱形图中最左表示T₁，中间表示T₂，最右表示故障模拟。针对6个不同规模的实验电路，利用本方法计算T₁和T₂所需时间远低于故障模拟方法所需时间，也表明本方法计算电路可靠性边界的时间远低于模拟方法计算R所需时间。图8中，根据CMOS电路工艺水平，将f设为1e-4；横坐标表示5个不同规模的实验电路；纵坐标表示可靠性值。R_lower1表示可靠性一阶下限；R_upper1表示可靠性一阶上限；R_lower2表示可靠性二阶下限；R_upper2表示可靠性二阶上限；PGM-Simulation表示模拟得到的电路可靠性R。

进一步，对全扫描结构的时序逻辑电路，由于电路触发器都用扫描触发器替代，所有的输入信号，包括扫描触发器的输出都是可控制的，且所有的输出信号包括扫描触发器的输入都是可观测的。因此，用于本实施例方法同样适用于全扫描结构的时序逻辑电路。

与现有技术相比，本实施例是利用概率分布模型，首先将待计算的大规模和超大规模逻辑电路可靠性目标表示为多阶分量之和的形式；然后采用将故障门变换为对应“相反门”的方法模拟单故障和双故障的电路工作情况，以此计算电路在故障发生时的正确输出概率；最后将模拟结果代入可靠性边界表达式即可得到电路可靠性的一阶与二阶上下限。

本方法根据概率模型，只考虑单故障和双故障的情况，将三故障及以上的情况都统一计算到可靠性边界值中，即能保证足够的准确性，又大大节省了计算时间；而在考虑单故障和双故障的过程中，由于采用的是故障模拟的方法，这种方法自身能够很好地解决信号相关性问题。

本方法结合故障注入与模拟的思想和概率分布模型，既能处理多瞬态故障的情况，又能很好地解决扇出重汇聚结构引发的信号相关性问题。同时，由于能够较好地平衡计算速度和准确性之间的关系，因此能够适用于大规模和超大规模逻辑电路的可靠性计算。

参照图3至图5，本发明的另一个实施例，提供了一种受软错误影响的逻辑电路可靠性边界计算装置1000，应用于组合逻辑电路，包括：多阶段分量设定单元1100、单故障模拟单元1200、双故障模拟单元1300以及可靠性边界计算单元1400；

多阶段分量设定单元1100用于将电路可靠性目标表示为多阶段分量之和；

设定电路有t个逻辑门相互独立且均以特定概率f发生故障，令电路的可靠性R为：

公式(5)中，p(k＝i)表示故障门数量为i的概率；2^m表示输入向量的数量；Y表示输出向量；X_w表示第w个输入向量；p(X_w)表示输入向量为X_w的概率；p(Y为正确逻辑值X_w，k＝i)表示输入向量为X_w，故障门数量为i时，输出向量正确的概率；

将公式(5)重写为：

公式(6)中，

表示在t个逻辑门中出现i个故障门的组合数，Y(G_t(i)：j；X_w)表示输入向量为X_w，故障门数量为i，组合数为j时对应的输出向量；G_t(i)表示在t个逻辑门中存在有i个故障门；符号

用于判断符号前后两个向量是否相等，若相等，则输出1；若不相等，则输出0；Y(G_t(0)；X_w)表示输入向量为X_w，故障门数量为0时对应的输出向量；

化简公式(6)得到：

公式(7)中，T_i表示故障门数量为i时，输出向量正确的概率；

电路发生故障门数量满足伯努利分布的随机变量，得到：

将公式(7)代入公式(8)得到：

单故障模拟单元1200用于对电路进行单故障模拟，获取T₁值；

双故障模拟单元1300用于对电路进行双故障模拟，获取T₂值；

可靠性边界计算单元1400用于计算电路的可靠性边界；

根据T₀＝1，将公式(9)重写为：

公式(10)中，(1-f)^t表示电路可靠性的保守下限值，

表示为电路可靠性的i阶分量之和，其中i＝(1，2，...，t)；

根据公式(10)可得到电路可靠性的1阶分量与2阶分量分别为：

根据公式(10)、公式(11)以及公式(12)得到电路的可靠性一阶下限值R_lower1、可靠性一阶上限值R_upper1、可靠性二阶下限值R_lower2以及可靠性二阶上限值R_upper2分别为：

R_lower1＝(1-f)^t+R₁ (13)

R_lower2＝(1-f)^t+R₁+R₂ (15)

进一步，单故障模拟单元1200还包括：第一设定单元1210、第一模拟单元1220以及第一计算单元1230；

第一设定单元1210用于在电路中设定随机输入向量的数量以及计数变量；

第一模拟单元1220用于记录所有输入向量在电路中模拟运行得到的正常输出向量，遍历所有逻辑门，将所有逻辑门逐一设定为故障门；

若将当前的逻辑门设为故障门时，将故障门变换为对应的相反门，模拟相反门在电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的逻辑门，模拟下一个逻辑门；

第一计算单元1230用于当最后一个逻辑门处理完成后，计算出单故障情况下电路输出正确的概率T₁。

进一步，双故障模拟单元1300还包括：第二设定单元1310、第二模拟单元1320以及第二计算单元1330；

第二设定单元1310用于在电路中设定随机输入向量的数量、随机双故障逻辑门的数量以及计数变量；

第二模拟单元1320用于记录所有输入向量在电路中模拟运行得到的正常输出向量，在所有的输入向量中遍历所有的双故障逻辑门，逐一模拟双故障逻辑门；

将当前的双故障逻辑门变换为各自对应的相反门，模拟相反门在电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的双故障逻辑门，模拟下一个双故障逻辑门；

第二计算单元1330用于当双故障逻辑门全部处理完成后，计算出双故障情况下电路输出正确的概率T₂。

需要说明的是，由于本实施例中的一种受软错误影响的逻辑电路可靠性边界计算装置与上述的一种受软错误影响的逻辑电路可靠性边界计算方法基于相同的发明构思，因此，方法实施例中的相应内容同样适用于本装置实施例，此处不再详述。

参照图6，本发明的另一个实施例，还提供了一种受软错误影响的逻辑电路可靠性边界计算设备6000；该设备可以是任意类型的智能终端，例如手机、平板电脑、个人计算机等。

具体的，该设备包括：一个或多个控制处理器6001和存储器6002，图6中以一个控制处理器6001与一个存储器6002为例，控制处理器6001和存储器6002可以通过总线或者其他方式连接，图6中以通过总线连接为例。

存储器6002作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及模块，如本发明实施例中的一种受软错误影响的逻辑电路可靠性边界计算设备对应的程序指令/模块，控制处理器6001通过运行存储在存储器6002中的非暂态软件程序、指令以及模块，从而执行该受软错误影响的逻辑电路可靠性边界计算装置1000的各种功能应用以及数据处理，即实现上述方法实施例的受软错误影响的逻辑电路可靠性边界计算方法。

存储器6002可以包括存储程序区和存储数据区，其中，存储程序区可存储操作***、至少一个功能所需要的应用程序；存储数据区可存储根据受软错误影响的逻辑电路可靠性边界计算装置1000的使用所创建的数据等。此外，存储器6002可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器6002可选包括相对于控制处理器6001远程设置的存储器，这些远程存储器可以通过网络连接至该受软错误影响的逻辑电路可靠性边界计算设备6000。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

在一个或者多个模块存储在存储器6002中，当被该一个或者多个控制处理器6001执行时，执行上述方法实施例中的一种受软错误影响的逻辑电路可靠性边界计算方法，例如执行以上描述的图2中的方法步骤S100至S400。

本发明的另一个实施例，还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于使计算机执行如上述实施例的一种受软错误影响的逻辑电路可靠性边界计算方法，例如执行以上描述的图2中的方法步骤S100至S400。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

通过以上的实施方式的描述，本领域技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现。本领域技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过计算机程序来指令相关的硬件来完成，该程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (8)

1.一种受软错误影响的逻辑电路可靠性边界计算方法，应用于组合逻辑电路，其特征在于，包括以下步骤：

第一步、将电路可靠性目标表示为多阶段分量之和；

设定所述电路有t个逻辑门相互独立且均以特定概率f发生故障，令所述电路的可靠性R为：

公式(5)中，p(k＝i)表示故障门数量为i的概率；2^m表示输入向量的数量；Y表示输出向量；X_w表示第w个输入向量；p(X_w)表示输入向量为X_w的概率；p(Y为正确逻辑值|X_w，k＝i)表示输入向量为X_w，故障门数量为i时，输出向量正确的概率；

将公式(5)重写为：

公式(6)中，

表示在t个逻辑门中出现i个故障门的组合数，Y(G_t(i)：j；X_w)表示输入向量为X_w，故障门数量为i，组合数为j时对应的输出向量；G_t(i)表示在t个逻辑门中存在有i个故障门；符号

用于判断符号前后两个向量是否相等，若相等，则输出1；若不相等，则输出0；Y(G_t(0)；X_w)表示输入向量为X_w，故障门数量为0时对应的输出向量；

化简公式(6)得到：

公式(7)中，T_i表示故障门数量为i时，输出向量正确的概率；

所述电路发生故障门数量满足伯努利分布的随机变量，得到：

将公式(7)代入公式(8)得到：

第二步、对所述电路进行单故障模拟，获取T₁值；

第三步、对所述电路进行双故障模拟，获取T₂值；

第四步、计算所述电路的可靠性边界；

根据T₀＝1，将公式(9)重写为：

公式(10)中，(1-f)^t表示所述电路可靠性的保守下限值，

表示为所述电路可靠性的i阶分量之和，其中i＝(1，2，...，t)；

根据公式(10)可得到所述电路可靠性的1阶分量与2阶分量分别为：

根据公式(10)、公式(11)以及公式(12)得到所述电路的可靠性一阶下限值R_lower1、可靠性一阶上限值R_upper1、可靠性二阶下限值R_lower2以及可靠性二阶上限值R_upper2分别为：

R_lower1＝(1-f)^t+R₁ (13)

R_lower2＝(1-f)^t+R₁+R₂ (15)

2.根据权利要求1所述的一种受软错误影响的逻辑电路可靠性边界计算方法，其特征在于，所述对所述电路进行单故障模拟，获取T₁值，进一步包括：

在所述电路中设定随机输入向量的数量以及计数变量；

记录所有输入向量在所述电路中模拟运行得到的正常输出向量，遍历所有逻辑门，将所有逻辑门逐一设定为故障门；

若将当前的逻辑门设为故障门时，将故障门变换为对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的逻辑门，模拟下一个逻辑门；

当最后一个逻辑门处理完成后，计算出单故障情况下所述电路输出正确的概率T₁。

3.根据权利要求1所述的一种受软错误影响的逻辑电路可靠性边界计算方法，其特征在于，所述对所述电路进行双故障模拟，获取T₂值，进一步包括：

在所述电路中设定随机输入向量的数量、随机双故障逻辑门的数量以及计数变量；

记录所有输入向量在所述电路中模拟运行得到的正常输出向量，在所有的输入向量中遍历所有的双故障逻辑门，逐一模拟双故障逻辑门；

将当前的双故障逻辑门变换为各自对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的双故障逻辑门，模拟下一个双故障逻辑门；

当双故障逻辑门全部处理完成后，计算出双故障情况下所述电路输出正确的概率T₂。

4.一种受软错误影响的逻辑电路可靠性边界计算装置，应用于组合逻辑电路，其特征在于，包括：多阶段分量设定单元、单故障模拟单元、双故障模拟单元以及可靠性边界计算单元；

所述多阶段分量设定单元用于将电路可靠性目标表示为多阶段分量之和；

设定所述电路有t个逻辑门相互独立且均以特定概率f发生故障，令所述电路的可靠性R为：

公式(5)中，p(k＝i)表示故障门数量为i的概率2^m表示输入向量的数量；Y表示输出向量；X_w表示第w个输入向量；p(X_w)表示输入向量为X_w的概率；p(Y为正确逻辑值|X_w，k＝i)表示输入向量为X_w，故障门数量为i时，输出向量正确的概率；

将公式(5)重写为：

公式(6)中，

表示在t个逻辑门中出现i个故障门的组合数，Y(G_t(i)：j；X_w)表示输入向量为X_w，故障门数量为i，组合数为j时对应的输出向量；G_t(i)表示在t个逻辑门中存在有i个故障门；符号

用于判断符号前后两个向量是否相等，若相等，则输出1；若不相等，则输出0；Y(G_t(0)；X_w)表示输入向量为X_w，故障门数量为0时对应的输出向量；

化简公式(6)得到：

公式(7)中，T_i表示故障门数量为i时，输出向量正确的概率；

所述电路发生故障门数量满足伯努利分布的随机变量，得到：

将公式(7)代入公式(8)得到：

所述单故障模拟单元用于对所述电路进行单故障模拟，获取T₁值；

所述双故障模拟单元用于对所述电路进行双故障模拟，获取T₂值；

所述可靠性边界计算单元用于计算所述电路的可靠性边界；

根据T₀＝1，将公式(9)重写为：

公式(10)中，(1-f)^t表示所述电路可靠性的保守下限值，

表示为所述电路可靠性的i阶分量之和，其中i＝(1，2，...，t)；

根据公式(10)可得到所述电路可靠性的1阶分量与2阶分量分别为：

根据公式(10)、公式(11)以及公式(12)得到所述电路的可靠性一阶下限值R_lower1、可靠性一阶上限值R_upper1、可靠性二阶下限值R_lower2以及可靠性二阶上限值R_upper2分别为：

R_lower1＝(1-f)^t+R₁ (13)

R_lower2＝(1-f)^t+R₁+R₂ (15)

5.根据权利要求4所述的一种受软错误影响的逻辑电路可靠性边界计算装置，其特征在于，所述单故障模拟单元还包括：第一设定单元、第一模拟单元以及第一计算单元；

所述第一设定单元用于在所述电路中设定随机输入向量的数量以及计数变量；

所述第一模拟单元用于记录所有输入向量在所述电路中模拟运行得到的正常输出向量，遍历所有逻辑门，将所有逻辑门逐一设定为故障门；

若将当前的逻辑门设为故障门时，将故障门变换为对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的逻辑门，模拟下一个逻辑门；

所述第一计算单元用于当最后一个逻辑门处理完成后，计算出单故障情况下所述电路输出正确的概率T₁。

6.根据权利要求4所述的一种受软错误影响的逻辑电路可靠性边界计算装置，其特征在于，所述双故障模拟单元还包括：第二设定单元、第二模拟单元以及第二计算单元；

所述第二设定单元用于在所述电路中设定随机输入向量的数量、随机双故障逻辑门的数量以及计数变量；

所述第二模拟单元用于记录所有输入向量在所述电路中模拟运行得到的正常输出向量，在所有的输入向量中遍历所有的双故障逻辑门，逐一模拟双故障逻辑门；

将当前的双故障逻辑门变换为各自对应的相反门，模拟相反门在所述电路中运行得到的异常输出向量，若异常输出向量与正常输出向量相同，则计数变量加1，恢复当前的双故障逻辑门，模拟下一个双故障逻辑门；

所述第二计算单元用于当双故障逻辑门全部处理完成后，计算出双故障情况下所述电路输出正确的概率T₂。

7.一种受软错误影响的逻辑电路可靠性边界计算设备，其特征在于：包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如权利要求1-3任一项所述的一种受软错误影响的逻辑电路可靠性边界计算方法。

8.一种计算机可读存储介质，其特征在于：所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1-3任一项所述的一种受软错误影响的逻辑电路可靠性边界计算方法。

Images