CN1109992C - 运算装置和使用运算装置的图象处理装置 - Google Patents

Abstract

一种图象处理装置包括：通用运算电路(101)，该电路包括程序控制电路(103)、第1地址发生器(104)、第1数据存储器(105)、第1流水线运算电路(106)、第2地址发生器(113)、第2数据存储器(114)，以及第2流水线运算电路(112)，及专用运算电路(102)，该电路包括控制电路(115)、第1专用流水线运算电路(107)、第2专用流水线运算电路(108)、……、第N专用流水线运算电路110。这种处理器可以应用于各种各样的应用并在今后要迎来的IP(知识产权)化时代具有可以进一步发挥针对应用的灵活适应性的效果。

Description

运算装置和使用运算装置的图象处理装置

本发明涉及高速执行多媒体信号处理的运算装置和使用该运算装置的图象处理装置。

以往的程序控制方式的处理器(运算装置)，通过安装矢量命令，实现其高性能化。图14所示的以往的运算装置包括：程序控制电路1401，它解读矢量命令输出第1启动信号和第2启动信号；第1地址发生器1402，它用上述第1启动信号输出第1地址；第1数据存储器1403，它根据上述第1地址输出第1数据；流水线运算电路1404，它根据上述第1数据执行流水线运算；第2地址发生器1405，它用上述第2启动信号输出第2地址；第2数据存储器1406，它根据上述第2地址存储上述流水线运算电路1404的计算结果。

如图14所示，该运算装置，在由程序控制电路1401解读矢量命令时，从程序控制电路1401输出第1启动信号，根据该第1启动信号从第1地址发生器1402中开始生成N个地址。输入该N个地址的第1数据存储器1403，向流水线运算电路1404提供N个数据。在流水线运算电路1404中接收这N个数据并执行流水线运算处理。

另外，程序控制电路1401，和来自流水线运算电路1404的开头处理数据的输出时刻一致地输出第2启动信号，根据该第2启动信号从第2地址发生器1405把N个地址输出到第2数据存储器1406。由此，在第2数据存储器1406中顺序存储从流水线运算电路1404中输出的计算结果。

而后，第1地址发生器1402和第2地址发生器1405，在结束N个数据输出时，分别把第1结束信号、第2结束信号输出到程序控制电路1401，由此结束矢量命令。

可是，对于实时图象处理等，要求非常高运算性能的应用来说，在通用的流水线计算电路中存在其性能不足的情况。在这样的情况下，通过采用使特定的高负荷运算在专用的流水线运算电路(例如，DCT(Discrete Cosine Transform)运算电路)中处理，使除此之外的处理在通用的运算电路中处理这种混合结构提高运算性能，确保实时性。但是，由于依据作为对象的处理内容，所需要的专用的流水线运算电路不同，因而，要将程序控制电路中的某定时设计成为执行专用的流水线运算电路中固有的程序，换言之，存在要改变应用中固有的程序的问题。因而在考虑到今后的IP(Intellectual Property)化时代时，根据用途改变作为处理器的最复杂部分的程序控制电路成为了大问题。

本发明，就是鉴于这种问题而提出的，其通过分离通用运算电路和专用运算电路，使每个专用运算电路的用途的变更不影响通用运算电路，就可以实现适用于各种各样的应用的运算装置和使用该运算装置的图象处理装置。

本发明的(权利要求1)运算装置的特征在于：具有通用运算电路和专用运算电路，上述通用运算电路实装有多条矢量命令，是和上述专用运算电路一同执行根据上述矢量命令的流水线运算的运算装置，上述通用运算电路，向上述专用运算电路输出通知上述专用运算电路的运算内容的专用流水线运算电路选择信号、在上述通用运算电路中的多个计算结果、通知上述多个计算结果的输出时刻的通用运算电路输出数据使能信号，从上述专用运算电路输入在上述专用运算电路中的多个专用计算结果、识别上述多个专用计算结果的输出时刻和输出数据的结束时刻的专用运算电路输出数据使能信号，上述专用运算电路包括：多个专用流水线运算电路，它们用来在输出流水线段数通知信号的同时，在上述通用运算电路中对上述多个计算结果执行流水线运算；数据选择电路，它根据在上述通用运算电路中的上述专用流水线运算电路选择信号，从上述多个专用运算电路的各自中输出的专用计算结果中任意选择一个专用计算结果，把上述任意选择出的专用计算结果作为上述多个专用计算结果输出到上述通用运算电路中；控制电路，它接收上述多个专用流水线运算电路各自输出的流水线段数通知信号，以及上述通用运算电路的上述专用流水线运算电路选择信号和上述通用运算电路输出数据使能信号的输入，把专用运算电路输出数据使能信号输出到上述通用运算电路。

通过上述构成，与运算电路的构成无关，不需要改变程序控制电路，就可以搭载适用于各种用途的任意的专用流水线运算电路，其结果，具有可以实现能适用各种各样应用的运算装置的效果。

本发明的运算装置(权利要求2)的特征在于：具有通用运算电路和专用运算电路，上述通用运算电路实装有多条矢量命令，是和上述专用运算电路一同根据上述矢量命令执行流水线运算的运算装置，上述通用运算电路包括：程序控制电路，它输出第1启动信号、第2启动信号、第1运算电路选择信号、第2运算电路选择信号、专用流水线运算电路选择信号以及通用运算电路输出数据使能信号，接收专用运算电路输出数据使能信号的输入；第1地址发生器，它根据来自上述程序控制电路的上述第1启动信号，连续输出M个第1地址；第1数据存储器，它根据来自上述第1地址发生器的上述第1地址，输出M个第1数据；第1流水线运算电路，它根据来自上述程序控制电路的上述第1运算电路选择信号，对来自上述第1数据存储器的上述第1数据执行流水线运算并顺序并输出M个第1计算结果；第2流水线运算电路，它根据来自上述程序运算电路的上述第2运算电路选择信号，对来自上述专用运算电路的第2计算结果执行流水线运算并顺序输出M个第3计算结果；第2地址发生器，它根据来自上述程序控制电路的上述第2启动信号，连续输出M个第2地址；第2数据存储器，它根据来上述第2地址发生器的上述第2地址，存储来自上述第2流水线运算电路的M个上述第3计算结果，上述专用运算电路包括：各有N个的多个专用流水线运算电路，它们输出流水线段数通知信号，对来自上述通用运算电路中的上述第1流水线运算电路的上述第1计算结果执行流水线运算；数据选择电路，它根据来自上述通用运算电路中的上述程序控制电路的上述专用流水线运算电路选择信号，从由上述多个专用流水线运算电路的各自输出的专用计算结果中选择1个第n专用计算结果，把该第n专用计算结果作为上述第2计算结果输出到上述通用运算电路的上述第2流水线运算电路；控制电路，它接收从上述多个专用流水线运算电路各自输出的流水线段数通知信号，以及来自上述通用运算电路的上述程序控制电路的上述专用流水线运算电路选择信号和上述通用运算电路输出数据使能信号的输入，把上述专用运算电路输出数据使能信号输出到上述通用运算电路的上述程序控制电路。

通过如上构成，就可以分离为通用运算电路和专用运算电路，从专用运算电路向通用运算电路通知在通用运算电路中的程序控制电路中作为时刻控制的所需要的专用运算电路固有的信息的专用运算电路输出数据使能，使得专用运算电路的每种用途的变更不影响在通用运算电路中的流水线运算，通用运算电路中的程序控制电路根据作为通知信息的专用运算电路输出数据使能信号，控制流水线运算电路的输出时刻。即，在上述通用运算电路中的程序控制电路，在矢量命令解读后，断言第1启动信号，在该第1启动信号的断言后，根据第1流水线运算电路的流水线段数检测来自第1流水线运算电路的第1的第1计算结果的输出时刻。与此同时上述程序控制电路，断言通用运算电路输出数据使能，在上述第1启动信号的断言后在M周期后取消上述第1启动信号，在该第1启动信号取消后，在根据上述第1流水线运算电路的段数检测来自上述第1流水线运算电路的第M号的上述第1计算结果的输出时刻的同时，取消上述通用运算电路输出数据使能信号。在上述专用运算电路中的控制电路，在上述通用运算电路输出数据使能信号断言后，根据按照专用流水线运算电路选择信号选择出的第n个流水线段数通知信号检测出来自该第n个专用流水线运算电路的第1号的第n个专用计算结果的输出时刻。与此同时控制电路，断言专用运算电路输出数据使能信号，在上述通用运算电路输出数据使能信号取消后，在根据按照上述专用流水线段数运算电路选择信号选择出的上述第n个流水线段数通知信号，检测出来自上述第n个专用流水线运算电路的第M号的上述第n个专用计算结果的输出时刻的同时，取消上述专用运算电路输出数据使能信号。而后，上述程序控制电路，在上述专用运算电路输出数据使能信号的断言后，在根据上述第2流水线运算电路的段数检测出来自上述第2流水线运算电路的上述第3计算结果的第1的输出时刻的同时，断言上述第2启动信号，在上述专用运算电路输出数据使能信号的取消后，在根据上述第2流水线运算电路的流水线段数检测出来自上述第2流水线运算电路的第M号的上述第3计算结果的输出时刻的同时，取消上述第2启动信号。因而，本发明的运算装置，不用改变程序控制电路，就可以搭载在与各种用途相适应的任意的专用流水线运算电路上，其结果，具有可以实现能适用于各种各样的应用的运算装置的效果。

本发明的运算装置(权利要求3)的特征在于：在权利要求2所述的运算装置中，在上述通用运算电路中的第1流水线运算电路包括：第1寄存器，它根据来自上述程序控制电路的上述第1运算电路选择信号，把来自上述第1数据存储器的上述第1数据作为输入，把第2数据作为输出；第2寄存器，它输出预先存储的第3数据；乘法器，它接收来自上述第1寄存器的上述第2数据和来自上述第2寄存器的上述第3数据的输入，把它们的乘法结果作为第4数据输出；第3寄存器，它把来自上述乘法器的第4数据作为输入，输出第5数据；第4寄存器，它输出预先存储的第6数据；算术计算器，它接收来自上述第3寄存器的上述第5数据和来自上述第4寄存器的上述第6数据的输入，把它们的计算结果作为第7数据输出；第5寄存器，它把来自上述上述算运算器的上述第7数据作为输入，输出成为本第1流水线运算电路的输出的第1计算结果，在上述通用运算电路中的第2流水线运算电路包括第6寄存器，它根据来自上述程序控制电路的第2运算电路选择信号，把来自上述专用运算电路的第2计算结果作为输入，输出成为本第2流水线运算电路的输出的第3计算结果，在上述专用运算电路中的特定的专用流水线运算电路包括IDCT(InversionDiscrete Cosine Transform)运算器，把来自上述第1流水线运算电路的上述第1计算结果作为输入，实施1次元反离散余弦转换并输出成为本专用流水线运算电路的输出的专用计算结果。

通过采用上述构成，就可以用通用运算电路中的第1流水线运算电路进行逆量化运算，用专用运算电路中的专用流水线运算电路进行逆DCT运算，由此，具有可以连续逆量化和逆DCT运算并进行流水线运算的效果。

本发明的运算装置(权利要求4)的特征在于：在权利要求2所述的运算装置中，在上述通用运算电路中的第1流水线运算电路包括第1寄存器，它根据来自上述程序控制电路的第1运算电路选择信号，把来自上述第1数据存储器的第1数据作为输入，把成为本第1流水线运算电路的输出的第1计算结果作为输出，在上述通用运算电路中的第2流水线运算电路包括：第2寄存器，它根据来自上述程序控制电路的第2运算电路选择信号，把来自上述专用运算电路的第2计算结果作为输入，把第2数据作为输出；第3寄存器，输出预先存储的第3数据；算术运算器，它接收来自上述第2寄存器的上述第2数据和来自上述第3寄存器的上述第3数据的输入，把这些算术结果作为第4数据输出；第4寄存器，把来自上述算术运算器的上述第4数据作为输入，输出第5数据；第5寄存器，输出预先存储的第6数据；乘法器，它把来自上述第4寄存器的上述第5数据和来自上述第5寄存器的上述第6数据作为输入，把它们的乘算结果作为第7数据输出；第6寄存器，它把来自上述乘法器的上述第7数据作为输入，输出成为本第2流水线运算电路的输出的第3计算结果，在上述专用运算电路中的特定的专用流水线运算电路包括DCT(Discrete CosineTransform)运算器，它把来自上述通用运算电路的第1流水线运算电路的第1计算结果作为输入，实施1次元离散余弦转换输出成为本专用流水线运算电路的输出的第2专用计算结果。

通过以上构成，就可以用在通用运算电路中的第2流水线运算电路进行量化运算，用在专用运算电路中的专用流水线运算电路进行DCT运算，由此，具有可以连续DCT运算和量化运算并进行流水线运算的效果。

本发明的运算装置(权利要求5)的特征在于：在权利要求3或4所述的运算装置中，上述算术运算器包括：加法器，它接收第1输入和第2输入，输出其加法运算结果；减法器，它接收上述第1输入和上述第2输入，输出第1输入减去第2输入的减法运算结果；输出选择器，它是把上述加法器的加法运算结果、上述减法器的减法运算结果，以及0作为输入，把从它们中选择出的数据作为输出的选择器，当上述第1输入是正数的情况下选择输出上述加法器的加法运算结果，在上述第1输入是0的情况下选择0输出，在其它情况下选择输出上述减法器的减法运算结果。

通过上述构成，就可以用在通用运算电路中的第1流水线运算电路进行逆量化运算，用在专用运算电路中的专用流水线运算电路进行逆DCT运算，由此，具有可以连续逆量化和逆DCT运算并进行流水线运算的效果。

本发明的图象处理装置(权利要求6)，是搭载多个本发明权利要求2所述的运算装置的图象处理装置，其特征在于包括：第1运算装置，其具有DCT运算电路，它作为第1专用流水线运算电路，把上述第1计算结果作为输入，对该输入进行1次元的离散余弦转换输出第1专用计算结果，和IDCT运算电路，它作为第2专用流水线运算电路，把上述第1计算结果作为输入，对该输入实施1次元反离散余弦转换输出第2专用计算结果；第2运算装置，其具有半像点运算电路，它把第1专用流水线运算电路的上述第1计算结果作为输入，对该输入实施半像点运算输出第1专用计算结果，和后噪声消除滤波运算电路，它作为第2专用流水线运算电路，把上述第1计算结果作为输入，对该输入实施后消除滤波后输出第2专用计算结果；主接口，它进行和主微机的数据收发；视频接口，它从图象AD变换器输入图象数据实施预换算，输出CIF(Common Internet File)数据或者QCIF(Quadrature Common Internet File)数据，另外接收CIF数据或者QCIF数据的输入实施后换算并输出到图象DA变换器；DMA(DirectMemory Access)控制电路，它控制和大容量存储器之间的经由上述主接口来自上述主机的数据输入输出、来自上述第1运算装置中的第1数据存储器或者第2数据存储的数据的输入输出、在上述第2运算装置中的第1数据存储器或者第2数据存储器的数据的输入输出，以及来自上述视频接口的上述CIF数据或者QCIF数据的输入输出；公共存储器，具有在上述第1运算装置和第2运算装置之间转送数据的功能。

通过上述构成，就可以用在通用运算电路中的第2流水线运算电路进行量化运算，用在专用运算电路中的专用流水线运算电路进行DCT运算，由此，具有可以连续DCT运算和量化运算并进行流水线运算的效果。另外，因为搭载多个包含通用运算电路和专用运算电路的上述运算装置，第1专用运算电路包括DCT运算电路和IDCT运算电路，第2专用运算电路包括后噪声消除滤波运算电路和半像点运算电路，所以，本发明的图象处理装置可以实现这样的图象处理装置的效果，即，在只执行编码动作时作为编码装置工作，在只执行译码动作时作为译码装置工作，进而在分时执行编码动作和译码动作时作为编码/译码装置工作。

图1是展示实施例1的运算装置的构成的方框图。

图2是展示实施例2的运算装置的概略构成的方框图。

图3是展示在实施例2的运算装置中的逆量化算式的图。

图4是展示在实施例2的运算装置中的算术运算器的构成的方框图。

图5是表示实施2的运算装置中的算术运算器中的输出选择器的输出数据控制的图。

图6是表示实施2的运算装置中的算术运算器的输入输出关系的图。

图7是表示在实施例2的运算装置中的流水线运算器中的矢量数据流程的图。

图8是展示本实施例3的运算装置的概略构成的方框图。

图9是展示实施例3的运算装置中的量化运算式的图。

图10是表示实施例3的运算装置中的流水线运算器中的矢量数据的流程的图。

图11是展示实施例4的图象处理装置的构成的方框图。

图12是展示在实施例4图象处理装置中的编码时的各单元的处理分担的图。

图13是展示实施例4的图象处理装置中的译码时的各单元的处理分担的图。

图14是展示以往的运算装置的构成的方框图。

以下，用图1至图8说明本发明的实施例。进而，这里所示的实施例只不过是一个例子，并不限于此实施例。

图1是展示本发明的实施例1的运算装置的构成的方框图。

实施例1的运算装置是搭载了矢量命令的程序控制型处理器，如图1所示，分别为通用运算电路101和专用运算电路102，通用运算电路101包括：程序控制电路103、第1地址发生器104、第1数据存储器105、第1流水线运算电路106、第2地址发生器113、第2数据存储器114，以及第2流水线运算电路112，另外，专用运算电路102包括：控制电路115，以及用于各种用途的高负荷运算特定处理的，第1专用流水线运算电路107、第2专用流水线运算电路108、第3专用流水线运算电路109、……、第N个专用流水线运算电路110。

程序控制电路103，由程序存储器、命令译码器、定序器构成，加上通常的标量命令，具有对矢量命令的命令分析功能、命令执行控制功能，矢量命令执行执行时，首先，在输出第1运算电路选择信号、第2运算电路选择信号、专用流水线运算电路选择信号的同时，断言第1启动信号，其后，在相当于第1流水线运算电路106的流水线段数程度的周期后，断言通用运算电路输出数据使能，在专用运算电路输出数据使能的断言后，在相当于第2流水线运算电路的流水线段数程度的周期数后，断言第2启动信号，在把预先设定的矢量数据的长度设定为M个时，在最初的第1启动信号的断言后，在M周期后，取消第1启动信号，其后，在相当于第1流水线运算电路106的流水线段数程度的周期数后，取消通用运算电路输出数据使能，在专用运算电路输出数据使能的取消后，在相当于第2流水线运算电路112的流水线段数程度的周期数后，取消第2启动信号。

第1地址发生器104，在第1启动信号被断言的期间，把规定的地址作为第1地址输出。

第1数据存储器105按照第1地址输出第1数据。

第1流水线运算电路106，按照在程序控制电路103中命令解析后输出的第1运算电路选择信号，组合乘法器、算术逻辑运算器、バレルシフタ等的基本运算器构成，对第1数据实施流水线运算，输出第1计算结果。

第2地址发生器113，在第2启动信号被断言期间，把规定的地址作为第2地址输出。

第2流水线运算电路112，按照在程序控制电路103中，命令解析后输出的第2运算电路选择信号，组合乘法器、算术逻辑运算器、注1等的基本运算器构成，对第2数据实施流水线运算，输出第3计算结果。

第2数据存储器114，按照第2地址，存储第3计算结果。

控制电路115，在通用运算电路输出数据使能的断言后，在从按照专用运算电路选择信号选择出的，第1流水线段数通知信号、第2流水线段数通知信号、第3流水线段数通知信号、……、第N流水线段数通知信号中选择出的相当于第n个流水线段数通知信号表示的段数程度的周期数后，断言专用运算电路输出数据使能，在通用运算电路输出数据使能被取消后，在相当于第n个流水线段数通知信号表示的段数程度的周期数后取消专用运算电路输出数据使能。

第1专用流水线运算电路107、第2专用流水线运算电路108、第3专用流水线运算电路109、……、第N专用流水线运算电路110，对第1计算结果，实施流水线运算，分别输出第1专用计算结果、第2专用计算结果、第3专用计算结果、……、第N专用计算结果，另一方面，输出关于各个专用流水线运算电路107～110的流水线段数的，第1流水线段数通知信号、第2流水线段数通知信号、第3流水线段数通知信号、……、第N流水线段数通知信号。

数据选择电路111，按照专用流水线运算电路选择信号，从第1专用计算结果、第2专用计算结果、第3专用计算结果、……、第N专用计算结果中选择一个输出。

接着，说明在程序控制电路103中，解析矢量命令，对M个矢量数据执行流水线运算时的动作。

首先，第1启动信号被断言，从第1地址发生器104开始发出M个连续的第1地址。按照第1地址，从第1数据存储器读出M个连续的第1数据，并被输入到第1流水线运算电路106。第1流水线运算电路106，对第1数据顺序进行运算，作为第1计算结果顺序输出。这时，从第1流水线运算电路106中，检测出第1号的第1数据的输出时刻，并断言通用运算电路输出使能。第1专用流水线运算电路107、第2专用流水线运算电路108、第3专用流水线运算电路109、……、第N专用流水线运算电路110，对第1运算结果顺序执行运算，把其结果作为第1专用计算结果、第2专用计算结果、第3专用计算结果、……、第N专用计算结果，分别顺序输出。按照在程序控制电路103中，在矢量命令被解析时输出的专用流水线运算电路选择信号，用数据选择电路111从这些专用计算结果中选择作为第2计算结果输出。这时，从通用运算电路输出数据使能的断言时刻，和用从程序控制电路输出的专用流水线运算电路选择信号选择出的第1流水线段数通知信号、第2流水线段数通知信号、第3流水线段数通知信号、……、第N流水线段数通知信号的一个中检测出第1号的第2计算结果的输出时刻，断言专用运算电路输出数据使能。第2流水线运算电路112，对第2计算结果顺序执行运算，并将结果作为第3计算结果顺序输出。检测出专用运算电路输出数据使能的断言时刻，和从第2流水线运算电路112的流水线段数检测出第1号的第3计算结果的输出时刻，断言第2启动信号。第2地址发生器113，按照被断言的第2启动信号，从第2地址发生器113开始生成M个连续的地址。按照第2地址，向第2数据存储器存储M个连续的第3计算结果。程序控制电路115，检测从第1数据存储器105读出第M号的第1数据的时刻，取消第1启动信号。接着，检测出第1启动信号的取消时刻和根据第1流水线运算电路106的流水线段数，从第1流水线运算电路106输出第M号的第1计算结果的时刻，取消通用运算电路输出数据使能。控制电路103，从由通用运算电路输出数据使能的取消时刻和由从程序控制电路输出的专用流水线运算电路选择信号选择出的第1流水线段数通知信号、第2流水线段数通知信号、第3流水线段数通知信号、……、第N流水线段数通知信号的一个中，检测出第M号的第2计算结果的输出时刻，取消专用运算电路输出数据使能。程序控制电路，检测出专用运算电路输出数据使能的取消时刻，和根据第2流水线运算电路的流水线段数，从第M号的第2流水线运算电路的输出时刻，取消第2启动信号，结束本命令。

如上所述，如果采用本实施例1的运算装置，则因为其构成是，分离为通用运算电路101和专用运算电路102，从专用运算电路102向通用运算电路101通知在通用运算电路101中的程序控制电路103中作为时刻控制所需要的专用运算电路102固有的信息的专用运算电路输出数据使能，使得专用运算电路102的每种用途的变化不会影响通用运算电路101，通用运算电路101中的程序控制电路103根据作为该通知信息的专用运算电路输出数据使能，控制时刻，因而，具有可以实现适用于各种各样的应用的运算装置的效果。进而，考虑到今后将要迎来的IP(Intellectual Property)化时代，具有可以进一步发挥对于应用的适应性的效果。

图2是展示本发明的实施例2的运算装置的概略构成的方框图。

实施例2的运算装置，在图1所示的实施例1的运算装置中，在图2中，201对应实施例1的第1数据存储器105，211对应实施例1的第2数据存储器114，212对应实施例1的第1流水线运算电路106，213对应实施例1的第2流水线运算电路112，214对应实施例1的多个专用流水线运算电路107～110中的一个。对于在本实施例2的运算装置中的上述以外的其它的构成，具有和图1所示的实施例1相同的构成。

上述第1流水线运算电路212包括：第1寄存器202、第2寄存器203、乘法器204、第3寄存器205、第4寄存器206、算术计算器207，以及第5寄存器208。上述第2流水线运算电路213包括第6寄存器210。上述专用流水线运算电路214包括IDCT(Inversion DiscreteCosine Transform)运算器209。该IDCT运算器209是实施1次反离散余弦转换的部分。

图3表示本实施例2的运算装置中的逆量化的算式。

图3中，如果展开式(a)、式(b)、式(c)、式(d)，则成为式(e)、式(f)、式(g)、式(h)、式(i)。即，根据式(a)～(c)确定式(d)，用该式(d)求式(e)～(i)的各式。

预先在第1数据存储器201中存储作为逆量化对象数据的图3中的LEVEL，在第2寄存器203中存储图3中的(2×QUANT)，在第4寄存器206中当QUANT是奇数的情况下存储QUANT，在QUANT是偶数的情况下存储(QUANT-1)。

图4展示图2中的算术运算器207的构成。算术运算器207，如图4所示，包括加法器401、减法器402，以及输出选择器403。该算术运算器207的输出选择器403，如图5所示，按照第1输入编码动作。在图5中，第1输入相当于作为第3寄存器205的输出的第5数据，第2输入相当于第4寄存器206的第6数据。输出选择器403，如图4所示，在第1输入的编码是正的情况下把加法器401的输出作为其输出，在第1输入的编码是0的情况下把第1输入作为器输出，在第1输入的代码是负的情况下把来自减法器402的输出作为器输出。因而，算术运算器207的输入输出关系，如图6所示。

而后，对于本实施例2的运算装置，当按照在实施例1中说明的控制顺序，控制在图2所示的各流水线运算电路212、214、213的情况下，其数据的流程按照图7进行。在此，在图7中，横轴展示周期，纵轴展示各运算器中的处理内容，展示了D1、D2、……、Di、……、DM-1、DM这M个矢量数据流动于各流水线运算电路的状态。最终，被写入第2数据存储器211的是图3所示的REC。

如上所述，如果采用本实施例2，就可以用通用运算电路101中的第1流水线运算电路212进行逆量化运算，用在专用运算电路102中的专用流水线运算电路214进行逆DCT运算，由此，具有可以连续逆量化和逆DCT运算并进行流水线运算的效果。

图8是展示本发明的实施例3的运算装置的概略构成的方框图。

实施例3的运算装置，在图1所示的实施例1的运算装置中，图8中，801对应实施例1的第1数据存储器105，812对应实施例1的第1流水线运算电路106，813对应实施例1的第2流水线运算电路112，814对应实施例1的多个专用流水线运算电路107～110中的一个，除上述以外本实施例3的运算装置的构成具有和图1所示的实施例1相同的构成。

上述第1流水线运算电路812包括第1寄存器802。上述第2流水线运算电路813包括，第2寄存器804、第3寄存器805、算术运算器806、第4寄存器807、第5寄存器808、乘法器809，以及第6寄存器810。另外，上述专用流水线运算电路814包括DCT(DiscreteCosine Transform)运算器803。该DCT运算器803，是实施离散余弦转换的部分。

图9展示在本实施例3的运算装置中的量化的算式。

图9中，如果展开式(a)、式(b)、式(c)、式(d)，则成为式(e)、式(f)、式(g)、式(h)、式(i)。即，根据式(a)～(c)确定式(d)，用该式(d)求式(e)～(i)之一。

预先在第1数据存储器801中存储作为DCT对象数据的图9中的REC，在第2寄存器802中当QUANT是奇数的情况下存储图9中的(-QUANT)，当是奇数的情况下存储(-QUANT+1)，在寄存器808中存储2×QUANT的倒数。

进而，算术运算器806，其构成和图4中所示的实施例2相同，其第1输入相当于来自第2寄存器804的第2数据，第2输入相当于来自第3寄存器805的第3数据。另外，在图5和图6中还展示了该算术运算器806中的输入输出关系。

而后，关于本实施例3的运算装置，当根据在实施例1中说明的控制顺序，控制图8所示的各流水线运算电路812、814、813时，其数据流程如图10所示。在此在图10中，横轴表示周期，纵轴表示在各运算器中的处理内容，展示了D1、D2、……、Di、……、DM-1、DM这M个矢量数据在各流水线运算电路中流动的状态。最终，被写入第2流水线存储器811的是图9所示的LEVEL

如上所述，如果采用本实施例3的运算装置，则可以用在通用运算电路101中的第2流水线运算电路813进行量化运算，用在专用运算电路102中的专用流水线运算电路814进行DCT运算，由此，具有可以连续DCT运算和量化运算并进行流水线运算的效果。

图11是展示本发明的实施例4的图形处理装置的构成的方框图。

实施例4的图象处理装置，在图11中，第1DSP(Digital SignalProcessor)核心1101和第2DSP核心1102是程序控制型的处理器，第1通用运算电路1118和第2通用运算电路1119，是与图1的实施例1中所示的通用运算电路101对应的部分。另外，第1专用运算器1103和第2专用运算电路1104，和图1的实施例1中所示的专用运算电路102对应，第1专用运算电路1103，作为专用流水线运算电路107～110之一搭载DCT运算电路1105和IDCT运算电路1106，第2专用运算电路1104，作为专用流水线运算电路107～110之一搭载后噪声消除滤波运算电路1107和半像点(ハ-フパル)运算电路1108。本实施例4的图象处理装置，除了上述之外，还包括：第1公共存储器1109、第2公共存储器1110、第3公共存储器1111、主接口1112、视频接口1113、帧存储器1114、DMA控制电路1115、AD变换器1116，以及DA变换器1117。

第1DSP核心1101，具有按照程序，执行在第1DSP核心1101内封闭的运算、执行使用第1专用运算电路1103的运算、以及执行和第2DSP核心1102、主接口1112，以及DMA控制电路1115各自的数据转送的功能。

第1专用运算电路1103，具有根据第1DSP核心1101的控制，执行DCT运算以及IDCT运算的功能。

第2DSP核心核心1102，具有按照程序，执行在第2DSP核心1102内封闭的运算、执行使用第2专用运算电路1104的运算、以及执行和第1DSP核心1101，以及DMA控制电路1115各自的数据转送的功能。

第2专用运算电路1104，具有根据第2DSP核心1102的控制，执行半像点运算以及后噪声消除滤波运算的功能。

第1公共存储器1109，具有在第1DSP核心1110和DMA控制电路1115之间转送数据的功能。

第2公共存储器1110，具有在第2DSP核心1102和DMA控制电路1115之间转送数据的功能。

第3公共存储器1111，具有在第1DSP核心1101和第2DSP核心1102之间转送数据的功能。

主接口1112具有位流和指令数据的输入输出功能，以及在和第1DSP核心1101和DMA控制电路1115各自之间转送数据的功能。

帧存储器1114，具有向DMA控制电路1115输出存储数据，存储来自DMA控制电路1115的输入数据的功能。

DMA控制电路1115具有，向帧存储器1114存储来自第1公共存储器1109、第2公共存储器1110、主接口1112，以及视频接口1114各自的输入数据的功能，和把来自帧存储器1113的输出数据，输出到第1公共存储器1109、第2公共存储器1110、主接口1112，以及视频接口1113各自的功能。

视频接口1113具有，在和DMA控制电路1115之间转送数据的功能、后换算(postscaling)功能、向DA变换器1117输出后换算后的数据的功能、从AD变换器1116输入图象数据的功能、对从AD变换器1116输入的图象数据进行预换算(prescaling)的功能。

AD变换器1116，具有数字转换输入的模拟图象数据输出到视频接口1113的功能。

DA变换器1117具有模拟转换从视频接口1113输入的数字图象数据并输出的功能。

接着，说明在本实施例4的图象处理装置中的编码处理以及译码处理。

最初，说明编码处理的动作。在图12中，表示本实施例4的图象处理装置的编码处理的各单元1112、1101、1102、1113中的处理内容。本实施例4的图象处理装置的编码处理，通过在各单元中并行处理使集中在该图12中的各单元高效率地分担处理。

在编码处理中，首先模拟图象数据被输入AD变换器1116，在被数字变换后，被输入视频接口1113。对被输入到视频接口1113中的数据，在预换算装置中换算，被转换为CIF(Common Internet File)或者QCIF(Quadrature Common Internet File)格式，经过DMA控制电路1115，被存储在帧存储器1114的规定的区域。对于实施了预换算后的编码对象数据，根据第2DSP核心1102的程序，经由第2公共存储器1110，实施ME(运动检测)处理。在此过程中，由于半像点运算的需要，用第2专用运算电路1104，通过该半像点运算电路1108执行半像点运算。如果ME处理结束，则通过第3公共存储器1111，把编码对象数据转送到第1DSP核心1101，在第1DSP核心1101中，按照程序，实施MC(运动补偿)处理、DCT运算处理、Q(量化)处理、IQ(逆量化)处理、IDCT运算处理、VLC(可变长编码)处理，最终通过DMA控制电路1115把编码后的图象数据存储到帧存储器1114的规定的区域。在这一过程中，DCT运算处理、IDCT运算处理，用第1专用运算电路1103的DCT运算电路1105以及IDCT运算电路1106执行。另一方面，编码数据，按照主接口1112接收到的指令数据，从帧存储器1114经由DMA控制电路1115，读出到主接口1112，作为位流送出。

接着，说明译码处理的动作。在图13中，表示在本实施例4的图象处理装置的译码处理的各单元1112、1101、1102、1113中的处理内容。本实施例4的图象处理装置的译码处理，通过在各单元中并行处理，使该图13中集中的各单元高效率地执行分担处理。

在译码处理中，首先，按照主接口1112接收到的指令数据，输入位流，经由DMA控制电路1115，存储到帧存储器1114的规定的区域。位流数据，经由DMA控制电路1115，从帧存储器1114读出到第1公共存储器1109，按照第1DSP核心1101的程序，实施VLD(可变长译码)处理、IQ(逆量化)处理、IDCT运算处理、MC(运动补偿)处理，经过DMA控制电路1115，作为译码图象数据从第1公共存储器1109存储到帧存储器1114的规定的区域。译码图象数据，按照第2DSP核心1102的程序，经过DMA控制电路1115，从帧存储器1114读出到第2公共存储器，用第2专用运算电路1104，实施后噪声消除滤波后，经由DMA控制电路1115从第2公共存储器1110存储到帧存储器1114的规定的区域。实施了后噪声消除滤波的数据，经由DMA控制电路1115，从帧存储器1114输入到视频接口1113，实施后换算，并输出到DA变换器1117。在DA变换器1117中，把被输入的数字图象数据转换为模拟数据并输出。

如上所述，如果采用本实施例4的图象处理装置，则因为，搭载2个图1所示的包含通用运算电路101和专用运算电路102的运算装置，第1专用运算电路1103包括DCT运算电路1105和IDCT运算电路1106，第2专用运算电路1104包括后噪声消除滤波运算电路1107和半像点运算电路1108，所以，本实施例4具有可以实现这样的图象处理装置的效果，即，在只执行编码动作时，作为编码装置工作，在只执行译码动作时作为译码装置工作，进而在分时执行编码动作和译码动作时作为编码/译码装置动作。

如上所述的本发明的运算装置，不需要改变程序控制电路，就可以搭载使用于各种用途的任意的专用流水线运算电路，其结果是可以作为实现可以适用于各种各样应用的运算装置的装置。进而，如果是使用了本发明的运算装置的图象处理装置，则在只执行编码动作时作为编码装置工作，在只执行译码动作时作为译码装置工作，进而在分时进行编码动作和译码动作时作为编码/译码装置工作这种图象处理装置时是极其有用的。

Claims (6)

1、一种运算装置，它包括通用运算电路和专用运算电路，上述通用运算电路实装有多条矢量命令，和上述专用运算电路一同执行根据上述矢量命令的流水线运算，其特征在于：上述通用运算电路，把以下信号输出给上述专用运算电路：专用流水线运算电路选择信号，用于通知上述专用运算电路的运算内容；在上述通用运算电路中的多个计算结果；通用运算电路输出数据使能信号，用于通知上述多个计算结果的输出时刻，从上述专用运算电路向上述通用运算电路输入以下信号：在上述专用运算电路中的多个专用计算结果；专用运算电路输出数据使能信号，用于识别上述多个专用结果的输出时刻和输出数据的结束时刻，上述专用运算电路，包括：多个专用流水线运算电路，它在输出流水线段数通知信号的同时，对在上述通用运算电路中的上述多个计算结果执行流水线运算；数据选择电路，它根据在上述通用运算电路中的上述专用流水线运算电路选择信号，从由上述多个专用流水线运算电路各自输出的专用计算结果中任意选择一个专用计算结果，把上述任意选择出的专用计算结果作为上述多个专用计算结果输出到上述通用运算电路；控制电路，它接收从上述多个专用流水线运算电路各自输出的流水线段数通知信号，以及上述通用运算电路的上述专用流水线运算电路选择信号和上述通用运算电路输出数据使能信号的输入，把上述专用运算电路输出数据使能信号输出到上述通用运算电路。

2、一种运算装置，它包括通用运算电路和专用运算电路，上述通用运算电路实装有多条矢量命令，和上述专用运算电路一同执行根据上述矢量命令的流水线运算，其特征在于：上述通用运算电路包括：程序控制电路，它输出第1启动信号、第2启动信号、第1运算电路选择信号、第2运算电路选择信号、专用流水线运算电路选择信号以及通用运算电路输出数据使能信号，接收专用运算电路输出数据使能信号的输入；第1地址发生器，它根据来自上述程序控制电路的上述第1启动信号，连续输出M个第1地址；第1数据存储器，它根据来自上述第1地址发生器的上述第1地址，输出M个第1数据；第1流水线运算电路，它根据来自上述程序控制电路的上述第1运算电路选择信号，对来自上述第1数据存储器的上述第1数据执行流水线运算并顺序输出M个第1计算结果；第2流水线运算电路，它根据来自上述程序控制电路的上述第2运算电路选择信号，对来自上述专用运算电路的第2计算结果执行流水线运算并顺序输出M个第3计算结果；第2地址发生器，它根据来自上述程序控制电路的上述第2启动信号，连续输出M个的第2地址；第2数据存储器，它根据来自上述第2地址发生器的上述第2地址，存储来自上述第2流水线运算电路的M个上述第3计算结果，上述专用运算电路包括：N个专用流水线运算电路，分别用于输出流水线段数通知信号，对来自在上述通用运算电路中的上述第1流水线运算电路的上述第1计算结果执行流水线运算；数据选择电路，它根据来自在上述通用运算电路中的上述程序控制电路的上述专用流水线运算电路选择信号，从由上述N个专用流水线运算电路的各自输出的专用计算结果中，选择一个第n专用计算结果，把该第n专用计算结果作为上述第2计算结果输出到上述通用运算电路的上述第2流水线运算电路；控制电路，它接收从上述多个流水线运算电路的各自输出的专用流水线段数通知信号，以及来自上述通用运算电路的上述程序控制电路的上述专用流水线运算电路选择信号和上述通用运算电路输出数据使能信号的输入，输出专用运算电路输出数据使能信号到上述通用运算电路的上述程序控制电路。

3、如权利要求2所述的运算装置，其特征在于：上述通用运算电路中的第1流水线运算电路包括：第1寄存器，它根据来自上述程序控制电路的上述第1运算电路选择信号，把来自上述第1数据存储器的上述第1数据作为输入，把第2数据作为输出；第2寄存器，它输出预先存储的第3数据；乘法器，它接收来自上述第1寄存器的上述第2数据和来自上述第2寄存器的上述第3数据的输入，把它们的乘算结果作为第4数据输出；第3寄存器，它把来自上述乘法器的第4数据作为输入，输出第5数据；第4寄存器，它输出预先存储器的第6数据；算术运算器，它接收来自上述第3寄存器的上述第5数据和来自上述第4寄存器的上述第6数据的输入，把它们的计算结果作为第7数据输出；第5寄存器，它把来自上述算数运算器的上述第7数据作为输入，输出成为本第1流水线运算电路的输出的第1计算结果，上述通用运算电路中的第2流水线运算电路包括第6寄存器，它根据来自上述程序控制电路的第2运算电路选择信号，把来自上述专用运算电路的上述第2运算结果作为输入，输出成为本第2流水线运算电路的输出的第3计算结果，上述专用运算电路中的特定的专用流水线运算电路包括IDCT，它把来自上述第1流水线运算电路的上述第1计算结果作为输入，实施1次元的反离散余弦转换输出成为本专用流水线运算电路的输出的专用计算结果。

4、如权利要求2所述的运算装置，其特征在于：上述通用运算电路中的第1流水线运算电路包括第1寄存器，它根据来自上述程序控制电路的上述第1运算电路选择信号，把来自上述第1数据存储器的上述第1数据作为输入，把成为本第1运算电路的输出的第1计算结果作为输出，在上述通用运算电路中的第2流水线运算电路包括：第2寄存器，它根据来自上述程序控制电路的第2运算电路选择信号，把来自上述专用运算电路的第2计算结果作为输入，把第2数据作为输出；第3寄存器，它输出预先存储的第3数据；算术运算器，它接收来自上述第2寄存器的上述第2数据和来自上述第3寄存器的上述第3数据，把它们的计算结果作为第4数据；第4寄存器，它把来自上述算术运算器的上述第4数据作为输入，输出第5数据；第5寄存器，它输出预先存储的第6数据；乘法器，它把来自上述第4寄存器的上述第5数据和来自上述第5寄存器的上述第6数据作为输入，把它们的乘算结果作为第7数据输出；第6寄存器，它把来自上述乘法器的上述第7数据作为输入，输出成为第2流水线运算电路的输出的第3计算结果，在上述专用运算电路中的特定的专用流水线运算电路包括DCT运算器，它把来自上述通用运算电路的第1流水线运算电路的第1计算结果作为输入，实施1次远离散余弦转换输出成为本专用流水线运算电路的输出的第2专用计算结果。

5、如权利要求3或者4所述的运算装置，其特征在于：上述算术运算装置包括：加法器，它接收第1输入和第2输入，输出其加法运算结果；减法器，它接收上述第1输入和上述第2输入，输出从上述第1输入减去上述第2输入的减法运算结果；输出选择器，是把上述加法器的加法运算结果、上述减法器的减法运算结果，以及0作为输入，把从它们中选择出的数据作为输出的装置，在上述第1输入是正数的情况下选择输出上述加法器的加法运算结果，在上述第1输入是0的情况下选择输出0，在其他的情况下选择输出上述减法器的减法运算结果。

6、一种图象处理装置，其特征在于：它搭载2个权利要求2所述的运算装置，分别把它们作为第1运算装置、第2运算装置，包括：上述第1运算装置，它具备：DCT运算电路，它作为第1专用流水线运算电路，把上述第1计算结果作为输入，对该输入实施1次元离散余弦转换并输出第1专用计算结果；IDCT运算电路，它作为第2专用流水线运算电路，把上述第1计算结果作为输入，对该输入实施1次元反离散余弦转换并输出第2专用计算结果；上述第2运算装置，它具备半像点运算电路，作为第1专用流水线运算电路，把上述第1计算结果作为输入，对该输入实施半像点运算，输出第1专用计算结果；后噪声消除滤波运算电路，作为第2专用流水线运算电路，把上述第1计算结果作为输入，对该输入实施后噪声消除滤波并输出第2专用计算结果；主接口，进行和主机的数据的收发；视频接口，从图象AD变换器输入图象数据实施预换算，输出CIF数据或者QCIF数据，另外接收CIF数据或者QCIF数据的输入实施后换算并输出到图象DA变换器；DMA控制电路，它控制和大容量存储器之间的、通过上述主接口的来自上述主机的数据输入输出，来自在上述第1运算装置中的第1数据存储器或者第2数据存储器的数据的输入输出，以及来自上述视频接口的上述CIF数据或者QCIF数据的输入输出；公共存储器，它具有在上述第1运算装置和上述第2运算装置之间转送数据的功能。

Images