CN1109946C - 用于交流信号放大器的高阻抗偏置电路 - Google Patents
用于交流信号放大器的高阻抗偏置电路 Download PDFInfo
- Publication number
- CN1109946C CN1109946C CN98801388A CN98801388A CN1109946C CN 1109946 C CN1109946 C CN 1109946C CN 98801388 A CN98801388 A CN 98801388A CN 98801388 A CN98801388 A CN 98801388A CN 1109946 C CN1109946 C CN 1109946C
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- coupled
- control grid
- constant pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
- Networks Using Active Elements (AREA)
Abstract
如从电容耦合的输入信号VIN中所见,本发明揭示了一种仅使用有源器件来模拟高阻抗节点的集成的恒定偏压发生器。一个参考电流源(56)和一个有源非线性器件(51),如MOS晶体管(91)在Vcc和地之间与非线性器件(51)的漏极X,即恒定偏置电压输出VBIAS串联耦合。与所述漏极X电容耦合的输入信号VIN引入由一个电流监测装置(58)监测的误差电流Δi。对电流监测装置(58)作出响应的一个反馈装置(57)调制非线性器件(51)的控制输入Z,以选择一条IXY与VXZ关系的电流-电压特性曲线。该曲线不顾由误差电流Δi引起的IXY中的变化,在其电流电平处维持非线性器件(51)的VXZ电压。反馈装置(57)也对Vcc中的电压波动作出补偿。
Description
技术领域
本发明涉及采用有源器件来产生一个高阻抗节点的集成电路,特别涉及在偏置电压产生电路上的高阻抗节点的应用。
背景技术
电压放大器有许多种类型,但都享有相同的特征和相同的限制。用作说明的目的,图1示出了基本放大器11的内部结构。典型的放大器11在输入节点15有输入信号Vin,在输出节点17有输出信号Vout。
Vout是放大器11的内部结构所确定的VIN的一个函数。在本例在中,输入信号Vin在内部与一个nmos晶体管13的控制栅极耦合。nmos晶体管13耦合于恒流源21和地之间,它的漏极18连接到电流源21的输出和输出节点17。当Vin改变时,源极19到漏极18的电压降通过对Vin的相位改变180°和具有由晶体管13的构造特性和放大器11的负载线所确定的一个幅度增益作出响应。放大器11的负载线由漏极处18的负载和VCC电压值来确定,后者典型的为3V到5V。通常的控制不超出电源Vcc的变化,在制造完成之后,通常也不能改变晶体管13的构造特性。如图所示,耦合到漏极18的唯一负载是电流源21。因此,能够为电流源21选择和维护一个准确的电流值是一个为放大器11维持一个稳定、预定的增益的重要标准。
图2示出配置一个典型的电流源的放大器11。在图2中,电流源包括pmos晶体管23,其源极25与Vcc耦合,其漏极27与晶体管13的漏极18耦合,其栅极26与参考电压VREF耦合。由于结构和布置的限制,输入信号VIN通常也经由一个内部耦合电容器29与参考信号VREF耦合。如以下所述,这会降低放大器11的性能。
参照图3,增强型晶体管,例如pmos晶体管23的特征在于源-漏极电流IDS与电压VDS的关系曲线,一般它具有和nmos晶体管的曲线相反的极性。为了清楚起见,所有IDS、VDS和VGS都是仅指它们的幅值而言,并非指它们的极性,从而,以下论述可同等适用于pmos器件和nmos器件。
在一个给定源-栅极电压上,在饱和区域内,源-漏极电流IDS中的变化Δi与源-漏极电压VDS中的变化Δv比较而言,显得相对小些。这种IDS对VGS的特性将被视作其它应用中的一个开关晶体管的晶体管动作。由于IDS电流在一个大VDS范围内保持相对稳定,在饱和区域内运作的增强型MOS晶体管在本领域被公认为良好的电流源。MOS晶体管的饱和方式以及饱和电流由VGS选择,VGS发生变化,晶体管23的饱和电流也将改变,晶体管23甚至会失去饱和。因为图2中的放大器11的增益依靠来自晶体管23的稳定饱和电流,所以,由恒压源提供参考电压VREF,即图3中的VGS是很重要的。
参照图4,一个良好的恒压源,例如电池,在大电流范围Δi中经历了小的电压波动Δv。如以上图3中所述,饱和区域中的开关MOS器件的晶体管作用具有与小电流变化Δi上的大的电压波动Δv相反的性能。因此,MOS晶体管的这种晶体管作用传统上一直不适合用来产生一个恒压源。可是,集成电路中不可能有电池。所以,在构制一个集成电路中的恒压源时,局限于晶体管、电阻器和其它一些可集成器件。为了避免上述晶体管作用的一些缺点,通常把晶体管连接作为二极管。
参照图5,示出恒压源的一个典型的IC现有技术电路。晶体管24作为二极管,其栅极22与其漏极28耦合,因此,它的VGS与它的VDS相等。作二极管相连的晶体管24与电流漏极35串联耦合在Vcc和地之间。参考电压输出VREF在节点38上被分接,该节点把漏极28连接到电流漏极35。
曲线图37中的线39说明作二极管相连的晶体管24的IDS与VGS之间的关系,如图所示,器件24跟随一条更象二极管的曲线;电流变化Δi造成电压变化Δv没有图3中的晶体管作用曲线所表示的那么剧烈。这样,作二极管相连的晶体管24的IDS电流与VDS电压之间的关系更为平缓。
然而,作二极管相连的晶体管的应用仅提供了一部分解决方法。如曲线图37所示,虽然敏感度大大小于已往,但VDS对于IDS中的波动仍然十分敏感。减小VDS对于IDS变化的敏感度的一个普遍方法是,限制IDS电流波动Δi的量,从而限制VDS的波动Δv。电流波动Δi通常由输入信号VIN经由耦合电容器29引入。
参照图6,向来通过在节点38与节点40之间放置一个大电阻器41来限制电流波动Δi,该电阻器41连接到输出信号VREF和耦合电容器29。电阻器41大的电阻减少了由VIN引入的电流量,从而减少了通过作二极管相连的晶体管24的电流波动Δi的量。为了使电阻器41能充分地减少VREF中波动,此电阻器必须很大,并且通常具备大兆欧值。集成电路中如此大的电阻器结构需要占据一个大区域。而且,IC中的大电阻器常被各种问题所困扰,包括漏电流以及其内在电容分配问题。这两种问题都会造成额外的电流波动,它降低了电阻器的效力。此外,图6的电路并非解决因Vcc电源波动而引起的VREF电压变化。
已作了减少对IC恒压源结构中大电阻器的依靠性的几次尝试。美国专利号为5,467,052的Tsukada揭示了一种产生与电力波动相抵抗的电路的参考电压。Tsukada揭示了第一条分路中的第一个电阻器和第二条分路中的第二个电阻器的应用,经过第二条分路的电流为两个电阻器之比以及所使用的一些晶体管的特性之比。因为电流取决于一个比率,所以可使用小一些的电阻器。同样,美国专利号为4,264,874的Young揭示了两个相互耦合的电流镜,在电流镜的一条分路与地之间连接电阻器。美国专利号为5,317,280的Zimmer et al.揭示了一种使用PFET和小一些的多路电阻器来制作高阻抗节点的方法。Zimmer等人披露了利用PFET和多个小电阻器形成高阻抗节点的方法。他们运用自举技术使偏置阻抗的电阻乘以两个小电阻器的比率。
这些方法减小了所需电阻器的尺寸,但又不取消它们。可以通过只使用图5所示的作二极管相连的晶体管,不使用电阻器,就能够建立一个集成电压源。但是,如上所述,此种电路容易受误差电流和Vcc波动的引入的影响。
本发明的一个目的是提供一个仅使用有源器件的恒压源,该恒压源不受此输入信号或Vcc波动引入的误差电流的影响。
本发明的另一个目的是,提供一个不使用电阻器就可用于模拟一个高阻抗节点的电路。
本发明的又一个目的是,提供一个对电源、温度和输入信号变化不敏感,具有一个不需要电阻器的高阻抗节点并适合于IC电路的恒压源。
发明概述
根据本发明的一个方面,提供一种恒压源,具有一个输出电压节点,并进一步包括:
第一电力干线和第二电力干线;
用于建立参考电流的装置;
具有第一节点、第二节点和控制输入的一个有源非线性器件,所述有源非线性器件的特征在于一族电流与电压(I-V)的关系曲线,而每条所述I-V曲线把通过所述第一和第二个节点的器件电流与所述第一和第二个节点两端的器件电压联系起来,所述控制输入选择所述I-V曲线中的一个,所述有源非线性器件保持于饱和操作模式;
所述用于建立参考电流的装置与所述有源非线性器件串联耦合于所述第一和第二电力干线之间,由此根据所述参考电流和第一条I-V曲线,在所述第一和第二个节点两端产生一个预定电压,所述第一节点即所述输出电压节点;
电流监测装置,用于检测通过所述第一个和第二个节点的偏差电流,所述偏差电流包括所述参考电流和误差电流的总和;
反馈装置,对所述电流检测装置作出响应,并与所述控制输入相耦合,所述反馈装置调制所述控制输入,以根据第二条I-V曲线操作所述有源非线性器件,所述偏差电流经由所述第二条I-V曲线对应于所述预定电压,由此,在所述预定电压处建立一条基本上垂直的负载线。
根据本发明的另一方面,提供一种恒压源,具有一个输出电压节点,并进一步包括:
第一电力干线和第二电力干线;
用于建立参考电流的装置;
具有耦合到所述第一电力干线的第一源极、第一漏极和第一控制极的第一MOS晶体管,所述第一MOS晶体管的特征在于一族I-V的关系曲线,所述第一MOS晶体管恒定维持于饱和工作模式;
所述用于建立参考电流的装置与所述第一MOS晶体管串联耦合于所述第一与第二电力干线之间,由此所述参考电流根据第一条I-V曲线,在所述第一MOS晶体管的源极与漏极两端建立预定的电压降,所述第一漏极为所述输出电压节点;
监测装置,用于检测通过所述第一MOS晶体管的误差电流,所述交流监测装置耦合到所述第一漏极;
响应于所述交流监测装置且具有耦合到所述第一控制栅极的曲线选择输出的特性曲线控制电路,所述特性曲线控制电路有效调节所述第一MOS晶体管的沟道电导,以响应于经所述第一MOS晶体管的所述误差电流与所述参考电流之和,根据第二I-V曲线在所述第一MOS晶体管源极与漏极两端建立第二电压,所述第二电压基本上等于所述预定电压,由此使基本上垂直的负载维持于所述预定的电压降;以及
将输入信号耦合到所述输出电压节点的耦合电容器,所述输入信号有效生成所述误差电流。
根据本发明的另一方面,提供一种恒压源,具有一个输出电压节点,并进一步包括:
第一电力干线和第二电力干线;
产生参考电流的电流源;
具有耦合到所述第一电力干线的第一源极、第一漏极和第一控制极的第一MOS器件,所述第一MOS器件的特征在于一族电流IDS对电压VDS的关系曲线,所述第一MOS器件恒定维持于饱和工作模式;
所述电流源与所述第一MOS器件串联耦合于所述第一与第二电力干线之间,由此根据所述参考电流和IDS对VDS的关系曲线在所述第一源极与漏极之间建立预定电压,所述第一漏极为所述输出电压节点;
将输入信号耦合到所述输出电压节点的装置,所述输入信号经所述第一MOS器件有效建立偏差电流,所述偏差电流包括所述参考电流与误差电流之和;
用以检测所述偏差电流的电流监测装置;
响应于所述电流监测装置且具有耦合到所述第一控制栅极的曲线选择输出的特性曲线控制电路,所述特性曲线控制电路有效调节所述第一MOS晶体管的沟道电导至第二IDS对VGS曲线,所述偏差电流经所述第二IDS对VGS曲线响应于所述预定电压,由此在所述预定电压处建立基本垂直的负载线。
本发明的各种目的在一种电路中得以实现,该电路模拟一个高阻抗节点,以在一变化误差电流上维持一个恒定电压输出。使用具有饱和区域的有源非线性器件(例如BJT、JFET或MOS晶体管)来模拟该高阻抗节点,使用一个恒流源,通过该非线性器件来产生一个稳态的电流IXY*,从而经过这非线性器件建立一个静止的电压降VXY*。更好的是,由恒流源产生的IXY*电流足以把有源非线性器件安放在其操作饱和区域。有源非线性器件的特征在于,IXY与VXY曲线族为一给定控制输入描述了通过它的电流与其两端电压之间的关系。也就是说,可采用非线性器件的控制输入来选择任何操作特性曲线。
操作中,因通过非线性器件的误差电流而产生的非线性器件两端的电压波动由一个特性曲线选择器电路监测。当VXY电压开始因误差电流的引入而发生变化时,特性曲线选择器电路向非线性器件的控制输入发送一个补偿信号。该补偿信号为非线性器件选择一条新特性曲线。该特性曲线为非线性器件建立了IXY’与VXY’之间的新的关系,而该非线性器件则考虑把误差电流加入到来自电流源的稳态的电流中。选择该新特性曲线,从而使非线性器件两端的新电压降(相当于稳态电流加上误差电流)基本上与其初始静止的电压降VXY*相同。因此,特性曲线选择器电路不顾误差电流的引入将非线性器件两端的新电压降VXY’返回到其VXY*的初始静止电压值。实际上,非线性器件展示出一垂直负载线,在一个各种电流值的大范围内维持一个恒定电压输出。所以,输出电压可保持相对稳定,不受电容耦合输入信号中的波动的影响。由于电压输出保持恒定,所以,运作有效,就如同被一大电阻与输入信号隔离,从而达到了对高阻抗节点的模拟。
在一个较佳实施例中,通过在非线性器件的节点之一上记录合成电压波动间接监测误差电流波动。这使本发明的第二个作用成为可能。该作用使其可为Vcc波动作出补偿,并可维持一个恒定电压输出。如上所述,本发明可在电流波动上维持其X和Y节点两端的恒定VXY*电压降。但是,由于本发明与Vcc切断电源并维持来自Vcc的VXY*的恒定电压降,所以,就地而言,Vcc中的任何电压波动可在节点X或节点Y上反映出来。因此,本发明只监测节点X和节点Y中的一个,而不是通过在节点X和节点Y两端探测来直接监测VXY。由于每个节点随着Vcc中的变化而变化,因此,本实施例能够检测Vcc中的变化,而特性曲线选择器将通过调制非线性器件的控制输入以改变垂直负载线来对一个新操作点作出响应,直到找到将把在节点X和节点Y中受监测的一个上面的电压恢复到其初始值的第二个VXY”值。
附图简介
图1和图2是现有技术电压放大器。
图3是现有技术MOS晶体管的电流与电压的特征的说明图
图4是实际电压源的电压与电流的特征的说明图。
图5是一个现有技术恒压源。
图6是一个现有技术恒压源的第二个实施例。
图7是根据本发明的一个使用感应电阻的电路的象征表现。
图8是本发明第一实施例的一个电路块。
图9和图10是图8中一个元件的操作图表说明。
图11是本发明第二实施例的一个电路块。
图12至14是图8和图11中一个元件的第二函数的图表表示。
图15是图8和图11中的电路块的一个电路工具。
图16是包括图15的电路结构的一个电压放大器。
实现本发明的最佳方式
本发明不采用传统的方法,即如现有技术图6所示,将电阻器41安放在电压参考节点38和与内在电容器29相耦合的输出节点40之间的方法。而参照图7,本发明却致力于在输出节点43和内部耦合电容器45之间引入感应高阻抗44。由于输入信号Vin经由内在电容器45与恒定电压输出信号VBIAS相耦合,所以,引入VBIAS和电容器45之间的感应高阻抗44可有效地将输出信号VBIAS与输入信号Vin隔离。可是,为了在实际IC电路中产生感应高阻抗44,本发明摈弃了与电流漏极49相串联的二极管连接的晶体管47的传统结构。
本发明建立了一个无须使用电阻器,而只使用有源器件的高阻抗节点。本发明允许误差电流自由流动,而不是限制通过输入信号与电压产生电路电容耦合的误差电流量。本发明监测所有的电流波动,并调节电压产生电路***来为电流波动作出补偿。
参照图8,本发明包括有源非线性器件51,该器件51具有与Vcc耦合的第一节点Y、与电流敏感元件53耦合的第二节点X和接收控制信号的第三节点Z。有源非线性器件51的特征在于,一族曲线在一给定控制输入Z处,将节点X和Y两端的电压VXY与通过节点X和Y的电流IXY相联系。更好的是,每个所述曲线的特征在于一线性欧姆区域和一非线性饱和区域,有源非线性器件51也许是BJT、JFET或MOS晶体管中的一个。
有源非线性器件51与Vcc和地之间的电流漏极55串联连接,电流漏极55由一个电阻元件代表,但是不言而喻,它可能也是一个对温度和电压变化不敏感的恒定电流变换器。电流漏极55的目的是建立一条从有源非线性器件51到地的电流路径,通过其有源非线性器件51两端可以加上预定的电压。
通过耦合电容器54,可允许输入信号Vin自由将误差电流Δi引入到输出节点VBIAS。在输出节点VBIAS和有源非线性器件51之间安放电流敏感元件53,以监测在其中通过的电流。电流敏感元件53具有一个与特性曲线控制子电路57相耦合的输出信号,该控制子电路57监测交流电流的变化并选择所述曲线族中的一个,该曲线族将在通过节点X和Y的任何给定电流处使节点X和Y两端的电压维持恒定。来自特性曲线控制57的输出通过低通滤波器59加到控制输入节点Z。低通滤波器59使有源非线性器件51的控制稳定,以滤出噪音带来的任何刹那瞬态。
参照图9,示出图8中电路的第一个操作实例。图9是对一给定控制信号Z的通过节点X和Y的电流IXY对节点X和Y两端的电压VXY之间的关系图。在本实例中,点65处Q*代表一个由点63指示的初始IXY电流和初始控制信号Z1*产生的节点X和Y两端所需恒定电压降。静止电压Q*在初始电流点63和初始控制信号Z1*交叉处的初始操作点61得到确定。如果误差电流ΔI将要使电流IXY降落,沿曲线Z1*的操作点将趋于从点61向点67下降。VXY中,点65向点69的更为剧烈的降落中就典型地反映出这一点。为了对此电压减少作出补偿,图8中的特性曲线控制子电路57将通过调节Z对新操作位置Z3作出响应。该操作位置Z3将有效地把有源非线性器件51的操作点从点67移到点71,从而将电压VXY从点69恢复到点65处的它的初始位置。由于控制信号Z的此种调制,有源非线性器件51有效地展现出一垂直负载线73。在该负载线上,经过节点X和Y的电压在通过节点X和Y的电流波动Δi的大范围内有效保持稳定。
参照图10,示出图8中电路的第二个操作实例。在本实例中,点79处的所需恒定VXY电压降Q*的操作点由操作点76指示。如图所示,操作点76与点77处的初始操作电流IXY和初始输入控制信号Z2*相互对应。如果引入一个误差电流并使电流IXY增加量Δi,电压VXY将对应于新操作点81,趋于从点79向位置83增加量Δv。然而,图8所示特性曲线控制子电路57将输入控制信号Z调制成用Z3表示的一个新操作位置。这将建立一个新操作点75,从而把电压VXY返回到点79处的它的初始静止值Q*。此外,该器件展现出一垂直负载线85。
由于节点X和Y两端的电压保持对Vin中的变化不敏感,所以,本发明通过使用器件51的晶体管运作饱和区域展现了一个高阻抗节点。和原先致力于限制电流波动的技术相反,本发明把电压调制成非线性器件51的电流关系,以在变化的电流上维持一个恒定电压降。这样,不需要大电阻器,由此取消电阻器泄漏电流及任何额外内部分布电容的引入,这能够限制器件的频率响应。
参照图11,本发明的第二个实施例利用有源非线性器件51的饱和区域中的电流与电压关系的非线性。如上所示,与小的电流变化相互响应,有源非线性器件51的饱和区域的特征在于大的电压波动。第二实施例利用此晶体管运作,通过监测VXY电压波动来间接监测通过有源非线性器件51的电流变化。虽然通过监测节点X和Y两端的电压降就能做到这一点,但是,相对地,第二实施例只监测节点Y。这使第二实施例能够访问在前面的实施例中没有受到访问的VBIAS电压误差的第二个来源。
电压误差的第二个来源由电源Vcc中的变化产生。如上所示,本发明前面的实施例维持了运用于有源非线性器件51的一条相对垂直负载线。这意味着,不顾电流波动,有源非线性器件51两端的电压VXY在某个预定值Q*处保持相对稳定。由于VXY是Vcc减去节点Y处电压VXY保持恒定,因此,只要电源Vcc保持恒定,节点Y处的电压在电流波动时也保持恒定。但是,如果把误差电压ΔVerr引入电源Vcc,相同误差电压ΔVerr将在节点Y上反映出来。不顾VXY在Q*处保持恒定,这将在输出节点VBIAS引入电压误差ΔVerr。可是,通过在节点Y处监测电压,本发明的第二实施例不仅致力于由输入信号Vin引入的误差电流Δi的问题,而且对电力波动ΔVerr造成的电压误差作出监测和响应。
在图11的本实施例中,如图8中作为电阻器5示出的电耗被替代为温度和电力不敏感电流变换器ISINK56。有源非线性器件51与ISINK56串联在Vcc与地之间。如图所示,图11的电源Vcc易受电力波动±ΔVerr的影响。
输入信号Vin通过耦合电容器54又与输出节点VBIAS和节点Y耦合。电压监测装置58耦合在节点Y和地之间。电压监测装置58具有一个与特性曲线控制57相耦合的输出信号。它监测节点Y上交流波动。假设Vcc是恒定的,节点Y上的电压波动将意味着,有源非线性器件51正经历误差电流Δi波动。特性曲线控制57将通过经由低通滤波器59向有源非线性器件51的输入节点Z传送一个控制信号以维持应用于器件51的垂直负载线,来对交流电压波动作出响应。如上所述,调制控制信号Z,使之通过器件51的有效特性曲线循环,直到电压VXY被返回到它的初始位置。在这种情况下,由于VXY中的波动通过记录在节点Y上的电压波动受到间接监测,所以,控制信号Z受到调制,直到节点Y上的电压被返回到它的初始位置。假设Vcc是恒定的,这将把电压VXY恢复到Q*的初始值,并把节点Y上的电压恢复到Vcc-Q*的初始值。因此,图11的实施例重现了图8中电路的响应。
另一方面,如果假设没有误差电流Δi=0通过有源非线性器件51,而是Vcc代之经历了电力波动ΔVerr,那么节点Y将随ΔVerr而波动。电压监测装置58又将此电压波动传送到特性曲线控制57,反之将一个调制控制信号经由低通滤波器59传送到控制输入Z。不顾电力波动ΔVerr,这为有源非线性器件51选择一条新特性曲线,以将节点Y上的电压返回到它的初始值。节点X和Y两端的合成电压也许不一定与初始电压降Q*相等。实际上,应用于非线性器件51的垂直负载线被转换到一个新操作点,以下将详细说明。
例如,假设Q*的所需VXY电压在节点X和Y两端维持恒定,VBIAS*,所需偏置电压输出则被定义为:
VBIAS*=Vcc-Q*
如果一个电力波动将误差电压ΔVerr引入Vcc,则新偏置电压VBIAS’将会是:
VBIAS’=(Vcc±ΔVerr)-Q*
=Vcc-Q*±ΔVerr
=VBIAS*±ΔVerr
从而所需输出VBIAS*将反映出误差电压ΔVerr,为了对此电力电压误差作出补偿,特性曲线控制57通过一个等量ΔVerr,将有源非线性器件51的垂直负载线移到一个新静止值Q’。例如,假设把一个负的-ΔVerr加到Vcc,从而使新偏置输出VBIAS’为:
VBIAS’=(Vcc-ΔVerr)-Q*
特性曲线控制57将作出响应,通过经一个量-ΔVerr把非线性器件51的垂直负载线从VXY=Q*移到一个新的补偿值。换言之,新静止值Q’等于Q*的初始值和-ΔVerr的位移,从而使
VBIAS’=(Vcc-ΔVerr)-(Q*-ΔVerr)
=(Vcc-ΔVerr-Q*+ΔVerr)
=Vcc-Q*
=VBIAS*
如上所见,Q’=(Q*-ΔVerr)的新电压降足以将节点Y处的电压,即输出偏置电压VBIAS’恢复到VBIAS*的初始值。
图12是对本发明的第二实施例如何解决Vcc电力波动的图表描述。可在导致Q*的一个预定VXY电压降的初始恒定电流Δi*和选取的特性曲线Z*的交叉处发现一个静止操作点62。假设不引入误差电流Δi,并且I*因此保持恒定,则能更为容易地单独讨论图11中的电路对电力误差波动±ΔVerr作出的响应。如图所示,将一个小调制±Z’引入控制输入Z*能够把垂直负载线64从操作点66移到操作点68,再到导致在Q*±Δq的大范围内有一个控制电压位移的点74。电源Vcc中的偏差在本质上可能是瞬态的,或是由于电力逐渐流失(例如电池的自然老化)引起的。由于大VXY对小Z调制的响应,电路能够迅速对电力瞬态以及电源的逐步削减作出响应。
参照图13,示出与Vcc中的电力波动相互响应的图11中电路的第一个操作实例。在图13中,假设没有误差电流Δi通过电容耦合的输入Vin被引入,从而使电流Δi*保持恒定。进一步假设,Z*的一个初始控制输入把器件51安放在具有Q*的一个静止电压降的操作点70。假设Vcc接收到-ΔVerr的一个负的电力波动,图11中的特性曲线控制57将通过把垂直负载线64从点Q*处的一个初始位置经一个等量-ΔVerr向下转换到一个新位置Q’,来作出响应。这是通过将有源非线性器件51的控制输入从Z*调制到新特性曲线Z’来得以实现的。这将操作点从点70转换到点72,并将节点X和Y两端的电压降减少-ΔVerr的一个量到新Q’。如上所述,此新值足以将节点Y处的电压恢复到它的初始值。
只要不经历新的电力波动,Q’的新静止操作点就保持恒定。这样,垂直负载线64被转换成新定位64’。如上所述,参照图8至10,也就是说,如果电源维持在Vcc-ΔVerr处,而输入信号Vin将引入电流波动Δi,那么,图11中的电路将作出响应,以维持Q’处节点X和Y两端的电压降。
参照图14,第二个操作实例假设,Vcc接收到+ΔVerr的一个正的电压波动。图11中的电路又通过把控制输入从Z*调制到Z’来作出响应,从而经一等量+ΔVerr把垂直负载线80从操作点74移到操作点78。这生成一个新静止操作值Q’。只要电源不变化,该操作值Q’就维持恒定。如果电源将返回到Vcc的初始值,那么,图11中的电路又将通过把非线性器件51的控制输入返回到它的初始特性曲线Z*,把节点X和Y两端的电压降返回到Q*的初始值。
如上所见,本电路响应误差的两个不同的来源,在第一种情况下,本发明能在非线性器件两端维持一条垂直负载线,从而使它两端的电压降不受电流误差波动Δi的影响。这样,它就可在由一个电容耦合的输入信号Vin引入的电流波动下,仍保持安然无恙。在第二种情况下,通过监测非线性器件51的一个节点,并通过连续转移非线性器件51两端的所需电压降Q’并在那个新电压降Q’处维持一条垂直负载线以对电力波动作出补偿,电路还能对Vcc中的电力波动进行校正。
参照图15,示出本发明CMOS实施方式。在本实施方式中,图8和图11中的有源非线性器件51由图15中的pmos晶体管91实施。Pmos晶体管91具有与电流变换器93相耦合的漏极92,由此,pmos晶体管91与Vcc和地之间的电流变换器93相串联。恒定偏置电压VBIAS在漏极92和电流变换器93的接合处从节点100分接出去。输入信号Vin经由内部电容54与节点100耦合。Pmos晶体管91在其饱和区域内操作,并且如上所述,在小IDS电流波动上经历了大VDS电压波动。正因为这种运作,饱和区域内的晶体管一直被传统地作为电流源使用,而没有制作良好的电压源。但是,因为这种提高了的电压对电流变化的敏感度,本实施方式通过记录节点100处的合成电压波动,间接监测通过晶体管91的电流波动。这样,图15中的电路按图11所示的本发明的第二实施例,使用电压监测子电路58来代替图8中的电流敏感元件53。
在子电路58内,第二个pmos晶体管93具有与节点100耦合的栅极和与nmos晶体管95的漏极96耦合的漏极94。Pmos晶体管93和nmos晶体管95串联连接在Vcc和地之间。在pmos晶体管93的栅极处的电压波动导致了晶体管93中的电流波动。通过晶体管93的电流有效地成为通过晶体管91的电流波动的一个量度。晶体管95具有与它的漏极96耦合的控制栅极97,从而使其能再产生一个栅极电压,表示通过晶体管93的电流。于是,晶体管95的栅极电压在特性曲线控制57上得到反映。
特性曲线控制57是通过与第二个nmos晶体管99串联连接的第三个pmos晶体管101实现的,两者串联在Vcc和地之间。Pmos晶体管101的漏极98与其栅极104相耦合。这样,把在通过节点100的电流波动的栅极97处的电压量度传送到特性曲线控制57,并相应调节通过晶体管99和101的电流。晶体管101在其栅极处产生一个补偿电压,并且经由包括电容器103的低通滤波器59,将它传送到pmos晶体管91的栅极。
非线性器件51的电压极性和电流波动将取决于用来实现元件51的器件的类型(pmos、nmos等)。为了简便起见,以下讨论将仅涉及电压和电流波动的幅值。为一给定器件类型作正确极性的解释被认为在精通此技术的普通人员的能力范围之内。
假设Vcc是恒定的,节点100处的电压增长在幅值上对应于晶体管91两端的源-漏极电压VDS的电压降。同样,晶体管91的VDS电压中的一个电压降对应于其源极-漏极电流IDS的一个电压降。与此类似,节点100处的电压降对应于晶体管91的VDS电压的幅值增大。因此,通过晶体管91的电流减小表示节点100处的电压增大,而通过晶体管91的电流增大则表示节点100处的电压减小。
参照图9和图15,假设图9中描述的曲线族明确表示晶体管91的特性运作。进一步假设,通过晶体管91的电流幅值IDS表示为图9中的电流值IXY,晶体管91两端的电压幅值VDS表示为图9中的电压值VXY。通过晶体管91的电流IXY是通过电流变换器93的电流ISINK加上任何由电容耦合输入信号Vin引入的误差电流Δi的总和,如下所示:
IXY=ISINK±Δi
假设没有首先加入输入信号Vin,这样,就没有引入误差电流Δi=0。如果特性曲线控制57把Z1*的初始控制电压加到晶体管91的栅极,并且恒定电流变换器93具有由点63明确表示的电流幅值,这将在晶体管91的源极至漏极两端建立一个值Q*的静止电压降(VXY)。
如果加入输入信号Vin,并且把误差电流Δi引入节点100,这将导致晶体管91的IDS电流中的-Δi减少。其VDS电压将趋于通过向点69减低而作出响应。如上所示,晶体管91的VDS的减少将导致节点100处的电压增大。
子电路58通过减小晶体管93的电流源能力,对节点100处的电压增大作出响应。因为通过晶体管93的电流减小,晶体管95能在其栅极处下拉电势。此低电势在特性曲线控制57的晶体管99上反映出来。在晶体管99的栅极处的降低的电势使之降低其电流源能力。晶体管101通过在其控制栅极104处提高电压,对通过晶体管99的减小的电流作出响应。此电压增大经由低通滤波器59被传递到晶体管91的控制栅极。当晶体管91的控制栅极处的电压增大时,它的源-栅极电压VDS的幅值降落到新值Z3。当维持IDS=ISINK-Δi的新电流时,Z3的较低VGS电压提高其VDS电压幅值,回到Q*的原始值。
参照图10和图15,如果另一方面,假设输入信号Vin从节点100抽走误差电流ΔI,这将导致晶体管91的IDS电流增大+Δi。结果,晶体管91的VDS电压将趋于通过从点79处的初始值Q*向点83增大而作出响应。如上所述,晶体管91两端的VDS幅值的增加将导致节点100处的一个电压降。
子电路58通过提高晶体管93的电流源能力,对节点100处的电压降作出响应。于是,晶体管93在晶体管95的栅极处上拉电势。比较高的电势在特性曲线控制57的晶体管99上反映出来。晶体管99的栅极处的较高电势使其提高它的电流源能力,从而在晶体管101的栅极104处下拉电势。此电压降经由低通滤波器59被传递到晶体管91的控制栅极。当晶体管91的控制栅极处的电压降落时,其VGS电压幅值增加到新值Z3。当维持IDS=ISINK+Δi的新电流时,Z3的较高VGS电压减小晶体管91的VDS电压,回到Q*的原始值。
在前面两个图15中电路的操作实例中,假设Vcc保持恒定。结果,节点100处的电压波动只是因电容耦合的输入信号Vin引入误差电流Δi而引起晶体管91两端的VDS波动造成的。因此,通过积极调制晶体管91的控制输入Z以维持节点100处的电压恒定,晶体管91两端的VDS可维持相对恒定。换言之,通过把节点100处的电压恢复到它的初始值,可将晶体管91的VDS恢复到它的初始值。这样,不管这些波动的起因是什么,电路块57、58和59根据节点100处的电压波动调制晶体管91的栅极。例如,如果节点100处的电压波动由Vcc中的波动引入,参照图12至14所述,本发明还将调节晶体管91,以把节点100处的电压恢复到其初始稳态值。因此,如果节点100处的电压波动不是由误差电流Δi引起的,而是由Vcc中的电力波动引起的,那么,电压监测装置58将通过把电压波动的一个量度传送到特性曲线控制57,对这些波动作出响应。然后,子电路57将通过调制晶体管91的控制栅极以及将其垂直负载线转移到一个新操作点来作出响应,直到节点100处的电压返回到其初始值。在节点100处的电压波动是由电力波动和误差电流Δi的引入而引起的情况下,图15中的电路将同时对两个误差作出响应,并再一次将节点100调节到它的初始值。
参照图16,示出一个包括本发明较佳实施例的交流信号放大器。为了清楚起见,所有具有与图15中元件相似功能的元件由图15中的相似参照号来表示,以上已给予说明。输入信号Vin加到具有一个输出信号Vout的电压放大器111。电压放大器111由串联连接在Vcc和地之间的pmos晶体管113和nmos晶体管115组成,而Vout在晶体管113和115的漏极处分接。输入信号Vin与晶体管115的控制栅极耦合;晶体管113用作一个恒流源,来为放大器111建立一条预定负载线和增益。晶体管113具有一个由恒定控制信号VBIAS确定的静止电流值。输入信号Vin也被示出通过内在电容器54与pmos晶体管113的控制栅极及VBIAS相耦合。
通过pmos晶体管91、电路块117和电路块102来产生控制信号VBIAS。Pmos晶体管91的源极与Vcc耦合,它的漏极在节点100处与电路块117连接。电路块117是对电力和温度不敏感的电流变换器的一个较佳实施。更佳的是,它建立了一个稳态的电流值,足以将pmos晶体管91安放在其操作饱和模式中。电流变换器117包括一个在Vcc和晶体管107之间耦合的恒流源105。晶体管107的漏极108与它的控制栅极106耦合,从而使它产生一个取决于电流源105的值的源-栅极电压。晶体管107的源-栅极电压在晶体管107上反映出来。该晶体管107建立了一条从节点100至地的电流路径。
电路块102包括图15所示的子电路57、58和59。如图16所示,节点100处的电压在pmos晶体管93的栅极处受到监测。如上所述,该pmos晶体管93捕获了通过晶体管91的源至漏极电流与Vcc中波动的一个量度。通过晶体管93的一股电流经由晶体管95在晶体管99上反映出来。与通过晶体管99的电流相互响应,晶体管101建立了一个补偿电压,并将其经由一个包含有电容器103的低通滤波器传递到pmos晶体管91的控制栅极。这样,电路块102监测通过晶体管91的误差电流Δi和Vcc中的电力波动,并对晶体管91的操作点如此调节,以便维持节点100处的电压恒定。实际上,电路块102为晶体管91建立了一条可转变的垂直负载线。因此,在Vcc中的电力波动和由输入信号Vin引入的电流波动的大范围内,VBIAS保持相对恒定。由于晶体管113的栅极处的电压VBIAS相对不受Vin的影响,所以,电路的运作好象有一很高的阻抗119将电容器54与VBIAS和晶体管113的控制栅极隔离。因此,本发明仅使用有源器件并取消了对大电阻器的需要,就实现了一个有效高阻抗节点和节点100的恒定VBIAS。
Claims (32)
1.一种恒压源,具有一个输出电压节点,并进一步包括:
第一电力干线和第二电力干线;
用于建立参考电流的装置;
具有第一节点、第二节点和控制输入的一个有源非线性器件,所述有源非线性器件的特征在于一族电流与电压(I-V)的关系曲线,而每条所述I-V曲线把通过所述第一和第二个节点的器件电流与所述第一和第二个节点两端的器件电压联系起来,所述控制输入选择所述I-V曲线中的一个,所述有源非线性器件保持于饱和操作模式;
所述用于建立参考电流的装置与所述有源非线性器件串联耦合于所述第一和第二电力干线之间,由此根据所述参考电流和第一条I-V曲线,在所述第一和第二个节点两端产生一个预定电压,所述第一节点即所述输出电压节点;
电流监测装置,用于检测通过所述第一个和第二个节点的偏差电流,所述偏差电流包括所述参考电流和误差电流的总和;
反馈装置,对所述电流检测装置作出响应,并与所述控制输入相耦合,所述反馈装置调制所述控制输入,以根据第二条I-V曲线操作所述有源非线性器件,所述偏差电流经由所述第二条I-V曲线对应于所述预定电压,由此,在所述预定电压处建立一条基本上垂直的负载线。
2.如权利要求1的恒压源,其特征在于,所述有源非线性器件是BJT晶体管、JFET晶体管和MOS晶体管中的一个。
3.如权利要求1的恒压源,其特征在于进一步包括用于检测所述第一和第二电力干线中的误差电压的电力监测装置,所述反馈装置对所述电力监测装置作出响应,根据第三条I-V曲线以操作所述有源非线性器件,其中,所述预定电压转移一个基本上相等于所述误差电压的一个幅值。
4.如权利要求1的恒压源,其特征在于进一步包括用于将输入信号耦合到所述输出电压节点的装置,所述输入信号产生所述误差电流。
5.如权利要求1的恒压源,其特征在于,所述电流监测装置包括一个耦合在所述第一个节点与所述第一和第二电力干线之一两端的电压监测装置,由此由所述电压监测装置来间接检测通过所述非线性器件的电流波动,作为所述第一和第二个节点两端的必然的电压波动。
6.如权利要求5的恒压源,其特征在于,所述有源非线性器件是BJT、JFET和MOS晶体管中的一个。
7.如权利要求5的恒压源,其特征在于,所述第二个节点与所述第一和第二电力干线中的一个相连接,由此所述第一个节点处的电压随通过所述有源非线性器件的所述误差电流及Vcc的误差电压而波动。
8.如权利要求7的恒压源,其特征在于,所述电压监测装置包括第一和第二MOS晶体管,所述第一MOS晶体管具有第一源极、第一漏极和第一控制栅极,所述第二MOS晶体管具有第二源极、第二漏极和第二控制栅极;
所述第一和第二MOS晶体管串联耦合于所述第一电力干线与第二电力干线之间,其中,所述第一源极耦合到所述第一和第二电力干线之一,所述第一控制栅极与所述输出电压节点耦合,所述第二漏极与所述第二控制栅极耦合,由此,在所述第二控制栅极处产生所述输出电压节点处的电压波动的一个量度电压。
9.如权利要求8的恒压源,其特征在于,所述反馈装置包括第三和第四MOS晶体管,所述第三MOS晶体管具有第三源极、第三漏极和第三控制栅极,所述第四MOS晶体管具有第四源极、第四漏极和第四控制栅极,
所述第三和第四MOS晶体管串联耦合在所述第一和第二电力干线之间,其中,所述第三源极耦合到所述第一电力干线与第二电力干线之一,所述第四控制栅极接收所述量度电压,并且所述第三控制栅极与所述第三漏极耦合,由此,在所述第三控制栅极处产生一个补偿电压,所述补偿电压加到所述非线性器件的所述控制输入。
10.如权利要求9的恒压源,其特征在于,所述补偿电压经由一个低通滤波器加到所述控制输入。
11.如权利要求10的恒压源,其特征在于,所述低通滤波器包括耦合在所述控制输入与所述第一和第二电力干线之一之间的电容器。
12.如权利要求7的恒压源,其特征在于进一步包括将输入信号耦合到所述输出电压节点的装置,所述输入信号对生成所述误差电流有效。
13.如权利要求12的恒压源,其特征在于所述用以耦合输入信号的装置为耦合电容器。
14.如权利要求13的恒压源,其特征在于所述耦合电容器为内在电容器。
15.一种恒压源,具有一个输出电压节点,并进一步包括:
第一电力干线和第二电力干线;
用于建立参考电流的装置;
具有耦合到所述第一电力干线的第一源极、第一漏极和第一控制极的第一MOS晶体管,所述第一MOS晶体管的特征在于一族I-V的关系曲线,所述第一MOS晶体管恒定维持于饱和工作模式;
所述用于建立参考电流的装置与所述第一MOS晶体管串联耦合于所述第一与第二电力干线之间,由此所述参考电流根据第一条I-V曲线,在所述第一MOS晶体管的源极与漏极两端建立预定的电压降,所述第一漏极为所述输出电压节点;
监测装置,用于检测通过所述第一MOS晶体管的误差电流,所述交流监测装置耦合到所述第一漏极;
响应于所述交流监测装置且具有耦合到所述第一控制栅极的曲线选择输出的特性曲线控制电路,所述特性曲线控制电路有效调节所述第一MOS晶体管的沟道电导,以响应于经所述第一MOS晶体管的所述误差电流与所述参考电流之和,根据第二I-V曲线在所述第一MOS晶体管源极与漏极两端建立第二电压,所述第二电压基本上等于所述预定电压,由此使基本上垂直的负载维持于所述预定的电压降;以及
将输入信号耦合到所述输出电压节点的耦合电容器,所述输入信号有效生成所述误差电流。
16.如权利要求15的恒压源,其特征在于所述交流监测装置包括第二和第三MOS晶体管,所述第二MOS晶体管具有第二源极、第二漏极和第二控制栅极,所述第三MOS晶体管具有第三源极、第三漏极和第三控制栅极,所述第二和第三MOS晶体管串联耦合于所述第一与第二电力干线之间,所述第二控制栅极耦合到所述电压输出节点,所述第三控制栅极耦合到所述第三漏极,由此,所述交流监测装置进一步监测所述第一和第二电力干线中的电压,所述产生测量电压的第三控制栅极取决于经所述第一MOS晶体管的电流波动以及所述电力干线中的误差电压。
17.如权利要求17所述的恒压源,其特征在于所述第二和第三MOS晶体管之一为PMOS器件,另一个为NMOS器件。
18.如权利要求17所述的恒压源,其特征在于所述第三控制栅极耦合到所述特性曲线控制电路。
19.如权利要求15所述的恒压源,其特征在于所述特性曲线控制电路包括:
具有第四源极、第四漏极和第四控制栅极的第四MOS晶体管;
具有第五源极、第五漏极和第五控制栅极的第五MOS晶体管;
所述第四和第五MOS晶体管串联耦合于所述第一与第二电力干线之间,所述第四控制栅极耦合于所述交流监测装置,所述第五控制栅极耦合到所述第五漏极,所述第五控制栅极进一步为耦合到所述第一控制栅极的曲线选择输出。
20.如权利要求20所述的恒压源,其特征在于所述第四和第五晶体管之一为PMOS器件,另一个为NMOS器件。
21.如权利要求15所述的恒压源,其特征在于所述曲线选择输出经一个低通滤波器耦合于所述第一控制栅极。
22.如权利要求22所述的恒压源,其特征在于所述低通滤波器包括从所述曲线选择输出耦合到所述第一和第二电力干线之一的电容器。
23.如权利要求15所述的恒压源,其特征在于所述耦合电容器为内在电容器。
24.一种恒压源,具有一个输出电压节点,并进一步包括:
第一电力干线和第二电力干线;
产生参考电流的电流源;
具有耦合到所述第一电力干线的第一源极、第一漏极和第一控制极的第一MOS器件,所述第一MOS器件的特征在于一族电流IDS对电压VDS的关系曲线,所述第一MOS器件恒定维持于饱和工作模式;
所述电流源与所述第一MOS器件串联耦合于所述第一与第二电力干线之间,由此根据所述参考电流和IDS对VDS的关系曲线在所述第一源极与漏极之间建立预定电压,所述第一漏极为所述输出电压节点;
将输入信号耦合到所述输出电压节点的装置,所述输入信号经所述第一MOS器件有效建立偏差电流,所述偏差电流包括所述参考电流与误差电流之和;
用以检测所述偏差电流的电流监测装置;
响应于所述电流监测装置且具有耦合到所述第一控制栅极的曲线选择输出的特性曲线控制电路,所述特性曲线控制电路有效调节所述第一MOS晶体管的沟道电导至第二IDS对VGS曲线,所述偏差电流经所述第二IDS对VGS曲线响应于所述预定电压,由此在所述预定电压处建立基本垂直的负载线。
25.如权利要求24所述的恒压源,其特征在于所述电流监测装置包括:
具有第二源极、第二漏极和第二控制栅极的第二MOS器件,所述第二控制栅极耦合到所述输出电压节点;
具有第三源极、第三漏极和第三控制栅极的第三MOS器件,所述第三控制栅极耦合到所述第三漏极;
所述第二和第三MOS器件串联耦合于所述第一与第二电力干线之间,由此,所述交流监测装置进一步监测所述第一与第二电力干线中的误差电压,产生测量电压的所述第三控制栅极取决于经所述第一MOS器件的电流波动以及所述电力干线中的误差电压,所述第三控制栅极耦合到所述特性曲线控制电路。
26.如权利要求25所述的恒压源,其特征在于所述特性曲线控制电路包括:
具有第四源极、第四漏极和第四控制栅极的第四MOS晶体管,所述第四控制栅极耦合到所述第三控制栅极;
具有第五源极、第五漏极和第五控制栅极的第五MOS晶体管,所述第五控制栅极耦合到所述第五漏极;
所述第四和第五MOS晶体管串联耦合于所述第一与第二电力干线之间,所述第五控制栅极进一步为耦合到所述第一控制栅极的曲线选择信号,所述特性曲线控制电路进一步响应于所述测量电压,根据第三IDS对VDS曲线操作所述第一MOS器件,其中,所述预定电压偏移一个基本上相等于所述误差电压的幅值。
27.如权利要求26所述的恒压源,其特征在于所述第二和第三MOS器件之一为PMOS器件,另一个为NMOS器件,其中,所述第四和第五器件之一为PMOS器件,另一个为NMOS器件。
28.如权利要求26所述的恒压源,其特征在于所述第五控制栅极经由低通滤波器耦合到所述第一控制栅极。
29.如权利要求28所述的恒压源,其特征在于所述低通滤波器包括从所述第五控制栅极耦合到所述第一和第二电力干线的电容器。
30.如权利要求26所述的恒压源,其特征在于所述耦合输入信号的装置为耦合电容器。
31.如权利要求30所述的恒压源,其特征在于所述耦合电容器为内在电容器。
32.如权利要求26所述的恒压源,其特征在于所述第一MOS器件为PMOS晶体管。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/935,405 US5949274A (en) | 1997-09-22 | 1997-09-22 | High impedance bias circuit for AC signal amplifiers |
US08/935,405 | 1997-09-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1239561A CN1239561A (zh) | 1999-12-22 |
CN1109946C true CN1109946C (zh) | 2003-05-28 |
Family
ID=25467065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98801388A Expired - Fee Related CN1109946C (zh) | 1997-09-22 | 1998-09-03 | 用于交流信号放大器的高阻抗偏置电路 |
Country Status (12)
Country | Link |
---|---|
US (1) | US5949274A (zh) |
EP (1) | EP0943124B1 (zh) |
JP (1) | JP2002514334A (zh) |
KR (1) | KR20000069053A (zh) |
CN (1) | CN1109946C (zh) |
CA (1) | CA2270938A1 (zh) |
DE (1) | DE69820220T2 (zh) |
HK (1) | HK1022193A1 (zh) |
MY (1) | MY133781A (zh) |
NO (1) | NO316298B1 (zh) |
TW (1) | TW426990B (zh) |
WO (1) | WO1999015943A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6118330A (en) * | 1999-02-19 | 2000-09-12 | Bossard; Peter R. | Looped circuit and associated method for controlling the relationship between current and capacitance in CMOS and BICMOS circuit design |
US6492874B1 (en) | 2001-07-30 | 2002-12-10 | Motorola, Inc. | Active bias circuit |
US20050040792A1 (en) * | 2003-08-18 | 2005-02-24 | Rajendran Nair | Method & apparatus for charging, discharging and protection of electronic battery cells |
US9100017B2 (en) * | 2013-07-08 | 2015-08-04 | Samsung Display Co., Ltd. | Impedance component having low sensitivity to power supply variations |
CN103616924B (zh) * | 2013-11-28 | 2015-04-29 | 瑞声声学科技(深圳)有限公司 | 传感器电路 |
KR102500806B1 (ko) | 2016-08-30 | 2023-02-17 | 삼성전자주식회사 | 전류 제어 회로 및 이를 포함하는 바이어스 생성기 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4264874A (en) * | 1978-01-25 | 1981-04-28 | Harris Corporation | Low voltage CMOS amplifier |
US4396883A (en) * | 1981-12-23 | 1983-08-02 | International Business Machines Corporation | Bandgap reference voltage generator |
DE3341345C2 (de) * | 1983-11-15 | 1987-01-02 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Längsspannungsregler |
US4574233A (en) * | 1984-03-30 | 1986-03-04 | Tektronix, Inc. | High impedance current source |
US4841219A (en) * | 1988-05-10 | 1989-06-20 | Digital Equipment Corporation | Lossless overcurrent sensing circuit for voltage regulator |
US5168209A (en) * | 1991-06-14 | 1992-12-01 | Texas Instruments Incorporated | AC stabilization using a low frequency zero created by a small internal capacitor, such as in a low drop-out voltage regulator |
EP0525873B1 (en) * | 1991-07-30 | 1996-12-18 | Koninklijke Philips Electronics N.V. | Amplifier arrangement |
US5311147A (en) * | 1992-10-26 | 1994-05-10 | Motorola Inc. | High impedance output driver stage and method therefor |
US5451909A (en) * | 1993-02-22 | 1995-09-19 | Texas Instruments Incorporated | Feedback amplifier for regulated cascode gain enhancement |
JP2531104B2 (ja) * | 1993-08-02 | 1996-09-04 | 日本電気株式会社 | 基準電位発生回路 |
JP2611725B2 (ja) * | 1993-09-13 | 1997-05-21 | 日本電気株式会社 | カスコード回路 |
US5317280A (en) * | 1993-09-21 | 1994-05-31 | Hewlett-Packard Company | High impedance circuit using PFET |
KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
US5570060A (en) * | 1995-03-28 | 1996-10-29 | Sgs-Thomson Microelectronics, Inc. | Circuit for limiting the current in a power transistor |
US5805010A (en) * | 1996-12-03 | 1998-09-08 | Powerchip Semiconductor Corp. | Low-current source circuit |
-
1997
- 1997-09-22 US US08/935,405 patent/US5949274A/en not_active Expired - Lifetime
-
1998
- 1998-09-03 CA CA002270938A patent/CA2270938A1/en not_active Abandoned
- 1998-09-03 CN CN98801388A patent/CN1109946C/zh not_active Expired - Fee Related
- 1998-09-03 EP EP98945883A patent/EP0943124B1/en not_active Expired - Lifetime
- 1998-09-03 KR KR1019997004464A patent/KR20000069053A/ko not_active Application Discontinuation
- 1998-09-03 DE DE69820220T patent/DE69820220T2/de not_active Expired - Fee Related
- 1998-09-03 WO PCT/US1998/018396 patent/WO1999015943A1/en not_active Application Discontinuation
- 1998-09-03 JP JP51902599A patent/JP2002514334A/ja active Pending
- 1998-09-17 TW TW087115484A patent/TW426990B/zh not_active IP Right Cessation
- 1998-09-21 MY MYPI98004331A patent/MY133781A/en unknown
-
1999
- 1999-05-21 NO NO19992467A patent/NO316298B1/no unknown
-
2000
- 2000-02-24 HK HK00101102A patent/HK1022193A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000069053A (ko) | 2000-11-25 |
EP0943124B1 (en) | 2003-12-03 |
NO316298B1 (no) | 2004-01-05 |
DE69820220T2 (de) | 2004-09-30 |
JP2002514334A (ja) | 2002-05-14 |
CA2270938A1 (en) | 1999-04-01 |
CN1239561A (zh) | 1999-12-22 |
MY133781A (en) | 2007-11-30 |
NO992467L (no) | 1999-07-23 |
DE69820220D1 (de) | 2004-01-15 |
EP0943124A1 (en) | 1999-09-22 |
EP0943124A4 (en) | 2001-01-31 |
NO992467D0 (no) | 1999-05-21 |
WO1999015943A1 (en) | 1999-04-01 |
HK1022193A1 (en) | 2000-07-28 |
TW426990B (en) | 2001-03-21 |
US5949274A (en) | 1999-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107037850B (zh) | 具有改进的线性调节瞬态响应的电压调节器 | |
CN101419477B (zh) | 提供多输出电压的可控低压差线性稳压电路 | |
CN101039067B (zh) | 电源控制电路、电源及其控制方法 | |
JP4937865B2 (ja) | 定電圧回路 | |
US7737769B2 (en) | OPAMP-less bandgap voltage reference with high PSRR and low voltage in CMOS process | |
US6703813B1 (en) | Low drop-out voltage regulator | |
CN1042269C (zh) | 使用cmos晶体管的基准电压发生器 | |
CN100514249C (zh) | 一种带隙基准源产生装置 | |
US7944271B2 (en) | Temperature and supply independent CMOS current source | |
CN102970789B (zh) | 驱动电路与用于驱动电路的错误侦测方法与错误侦测电路 | |
TW201217934A (en) | Programmable low dropout linear regulator | |
US20060097709A1 (en) | Linear voltage regulator | |
CN1109946C (zh) | 用于交流信号放大器的高阻抗偏置电路 | |
CN108693905A (zh) | 电压调节器电路、相应的设备、装置和方法 | |
CN103955251B (zh) | 一种高压线性稳压器 | |
CN103488235B (zh) | 电流限制电路、电压调节器及dc-dc转换器 | |
CN108616260B (zh) | 一种功率放大器的电源电路 | |
JP2006191482A (ja) | ドライバ回路 | |
US7122996B1 (en) | Voltage regulator circuit | |
JP2007226392A (ja) | レギュレータ回路 | |
CN107979285B (zh) | 一种电源转换电路 | |
US20130257492A1 (en) | Method and device for lowering the impedance of a transistor | |
Martínez-García et al. | Design of a 4.5-V, 450-mA low-dropout voltage linear regulator based on a cascoded OTA | |
CN114546017B (zh) | 一种线性稳压器的欠压区电流钳位电路及线性稳压器 | |
CN221227369U (zh) | 一种基于温度反馈的自适应优化有源门极驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: American California Patentee after: Atmel Corp. Address before: American California Patentee before: Atmel Corporation |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030528 |