CN110970488B - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN110970488B
CN110970488B CN201910911031.5A CN201910911031A CN110970488B CN 110970488 B CN110970488 B CN 110970488B CN 201910911031 A CN201910911031 A CN 201910911031A CN 110970488 B CN110970488 B CN 110970488B
Authority
CN
China
Prior art keywords
layer
point
carrier supply
gate electrode
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910911031.5A
Other languages
English (en)
Other versions
CN110970488A (zh
Inventor
皮特·莫昂
奥罗拉·康斯坦特
彼得·科庞
阿布舍克·班纳吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110970488A publication Critical patent/CN110970488A/zh
Application granted granted Critical
Publication of CN110970488B publication Critical patent/CN110970488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种电子器件。该电子器件可以包括沟道层、第一载流子供应层、HEMT的栅极电极和HEMT的漏极电极。HEMT可以具有沿着沟道层和第一载流子供应层之间的界面的2DEG。在一个方面，2DEG可以具有在漏极电极和栅极电极之间的点处为最高的最高密度。在另一个方面，HEMT还可以包括第一载流子供应层和第二载流子供应层，其中第一载流子供应层设置在沟道层和第二载流子供应层之间。第二载流子供应层在漏极电极和栅极电极之间的位置处为较厚的。在另外的方面，形成电子器件的方法可以包括HEMT。在一个具体实施方案中，第一载流子供应层和第二载流子供应层可以从下面层外延生长。

Description

电子器件
技术领域
本公开涉及电子器件，并且更具体地讲，涉及包括具有非均匀二维电子气的晶体管的电子器件。
背景技术
高电子迁移率晶体管可以允许非常高的电流在其漏极和源极之间流动。电流可以是以经由二维电子气从源极电极流到漏极电极的电子的形式。对于耗尽型晶体管，二维电子气的密度在源极电极与漏极电极之间可以是基本均匀的。增强型晶体管可以在栅极-源极电压为0V时关断，并且可以在这种电压超过阈值电压时导通。致密二维电子气允许导通状态电阻是低的；然而，在关断状态偏置条件下，更强电子气是以增加的漏极-栅极电压和栅极电极的漏极侧处的更高电场为代价的。增加的电压和电场可能不利地影响晶体管的可靠性。期望增强型高电子迁移率晶体管的改进性能。
发明内容
本发明要解决的问题是在不显著增加高电子迁移率晶体管的阈值电压、接触电阻或两者的情况下减少导通状态电阻。
在一方面，提供了电子器件。电子器件包括：沟道层；第一载流子供应层，该第一载流子供应层覆盖在沟道层上面；高电子迁移率晶体管的栅极电极，该栅极电极覆盖在沟道层上面；和高电子迁移率晶体管的漏极电极，该漏极电极覆盖在沟道层上面。高电子迁移率晶体管具有沿着沟道层和第一载流子供应层之间的界面的二维电子气，二维电子气在第一点邻近具有第一密度、在第二点邻近具有第二密度，在第三点邻近具有第三密度，与第二点和第三点相比，栅极电极更靠近第一点，与第一点和第二点相比，漏极电极更靠近第三点，第二点设置在第一点和第三点之间，并且第二密度大于第一密度和第三密度中的每一者。
在一个实施方案中，栅极电极不覆盖在第一点上面。
在另一个实施方案中，电子器件还包括第二载流子供应层，与第一点相比，该第二载流子供应层在第二点上方更厚。
在另一个方面，提供了电子器件。电子器件包括：沟道层；第一载流子供应层，该第一载流子供应层覆盖在沟道层上面；高电子迁移率晶体管的栅极电极，该栅极电极覆盖在沟道层上面；高电子迁移率晶体管的漏极电极，该漏极电极覆盖在沟道层上面；和第二载流子供应层。第二载流子供应层包括第一膜和第二膜，该第一膜覆盖在第一载流子供应层上面，该第二膜覆盖在第一膜上面，其中与第二膜相比，栅极电极更靠近第一膜，并且与栅极电极相比，第二膜更靠近漏极电极。
在一个实施方案中，漏极电极覆盖在第二载流子供应层的第一膜上面而不是第二膜上面。
在另一个实施方案中，电子器件还包括栅极电极上方的介电层，其中介电层包括第一部分，该第一部分具有在朝向漏极电极的第一方向上延伸的第一长度。
在一个具体实施方案中，介电层包括第二部分，该第二部分沿着栅极电极的侧壁放置，与第一部分邻接，并且与第一部分相比更远离漏极电极。
在另一个具体实施方案中，电子器件还包括高电子迁移率晶体管的源极电极。介电层包括第二部分，该第二部分具有在朝向源极电极并与第一方向相反的第二方向上延伸的第二长度，其中第二长度比第一长度短；或者不包括具有沿着第二方向从栅极电极朝向源极电极延伸的长度的部分。
在又一个实施方案中，电子器件还包括蚀刻停止层，该蚀刻停止层覆盖在第一载流子供应层上面，其中栅极电极覆盖在蚀刻停止层上面。
在另外的实施方案中，电子器件还包括介电层和高电子迁移率晶体管的源极电极，该介电层覆盖在栅极电极上面，该源极电极覆盖在沟道层上面。第二载流子供应层是单晶层，并且漏极电极不覆盖在第二载流子供应层的第二膜上面。介电层包含氧化物，并且具有第一部分，该第一部分具有在朝向漏极电极的第一方向上延伸的第一长度，并且具有第二部分，该第二部分具有在朝向源极电极的第二方向上延伸的第二长度，其中第二方向与第一方向相反，并且第二长度比第一长度短。
本发明实现的技术效果可以包括通过在栅极电极与漏极电极和源极电极中的一者或两者之间具有不同厚度的载流子供应层来调制高电子迁移率晶体管的二维电子气的密度。
附图说明
在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。
图1包括工件的一部分的剖视图的图示，该工件包括衬底、缓冲层、沟道层、载流子供应层和栅极电极层。
图2包括在使栅极电极层图案化以形成栅极电极之后的图1的工件的剖视图的图示。
图3包括在栅极电极和载流子供应层的部分上方形成介电层之后的图2的工件的剖视图的图示。
图4包括在另一个载流子供应层的下部膜之后的图3的工件的剖视图的图示。
图5包括在去除下部膜的覆盖在介电层上面的部分之后的图4的工件的剖视图的图示。
图6包括在形成另一个介电层和另一载流子供应层的上部膜之后的图5的工件的剖视图的图示。
图7包括在去除上部膜的覆盖在另一介电层上面的部分之后的图6的工件的剖视图的图示。
图8包括根据一个实施方案的基本完成的高电子迁移率晶体管的剖视图的图示。
图9包括根据另一个实施方案的基本完成的高电子迁移率晶体管的剖视图的图示。
图10包括根据又一个实施方案的基本完成的高电子迁移率晶体管的剖视图的图示。
图11包括根据再一个实施方案的基本完成的高电子迁移率晶体管的剖视图的图示。
图12包括根据另外的实施方案的基本完成的高电子迁移率晶体管的剖视图的图示。
技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可相对于其他元件放大，以有助于改善对本发明的实施方案的理解。
具体实施方式
提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导内容的具体实现方式和实施方案。提供该着重点以帮助描述所述教导内容，而不应被解释为对所述教导内容的范围或适用性的限制。然而，基于如本申请中所公开的教导内容，可以采用其他实施方案。
III-V材料旨在表示包含至少一种第13族元素和至少一种第15族元素的材料。III-N材料旨在意指包含至少一种第13族元素和氮的半导体材料。
术语“半导体基极材料”是指半导体衬底、区域或层内的主要材料，并且不是指半导体衬底、区域或层内的任何掺杂物。硼掺杂的Si层具有Si作为半导体基极材料，并且C掺杂的GaN层具有GaN作为半导体基极材料。
术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确列出的或此类方法、制品或设备固有的其他特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而不是排他性的或。例如，条件A或B由以下任一项满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。
另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并且给出本发明的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。
词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从完全如所述的理想目标来看，针对值的至多百分之十(10％)的差值为合理差值。
族编号对应于基于2016年11月28日版IUPAC元素周期表的元素周期表中的列。
除非另外定义，否则本文所用的所有技术和科学术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。材料、方法和示例仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并且可在半导体和电子领域中的教科书和其他来源中找到。
高电子迁移率晶体管(HEMT)可以具有带二维电子气(2DEG)的结构，该2DEG可以通过控制HEMT结构的栅极电极和漏极电极之间的半导体层内的电场的形状而允许良好的导通状态电阻(Rdson)、足够高的阈值电压和良好的可靠性。可以通过载流子供应层实现电场的整形，该载流子供应层在栅极电极和漏极电极之间的不同位置处具有不同厚度。在一个实施方案中，载流子供应层的最厚部分可以处于栅极电极和漏极电极之间的位置处。由于经由2DEG的HEMT结构的漏极电极和栅极电极之间的电容耦合减小，因此整形允许栅极电极处的相对较低的电压。可以通过整形以及通过与栅极电极相邻的介电层的脚部部分来控制栅极电极边缘处的较低电场。两者都可以有助于改进HEMT的可靠性。可以使用许多不同的实施方案，并且因此，技术人员在设计HEMT结构时具有灵活性以满足特定应用的需要或期望。
在一方面，电子器件可以包括：沟道层；第一载流子供应层，该第一载流子供应层覆盖在沟道层上面；HEMT的栅极电极，该栅极电极覆盖在沟道层上面；和HEMT的漏极电极，该漏极电极覆盖在沟道层上面。HEMT可以具有沿着沟道层和第一载流子供应层之间的界面的2DEG。2DEG可以在第一点邻近具有第一密度，在第二点邻近具有第二密度，在第三点邻近具有第三密度，其中与第二点和第三点相比，栅极电极更靠近第一点，与第一点和第二点相比，漏极电极更靠近第三点，并且第二点设置在第一点和第三点之间。第二密度可以大于第一密度和第三密度中的每一者。
在另一个方面，电子器件可以包括：沟道层；第一载流子供应层，该第一载流子供应层覆盖在沟道层上面；HEMT的栅极电极，该栅极电极覆盖在沟道层上面；HEMT的漏极电极，该漏极电极覆盖在沟道层上面；和第二载流子供应层。第二载流子供应层可以包括第一膜和第二膜，该第一膜覆盖在第一载流子供应层上面，该第二膜覆盖在第一膜上面，其中与第二膜相比，栅极电极更靠近第一膜，并且与栅极电极相比，第二膜更靠近漏极电极。
在另外的方面，形成电子器件的方法可以包括：在沟道层上方形成第一载流子供应层；在沟道层上方形成HEMT的栅极电极；在第一载流子供应层上方形成第二载流子供应层；以及形成HEMT的漏极电极，该漏极电极覆盖在沟道层上面。第一点、第二点和第三点可以沿着沟道层和第一载流子供应层之间的界面放置。与第二点和第三点相比，栅极电极可以更靠近第一点，与第一点和第二点相比，漏极电极可以更靠近第三点，并且第二点可以设置在第一点和第三点之间。与第一点和第三点相比，第二载流子供应层在第二点上方可以是更厚的。
图1包括工件100的一部分的剖视图，该工件可以包括衬底102、缓冲层104、沟道层106、载流子供应层108和栅极电极层124。衬底102可包含硅、蓝宝石(单晶Al2O3)、碳化硅(SiC)、氮化铝(AlN)、氧化镓(Ga2O3)、尖晶石(MgAl2O4)、另一种合适的基本上单晶的材料等。沿着主表面的具体材料和晶体取向的选择可以根据上面覆盖半导体层的组成来选择。
缓冲层104可包含III-N材料，并且在一个具体实施方案中，包含AlaGa(1-a)N，其中0≤a≤1。缓冲层104的组成可取决于沟道层106的半导体基极材料的组成和HEMT的设计操作电压。缓冲层104的组成可随厚度变化，使得缓冲层104越靠近衬底102其铝含量相对越高，并且越靠近沟道层106其镓含量相对越高。在一个具体实施方案中，靠近衬底102的缓冲层104的半导体基极材料中的阳离子(金属原子)含量可以是10原子％至100原子％的Al，其余为Ga，并且靠近沟道层106的缓冲层104的半导体基极材料中的阳离子含量可以是0原子％至50原子％的Al，其余为Ga。在另一个实施方案中，缓冲层104可包括多个膜。缓冲层104可具有在大约1微米至6微米的范围内的厚度。
沟道层106可包含AlzGa(1-z)N，其中0≤z≤0.1，并且具有在大约10nm至4000nm的范围内的厚度。在一个具体实施方案中，沟道层106为GaN层(z＝0)。沟道层106可无意中掺杂或掺杂有电子供体(n型)掺杂物或电子受体(p型)掺杂物。高密度2DEG可以形成在沟道层106和载流子供应层108的界面的部分附近，并且当处于导通状态时，其负责晶体管结构的高迁移率和低电阻率。在增强型HEMT中，当HEMT处于关断状态时，2DEG可以不存在于栅极结构下方。2DEG电子的任何减少都将增加晶体管的导通电阻。在一个实施方案中，受体(当载流子是电子时)或供体(当载流子是空穴时)的浓度可以合理地保持尽可能低。
在一个具体实施方案中，当使用金属有机化学气相沉积(MOCVD)来形成沟道层106时，受体可包含来自源气体(例如，Ga(CH3)3)的碳。在一个具体实施方案中，最低陷阱浓度是期望的，但是可能受到生长或沉积条件以及前体纯度的限制。因此，随着沟道层106的生长，一些碳可能变得被掺入，并且这种碳可导致无意掺杂。碳含量可以通过控制沉积条件诸如沉积温度和流速来控制。在一个实施方案中，沟道层106的载流子杂质浓度大于0个原子/立方厘米且至多1×1017个原子/立方厘米。在一个具体实施方案中，载流子杂质浓度在1×1015个原子/立方厘米至5×1016个原子/立方厘米的范围内。
在一个实施方案中，沟道层106具有至少50nm的厚度。当厚度小于50nm时，2DEG可能更难生成、维持或两者皆难。在另一个实施方案中，沟道层106具有至多5000nm的厚度。在一个具体实施方案中，在50nm至300nm的范围内的厚度可以提供足够厚的沟道层106，以允许2DEG的适当的生成和维持，并且仍然获得合理的Rdson值。尽管未示出，但是如果需要，可在沟道层106与载流子供应层108之间使用间隔层。
载流子供应层108可包含III-V半导体基极材料，诸如III-N半导体基极材料。在一个具体实施方案中，载流子供应层108可以包含AlxInyGa(1-x-y)N，其中0<x≤1，并且0≤y≤0.5。在完成的器件中，HEMT结构将具有另一个载流子供应层，并且因此，在一个实施方案中，载流子供应层108可以包括AlxGa(1-x)N，其中0<x≤0.5。载流子供应层108可包括单个膜或多个膜。当载流子供应层108包括多个膜时，铝含量可保持为基本相同的或者随着距沟道层106的距离增加而增加或减少。随着载流子供应层108中铝含量的增加，载流子供应层108的厚度可相对较薄。在一个实施方案中，载流子供应层108具有至少5nm的厚度，并且在另一个实施方案中，载流子供应层108具有至多150nm的厚度。在一个具体实施方案中，载流子供应层108具有在20nm至90nm范围内的厚度。
缓冲层104、沟道层106和载流子供应层108可使用外延生长技术形成，并且因此载流子供应层108、沟道层106和缓冲层104的至少一部分可是单晶的。在一个具体实施方案中，可使用金属有机化学气相沉积形成含金属膜。
栅极电极层124覆盖在载流子供应层108上面。栅极电极层124可以包含p型半导体材料。在一个实施方案中，p型半导体材料可包括p型掺杂的AlcGa(1-c)N，其中0≤c≤1。p型掺杂物可包含Mg、Zn、Cd等。p型半导体材料可以是单晶的或多晶的。栅极电极层124可以具有至少1×1018个原子/立方厘米的掺杂物浓度。在另一个实施方案中，掺杂物浓度为至多1×1021个原子/立方厘米。可以使用可用于形成沟道层106或载流子供应层108的技术中的任一种来形成栅极电极层124。p型掺杂物可被原位掺入或在沉积之后引入栅极电极层中。栅极电极层124可具有在20nm至300nm的范围内的厚度。
栅极电极层124可以被图案化以实现用于形成增强型HEMT的图2中的栅极电极224的形状。可以使用不会显著地蚀刻载流子供应层108的技术去除栅极电极层124的位于栅极区域外的一部分。当栅极电极层包含p型GaN时，可以使用氟化学物质(诸如SF6、CHF3、NF3等)和氯化学物质(诸如BCl3、HCl、Cl2)的组合来干蚀刻栅极电极层。使用氟化学物质不会显著地蚀刻含铝膜或层，因为AlF3形成并且停止进一步蚀刻含铝膜或层。在形成栅极电极224之后，可以改变蚀刻化学物质以使载流子供应层108略微凹陷不超过大约5nm。蚀刻化学物质可以包括氯化学物质而无氟化学物质，或使用碱(诸如氢氧化四甲基铵((CH3)4)NOH或TMAH)、KOH、NaOH等)来湿蚀刻。如图2所示，2DEG 202位于栅极电极224的右侧，并且2DEG206位于栅极电极224的左侧。在方法中的此时，2DEG 202和206的密度是基本上均匀的。
在图3中，介电层324形成在载流子供应层108和栅极电极224上方。介电层324可以包括不具有任何显著极化电荷的介电材料。示例性材料可包括Al2O3、ZrO2、HfO2、SiO2、TiO2、Ta2O5、Nb2O5、另一种合适的金属氧化物或对应的氮氧化物。介电层324可以使用原子层沉积(ALD)或化学气相沉积(诸如金属有机化学气相沉积)来进行沉积。在一个实施方案中，介电层324可具有1nm至100nm范围内的厚度。
介电层324可以被图案化以留下在栅极电极224的顶部上方的部分(顶部部分3244)、沿着栅极电极的侧壁的部分(侧壁部分3242和3246)、以及沿着载流子供应层108的部分(脚部部分3240和3248)。随后形成的源极电极将形成在栅极电极224的左侧，并且随后形成的漏极电极将形成在栅极电极224的右侧。脚部部分3240具有在基本上平行于载流子供应层108的表面308朝向随后形成的漏极电极的方向上延伸的长度。脚部部分3248具有在基本上平行于载流子供应层108的表面308朝向随后形成的源极电极的方向(与脚部部分3240的长度相反的方向)上延伸的长度。用于脚部部分3240的实际长度可以取决于在HEMT处于关断状态时朝向漏极电极的电场，并且用于脚部部分3248的实际长度可以取决于在HEMT处于关断状态时朝向源极电极的电场。脚部部分3240的长度可以在0.001微米至5微米的范围内。脚部部分3240的长度可以比脚部部分3248的长度长，因为当HEMT处于关断状态时，沿着栅极电极224的漏极侧的电场高于沿着栅极电极224的源极侧的电场。在相对基础上，脚部部分3248的长度可以是脚部部分3240的长度的至多70％、至多50％或至多30％。在一个具体实施方案中，可以省略脚部部分3248。
可以形成另一个载流子供应层，并且可以调制其形状以实现期望的2DEG密度分布。另一载流子供应层可以形成为一组离散膜，其与栅极电极224隔开不同的距离。与这种其他载流子供应层内的上部膜相比，栅极电极224将更靠近下部膜。如下面将要解决的，可以调制另一载流子供应层内的膜的厚度，以便在沿着沟道层106和载流子供应层108之间的界面的特定点处实现期望的2DEG密度。
图4示出了在载流子供应层108上方形成另一个载流子供应层的下部膜482之后的工件。下部膜482的部分4822可以从载流子供应层108外延生长。下部膜482的其他部分4824覆盖在介电层324上面并且可以是无定形的。下部膜482的部分4822具有极化电荷，该极化电荷允许正电荷沿着载流子供应层108和下部膜482的部分4822之间的界面定位，并且在此类部分下方存在更高的2DEG密度。下部膜482的部分4824不会显著影响部分4824下方的沟道层106和载流子供应层108之间的2DEG密度界面。下部膜482可包括AlN、GaN、InN、AlGaN、InP、GaP、GaAs等。在一个实施方案中，下部膜482包括AlN并且使用原子层沉积来形成，并且在一个具体实施方案中，使用等离子体增强的原子层沉积来形成。下部膜482具有在1nm至20nm的范围内的厚度。厚度可以部分地取决于构成另一载流子供应层的膜的数量。随着膜的数量增加，与其中形成较少膜的实施方案相比，各个膜的厚度可以相对更薄。在一个具体实施方案中，下部膜482的厚度在2nm至10nm的范围内。在阅读本说明书之后，技术人员将能够确定满足具体应用的需要或期望的下部膜482的厚度。
可以执行任选的蚀刻以去除下部膜482的覆盖在栅极电极224上面的部分4824。蚀刻可以使用化学物质，该化学物质的无定形AlN(部分4824)相对外延AlN(部分4822)和介电层324的材料中的每一者的蚀刻选择性远大于10:1。在一个实施方案中，蚀刻可以使用氯水溶液(诸如RCA Standard Clean 2)或碱水溶液(其可包括(CH3)4NOH、KOH、NaOH、NH4OH等)作为湿蚀刻来执行。图5包括在去除部分4824之后的图示。如果需要，部分4824可以保留，因为部分4824不会显著添加极化电荷并且不会显著增加HEMT的漏极和源极之间的泄漏电流。
另一个介电层624和另一载流子供应层的上部膜682可以形成在工件上方，如图6所示。介电层624可以包括如先前相对于介电层324所述的材料中的任一者并且具有如先前相对于该介电层所述的厚度中的任一者。在一个实施方案中，介电层324和624可以具有相同的组成或不同的组成，并且在另一个实施方案中，介电层324和624可以具有相同的厚度或不同的厚度。上部膜682可以包括如先前相对于下部膜482所述的材料中的任一者并且具有如先前相对于该下部膜所述的厚度中的任一者。在一个实施方案中，膜482和682可以具有相同的组成或不同的组成，并且在另一个实施方案中，膜482和682可以具有相同的厚度或不同的厚度。上部膜682包括从下部膜482的暴露部分外延生长的部分6822和覆盖在介电层624上面的部分6824。如在图6的实施方案中可以看到的，2DEG 202和206的非均匀密度变得更加明显。2DEG密度的显著性将在本说明书的后面更详细地讨论。
在形成介电层624之后并且在形成上部膜682之前，介电层624被图案化以暴露下部膜482的部分6822将从其外延生长的部分。具体地，介电层624可以被图案化以留下在栅极电极224的顶部上方的部分(顶部部分6244)、沿着栅极电极的侧壁的部分(侧壁部分6242和6246)、以及沿着下部膜482的部分(脚部部分6240和6248)。
脚部部分6240具有在基本上平行于介电层324的脚部部分3240的长度的方向上延伸的长度。脚部部分6248具有在基本上平行于介电层324的部分3248的长度的方向上延伸的长度。用于脚部部分6240的实际长度可以取决于在HEMT处于关断状态时朝向漏极电极的电场，并且用于脚部部分6248的实际长度可以取决于在HEMT处于关断状态时朝向源极电极的电场。脚部部分6240的长度比介电层324的脚部部分3240的长度长(从栅极电极224延伸得更远)，并且可以在0.1微米至15微米的范围内。脚部部分6248的长度比介电层324的脚部部分3248的长度长(从栅极电极224延伸得更远)，并且可以在0.1微米至1微米的范围内。在一个具体实施方案中，可以省略脚部部分6248。在如图6所示的实施方案中，介电层624包括部分6243和6247，该部分覆盖随后形成的漏极电极和源极电极将形成的位置。如果特定应用需要或期望，则可以不形成部分6243和6247。在另一个实施方案中，在形成下部膜422之前，介电层324可以被形成有与部分6243和6247类似的部分。
上部膜682包括从下部膜482的暴露部分外延生长的部分6822和覆盖在介电层624上面的部分6824，如图6所示。如在图6的实施方案中可以看到的，2DEG 202和206的不同密度变得更加明显。随着膜482和682的外延生长部分4822和6822的组合厚度增加，沿着层108和下部膜482之间的界面的正电荷增加。随着膜482和682的外延生长部分4822和6822的组合厚度增加，2DEG密度增加。2DEG密度的显著性将在本说明书的后面更详细地讨论。
类似于下部膜482的部分4824，可以执行任选的蚀刻以去除上部膜682的覆盖在介电层624上面的部分6824，如图7所示。可以使用先前相对于部分4824描述的技术中的任一者来去除部分6824。部分4824和6824的去除技术可以相同或不同。在图7中，另一载流子供应层包括膜482和682的部分4822和6822。如果需要，部分6824可以保留，因为部分6824不会显著添加极化电荷并且不会显著增加HEMT的漏极和源极之间的泄漏电流。如果需要或期望，可以形成另外对的介电层和另一载流子供应层的偏振膜。
图8示出了在形成层间介电(ILD)层800、源极电极826和漏极电极822以及栅极互连件824之后的工件。ILD层800可以形成在介电层824上方。ILD层800可包括单个膜或多个膜。该单个膜或这些膜中的每一者都可包含氧化物、氮化物或氮氧化物。ILD层800可具有在20nm至2000nm范围内的厚度。
用于栅极互连件824的接触开口可以延伸穿过ILD层800以及介电层324和624并落在栅极电极224上。针对用于源极电极826和漏极电极822的接触开口有更多选项可用。随着另一载流子供应层(包括膜482和682的部分4822和6822)的厚度增加，沿着层106和108之间的界面的片材电阻减少；然而，源极电极826和漏极电极822及其对应的下面膜之间的接触电阻增加。如图8所示，用于源极电极826和漏极电极822的接触开口穿过ILD层800延伸到另一载流子供应层的下部膜482而不是上部膜682。在另一个实施方案(未示出)中，上部膜682可以接触源极电极826和漏极电极822。无论上部膜682是否存在于形成接触开口的位置处，接触开口可以落在下部膜482上，延伸穿过下部膜482的至少一部分但不是全部厚度，延伸穿过下部膜482的全部厚度，或者延伸穿过载流子供应层108的至少一部分厚度，或者完全延伸穿过载流子供应层108。在阅读本说明书之后，技术人员将能够确定用于源极电极826和漏极电极822的接触开口的深度，以便实现源极电极826和漏极电极822下方的片材电阻与源极电极826和漏极电极822与下面膜之间的接触电阻的期望组合。
导电层形成在ILD层800上方和接触开口内。导电层可包括单个膜或多个膜。在一个实施方案中，导电层可以包括粘合膜和阻挡膜。这种膜可以包含Ta、TaSi、Ti、TiW、TiSi、TiN等。导电层可还包括导电体膜。体膜可以包含Al、Cu或另一种材料，其比导电层内的其他膜导电。在一个实施方案中，体膜可包含至少90重量％的Al或Cu。体膜可具有至少与导电层内的其他膜一样厚的厚度。在一个实施方案中，体膜的厚度在20nm至900nm的范围内，并且在一个更具体实施方案中，在50nm至500nm的范围内。在导电层中可以使用更多或更少的膜。导电层内膜的数量和组成可以取决于特定应用的需要或期望。在阅读本说明书后，技术人员将能够确定调制为适合其器件的导电层的组成。
导电层被图案化以形成源极电极826、栅极互连件824和漏极电极822。在另一个实施方案中，与源极电极826和漏极电极822相比，栅极互连件824可在不同的互连层面处形成，并且具有不同的组成。
一个或多个附加的互连级和钝化层可以形成在工件上方。每个互连层面可包括ILD层和互连件。可以在每个互连层面处使用导电层。导电层可以与在本说明书中前面描述的其他导电层相同或不同。已经形成了基本上完成的电子器件。互连层面中的一个或多个可以包括屏蔽电极；然而，通过调制沿着层106和108的界面的2DEG密度，可以减小对屏蔽电极的需求。
可以调制2DEG 202和206的密度以及正电荷密度以实现期望的轮廓。2DEG 202和206的相对局部密度由“-”符号的行数示出。在相对基础上，“-”符号的较高行数对应于相对较高的密度，并且“-”符号的较低行数或无行对应于相对较低的密度。技术人员将理解2DEG沿着层106和108之间的界面。因此，“-”的行数表示2DEG 202和206内的相对密度并且不表示2DEG延伸到沟道层106中的深度。
如图8所示的点被寻址以便有助于理解另一载流子供应层(包括膜482和682的部分4822和6822)如何影响沿载流子供应层108和另一载流子供应层之间的界面的正电荷密度、以及在沟道层106和载流子供应层108之间的界面处的2DEG密度。点851和858位于源极电极826和漏极电极822下面。下部膜482的部分设置在载流子供应层108与源极电极826和漏极电极822中的每一者之间。与在载流子供应层108与源极电极826和漏极电极822之间不存在任何另一载流子供应层相比，另一载流子供应层的存在有助于增加源极电极826和漏极电极822下方的2DEG。较高2DEG密度导致沿着层106和108之间的界面的较低片材电阻并且由两行“-”符号示出。如果在源极电极826和漏极电极822下方不存在另一载流子供应层，则2DEG密度较低并且将由单行“-”符号示出。
点852和857位于栅极电极224与源极电极826和漏极电极822中的每一者之间的位置下面。膜482和682的部分在点852和857上方设置在载流子供应层108上方。在如图所示的实施方案中，对应于点852和857的2DEG密度在所示的HEMT结构中是最高的。膜482和682的存在允许HEMT内的片材电阻低于仅存在膜482或者不存在任何另一载流子供应层的点处的片材电阻。因此，包括852和857的区域有助于将Rdson保持为低。
点853位于存在下部膜482且不存在上部膜682的位置下面，并且点854和856位于不存在另一载流子供应层的位置下面。对应于点853的2DEG密度和片材电阻在点852和854处的2DEG密度和片材电阻之间。因此，对应于点853的区域允许漏极电压在更靠近栅极电极224时减少。在点854和856处，2DEG 202和206的密度将与如果不存在任何另一载流子供应层时相同并且由单行“-”符号示出。与点853相比，对应于点854和856的区域允许漏极电压进一步减少，并且可以帮助保持介电层324的脚部部分3240和3248下方的电场低于如果将存在下部膜482的任何部分时的电场。更靠近栅极电极224的较低电场有助于改进可靠性。点855位于栅极电极224下方。HEMT是增强型晶体管，并且点855处的2DEG的密度与其他点相比是不显著的并为HEMT提供足够高的阈值电压。
相对于HEMT的漏极侧(漏极电极822和栅极电极224之间)，另一载流子供应层的整形和2DEG 202的所得密度分布允许电场对于特定应用进行调制。2DEG的具有最低密度区域(在点854处)的部分将在关断状态下最快耗尽，接下来是第二最低密度区域(在点853处)，并且然后是最高密度区域(在点852处)。当HEMT结构处于关断状态时，漏极-栅极电压(Vdg)可以是200V或更高(诸如超过1000V)，这取决于HEMT的期望操作电压。例如，在200V下，在另一载流子供应层内可以存在更少的膜，并且在1000V下，在另一载流子供应层内可以存在更多的膜，其中与现有(下面)膜相比，每个连续(上覆)膜的长度不会向栅极电极224延伸那么远。
相对于HEMT结构的源极侧(源极电极826和栅极电极224之间)，另一载流子供应层的整形和2DEG 206的所得密度分布允许电场对于特定应用进行调制。当HEMT结构处于关断状态时，栅极-源极电压(Vgs)可以是至多20V，并且因此，另一载流子供应层的整形和2DEG206的所得密度分布可能不是与2DEG 202的密度分布一样重要。在另一个实施方案中，可以沿着HEMT结构的源极侧仅存在膜482和682中的一者或者不存在任何另一载流子供应层。
在不脱离本文所述概念的情况下，可使用不同的实施方案。这些概念非常适合于增强型HEMT结构，无论这种结构是被配置用作晶体管还是二极管。可包括p型GaN材料的栅极电极224可以由栅介电层和不同栅极电极的组合替代。栅极介电层可包括如先前相对于介电层324所述的材料中的任一者。在该实施方案中，栅极互连件824可以是栅极电极。如果需要或期望，可以为期望功函数而选择与栅极介电层接触的栅极电极的材料以实现HEMT结构的期望阈值电压。
图9包括与图8所示的实施方案类似的另一个实施方案。源极电极826和漏极电极822延伸穿过另一载流子供应层并接触载流子供应层108。在源极电极826和漏极电极822下方，2DEG较低并且片材电阻较高；然而，源极电极826和漏极电极822的接触电阻较低，因为载流子供应层108可具有较低的势垒高度。介电层624未示出并且可以存在或可以不存在。
图10包括延伸到载流子供应层1028中的栅极电极1024。在形成载流子供应层108之后，可以形成蚀刻停止层1022、载流子供应层1028和载流子供应层1008的下部膜1082。蚀刻停止层1022的组成具有与载流子供应层1028不同的材料。在一个实施方案中，蚀刻停止层1022可以包括InhAl(1-h)N，其中0≤h≤1。与载流子供应层108和1028相比，蚀刻停止层1022的厚度可以相对较薄。载流子供应层1028可以包括如先前相对于载流子供应层108所述的材料中的任一者并且具有如先前相对于该载流子供应层所述的厚度中的任一者。在一个实施方案中，载流子供应层108和1028可以具有相同的组成或不同的组成，并且在另一个实施方案中，载流子供应层108和1028可以具有相同的厚度或不同的厚度。
载流子供应层1008的下部膜1082可以包括如先前相对于下部膜482所述的材料中的任一者并且具有如先前相对于该下部膜所述的厚度中的任一者。在一个实施方案中，蚀刻停止层1022、载流子供应层1028和下部膜1082中的每一者可以从其对应下面膜或层外延生长。在一个具体实施方案中，蚀刻停止层1022、载流子供应层1028和下部膜1082可以使用金属有机化学气相沉积(MOCVD)来形成。下部膜1082和载流子供应层1028可以被图案化。蚀刻停止层1022可以有助于减小蚀刻将到达载流子供应层108的可能性。
栅极电极1024可以形成在开口内并包括p型GaN层。可能以先前相对于介电层624描述的方式形成介电层1042。类似于介电层624，介电层1042覆盖下部膜1082的部分以防止在下部膜1082的更靠近栅极电极1024的部分上方的进一步外延生长。载流子供应层1008的上部膜6822可以从下部膜1082的暴露部分外延生长。可以如先前相对于部分4824所描述的那样去除上部膜1084的可在介电层1042上方形成的部分(未示出)。可以根据先前描述的实施方案形成其他特征。在另外的实施方案中，下部膜1082可以使用PEALD而不是MOCVD来形成。方法顺序类似于介电层324和624以及另一载流子供应层。
图11示出了利用如先前相对于图9和图10描述的特征的另一个实施方案。通过形成载流子供应层1008的下部膜1082的方法流程可以与相对于图10所描述的相同。可如图9所示和所述的那样形成的栅极电极224可以形成在下部膜1082上方。随后的处理可以类似于图10，开始于形成介电层1042。类似于图10中的HEMT结构，方法允许使用MOCVD来形成下部膜1082作为外延生长序列的部分。
图12包括其中蚀刻停止膜1283用于图案化上部膜1284以获得载流子供应层1208的另一个实施方案。在形成栅极电极1024之前，蚀刻停止膜1283可以从载流子供应层1208的下部膜1082外延生长。蚀刻停止膜1283可以包括GaN并使用MOCVD来生长。类似于图10中的结构，可以蚀刻所有层(包括蚀刻停止膜1283)以形成用于栅极电极1024的开口。在形成栅极电极之后，可以在栅极电极1024上方形成介电层324。可能以先前相对于上部膜684描述的方式形成载流子供应层1208的上部膜1284。上部膜1284将基本上是单晶的，其中它接触蚀刻停止膜1283。上部膜1284可以包括如先前相对于上部膜684所述的材料和厚度中的任一者。上部膜1284可以被图案化以实现如图12所示的形状。在一个实施方案中，蚀刻停止膜1283可以包括GaN，并且上部膜1284包括AlN。与GaN相比，所使用的蚀刻化学物质可能以更高的速率蚀刻AlN。剩余的方法顺序类似于图10中的HEMT结构的方法顺序。
可以使用包括如先前所示和所述的HEMT结构的部分的其他实施方案。在阅读本说明书之后，技术人员可以混合和匹配先前实施方案的特征以实现其他实施方案。所选择的特定结构可以针对特定应用进行调制。
如本文所述的实施方案允许HEMT结构内的2DEG密度分布，该2DEG密度分布可以通过控制从HEMT结构的栅极电极到漏极电极的电场形状而允许良好的Rdson、足够高的阈值电压和良好的可靠性。可以通过具有载流子供应层(其包含具有极化电荷的材料)来实现电场的整形，该载流子供应层在栅极电极和漏极电极之间的不同位置处具有不同厚度。在一个实施方案中，载流子供应层的最厚部分可以处于栅极电极和漏极电极之间的位置处。由于2DEG的密度分布，因此整形允许栅极电极附近的相对较低的电压和电场。2DEG的整形可以有助于改进HEMT的可靠性。可以使用许多不同的实施方案，并且因此，技术人员在设计HEMT结构时具有灵活性以满足特定应用的需要或期望。
许多不同的方面和实施方案是可能的。那些方面和实施方案中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施方案仅为示例性的，而不限制本发明的范围。实施方案可根据如下所列的项目中的任一者或多者。
实施方案1.一种电子器件，该电子器件可包括：
沟道层；
第一载流子供应层，该第一载流子供应层覆盖在沟道层上面；
高电子迁移率晶体管的栅极电极，该栅极电极覆盖在沟道层上面；和高电子迁移率晶体管的漏极电极，该漏极电极覆盖在沟道层上面，
其中：
高电子迁移率晶体管具有沿着沟道层和第一载流子供应层之间的界面的二维电子气，
二维电子气在第一点邻近具有第一密度，在第二点邻近具有第二密度，在第三点邻近具有第三密度，
与第二点和第三点相比，栅极电极更靠近第一点，
与第一点和第二点相比，漏极电极更靠近第三点，
第二点设置在第一点和第三点之间，并且
第二密度大于第一密度和第三密度中的每一者。
实施方案2.根据实施方案1所述的电子器件，其中漏极电极覆盖在第三点上面。
实施方案3.根据实施方案1所述的电子器件，其中栅极电极不覆盖在第一点上面。
实施方案4.根据实施方案3所述的电子器件，其中第四点位于栅极电极下面，并且二维电子气不包括第四点，或者二维电子气低于第一密度、第二密度和第三密度中的每一者。
实施方案5.根据实施方案1所述的电子器件，还包括第二载流子供应层，与第一点相比，该第二载流子供应层在第二点上方更厚。
实施方案6.根据实施方案1所述的电子器件，还包括栅极电极上方的介电层，其中介电层包括第一部分，该第一部分具有在朝向漏极电极的方向上延伸的长度。
实施方案7.一种电子器件，该电子器件可包括：
沟道层；
第一载流子供应层，该第一载流子供应层覆盖在沟道层上面；
高电子迁移率晶体管的栅极电极，该栅极电极覆盖在沟道层上面；
高电子迁移率晶体管的漏极电极，该漏极电极覆盖在沟道层上面；和第二载流子供应层，该第二载流子供应层包括：
第一膜，该第一膜覆盖在第一载流子供应层上面；和
第二膜，该第二膜覆盖在第一膜上面，其中与第二膜相比，栅极电极更靠近第一膜，并且与栅极电极相比，第二膜更靠近漏极电极。
实施方案8.根据实施方案7所述的电子器件，其中漏极电极覆盖在第二载流子供应层的第一膜上面而不是第二膜上面。
实施方案9.根据实施方案7所述的电子器件，其中第二载流子供应层是基本上单晶的。
实施方案10.根据实施方案7所述的电子器件，其中第二载流子供应层是AlN层。
实施方案11.根据实施方案7所述的电子器件，还包括栅极电极上方的介电层，其中介电层包括第一部分，该第一部分具有在朝向漏极电极的第一方向上延伸的第一长度。
实施方案12.根据实施方案11所述的电子器件，其中介电层包括第二部分，该第二部分沿着栅极电极的侧壁放置，与第一部分邻接，并且与第一部分相比更远离漏极电极。
实施方案13.根据实施方案11所述的电子器件，还包括高电子迁移率晶体管的源极电极，其中介电层：
包括第二部分，该第二部分具有在朝向源极电极并与第一方向相反的第二方向上延伸的第二长度，其中第二长度比第一长度短；或者
不包括具有沿着第二方向从栅极电极朝向源极电极延伸的长度的部分。
实施方案14.根据实施方案7所述的电子器件，还包括蚀刻停止层，该蚀刻停止层覆盖在第一载流子供应层上面，其中栅极电极覆盖在蚀刻停止层上面。
实施方案15.根据实施方案14所述的电子器件，还包括第三载流子供应层，该第三载流子供应层设置在第一电荷供应层和第二电荷供应层之间。
实施方案16.根据实施方案7所述的电子器件，还包括蚀刻停止层，其中蚀刻停止层设置在第一电荷供应层和第二电荷供应层之间。
实施方案17.根据实施方案7所述的电子器件，还包括：高电子迁移率晶体管的源极电极，该源极电极覆盖在沟道层上面；和介电层，该介电层位于栅极电极上方，其中：
第二载流子供应层是基本上单晶的AlN层，
漏极电极不覆盖在第二载流子供应层的第二膜上面，
介电层包括氧化物，并且：
具有第一部分，该第一部分具有在朝向漏极电极的第一方向上延伸的第一长度，并且
具有第二部分，该第二部分具有在朝向源极电极的第二方向上延伸的第二长度，其中第二方向与第一方向相反，并且第二长度比第一长度短。
实施方案18.一种形成电子器件的方法可以包括：在沟道层上方形成第一载流子供应层；在沟道层上方形成高电子迁移率晶体管的栅极电极；在第一载流子供应层上方形成第二载流子供应层；以及形成高电子迁移率晶体管的漏极电极，该漏极电极覆盖在沟道层上面，其中：
第一点、第二点和第三点沿着沟道层和第一载流子供应层之间的界面放置，
与第二点和第三点相比，栅极电极更靠近第一点，
与第一点和第二点相比，漏极电极更靠近第三点，
第二点设置在第一点和第三点之间，并且
与第一点和第三点相比，第二载流子供应层在第二点上方是更厚的。
实施方案19.根据实施方案18所述的方法，其中形成第二电荷供应层包括使用等离子体增强的原子层沉积来形成第二载流子供应层的至少一部分。
实施方案20.根据实施方案19所述的方法，还包括在栅极电极上方形成介电层，其中介电层包括一部分，其中该部分朝向漏极电极延伸。
应当注意，并不需要上文在一般性说明或示例中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。
上文已经关于具体实施方案描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求书的关键、需要或必要特征。
本文描述的实施方案的说明书和图示旨在提供对各种实施方案的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备以及***的所有要素和特征的穷尽性和全面性描述。单独的实施方案可也按组合方式在单个实施方案中提供，相反，为了简便起见而在单个实施方案的背景下描述的各种特征可也单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其他实施方案仅对阅读了本说明书之后的技术人员是显而易见的。其他实施方案可以使用并且从本公开中得出，使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。

Claims (10)

1.一种电子器件，所述电子器件包括：
沟道层；
第一载流子供应层，所述第一载流子供应层覆盖在所述沟道层上面；
高电子迁移率晶体管的栅极电极，所述栅极电极覆盖在所述沟道层上面；
第二载流子供应层；和
所述高电子迁移率晶体管的漏极电极，所述漏极电极覆盖在所述沟道层上面，
其中：
所述高电子迁移率晶体管具有沿着所述沟道层和所述第一载流子供应层之间的界面的二维电子气，
所述二维电子气在第一点邻近具有第一密度，在第二点邻近具有第二密度，在第三点邻近具有第三密度，
所述栅极电极到所述第一点的距离小于到所述第二点和所述第三点的距离，
所述第二载流子供应层覆盖在所述第二点与所述第三点上面，
所述漏极电极到所述第三点的距离小于到所述第一点和所述第二点的距离，
所述第二点设置在所述第一点和所述第三点之间，
所述第一密度、所述第二密度和所述第三密度中的每一者均大于在所述栅极电极下方的所述二维电子气的密度；并且
所述第二密度大于所述第一密度并且小于所述第三密度。
2.根据权利要求1所述的电子器件，其中所述栅极电极不覆盖在所述第一点上面。
3.根据权利要求1所述的电子器件，所述第二载流子供应层在所述第三点上的厚度大于在所述第二点上的厚度。
4.一种电子器件，所述电子器件包括：
沟道层；
第一载流子供应层，所述第一载流子供应层覆盖在所述沟道层上面；
高电子迁移率晶体管的栅极电极，所述栅极电极覆盖在所述沟道层上面；
所述高电子迁移率晶体管的漏极电极，所述漏极电极覆盖在所述沟道层上面；和
第二载流子供应层，所述第二载流子供应层包括AlN、GaN、InN、AlGaN、InP、GaP或GaAs，所述第二载流子供应层还包括：
第一膜，所述第一膜覆盖在所述第一载流子供应层上面；和
第二膜，所述第二膜覆盖在所述第一膜上面，其中所述栅极电极到所述第一膜的距离小于到所述第二膜的距离，并且所述第二膜到所述漏极电极的距离小于到栅极电极的距离。
5.根据权利要求4所述的电子器件，其中所述漏极电极覆盖在所述第二载流子供应层的所述第一膜上面而不是所述第二膜上面。
6.根据权利要求4所述的电子器件，还包括在所述栅极电极上方的介电层，其中所述介电层包括第一部分，所述第一部分具有在朝向所述漏极电极的第一方向上延伸的第一长度。
7.根据权利要求6所述的电子器件，其中所述介电层包括第二部分，所述第二部分沿着所述栅极电极的侧壁放置，与所述第一部分邻接，并且所述第二部分到所述漏极电极的距离大于所述第一部分到所述漏极电极的距离。
8.根据权利要求6所述的电子器件，还包括所述高电子迁移率晶体管的源极电极，其中所述介电层：
包括第二部分，所述第二部分具有在朝向所述源极电极并与所述第一方向相反的第二方向上延伸的第二长度，其中所述第二长度比所述第一长度短；或者
不包括具有沿着所述第二方向从所述栅极电极朝向所述源极电极延伸的长度的部分。
9.根据权利要求4所述的电子器件，其中，
所述高电子迁移率晶体管具有沿着所述沟道层和所述第一载流子供应层之间的界面的二维电子气，
所述二维电子气在第一点邻近具有第一密度，在第二点邻近具有第二密度，在第三点邻近具有第三密度，
所述栅极电极到所述第一点的距离小于到所述第二点和所述第三点的距离，
所述漏极电极到所述第三点的距离小于到所述第一点和所述第二点的距离，
所述第二点设置在所述第一点和所述第三点之间，
所述第二载流子供应层的所述第一膜覆盖在所述第二点与所述第三点上面，
所述第二载流子供应层的所述第二膜覆盖在所述第三点上面且不覆盖在所述第二点上面，
所述第一密度、所述第二密度和所述第三密度中的每一者均大于在所述栅极电极下方的所述二维电子气的密度；并且
所述第二密度大于所述第一密度并且小于所述第三密度。
10.根据权利要求4所述的电子器件，还包括：
所述高电子迁移率晶体管的源极电极，所述源极电极覆盖在所述沟道层上面；和
介电层，所述介电层覆盖在所述栅极电极上面，
其中：
所述第二载流子供应层是单晶AlN层，
所述漏极电极不覆盖在所述第二载流子供应层的所述第二膜上面，并且
所述介电层包含氧化物，所述介电层具有第一部分，所述第一部分具有在朝向所述漏极电极的第一方向上延伸的第一长度，并且所述介电层具有第二部分，所述第二部分具有在朝向所述源极电极的第二方向上延伸的第二长度，其中所述第二方向与所述第一方向相反，并且所述第二长度比所述第一长度短。
CN201910911031.5A 2018-10-01 2019-09-25 电子器件 Active CN110970488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/148,127 2018-10-01
US16/148,127 US10680092B2 (en) 2018-10-01 2018-10-01 Electronic device including a transistor with a non-uniform 2DEG

Publications (2)

Publication Number Publication Date
CN110970488A CN110970488A (zh) 2020-04-07
CN110970488B true CN110970488B (zh) 2024-01-30

Family

ID=69946537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910911031.5A Active CN110970488B (zh) 2018-10-01 2019-09-25 电子器件

Country Status (2)

Country Link
US (1) US10680092B2 (zh)
CN (1) CN110970488B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818787B1 (en) 2019-04-18 2020-10-27 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor including a gate electrode and a dielectric film
US11715790B2 (en) * 2019-04-22 2023-08-01 Intel Corporation Charge-induced threshold voltage tuning in III-N transistors
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037218A (zh) * 2014-07-02 2014-09-10 西安电子科技大学 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN104064595A (zh) * 2014-07-02 2014-09-24 西安电子科技大学 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN104350601A (zh) * 2012-05-23 2015-02-11 Hrl实验室有限责任公司 Hemt装置和制造hemt装置的方法
CN105448975A (zh) * 2015-12-03 2016-03-30 西安电子科技大学 复合阶梯场板槽栅hemt高压器件及其制作方法
CN105448964A (zh) * 2015-11-23 2016-03-30 西安电子科技大学 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
WO2003032397A2 (en) 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JP5093991B2 (ja) 2005-03-31 2012-12-12 住友電工デバイス・イノベーション株式会社 半導体装置
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
WO2009076076A2 (en) 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5689869B2 (ja) 2009-04-08 2015-03-25 エフィシエント パワー コンヴァーション コーポレーション エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
US9543391B2 (en) 2011-10-19 2017-01-10 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
US8723226B2 (en) 2011-11-22 2014-05-13 Texas Instruments Incorporated Manufacturable enhancement-mode group III-N HEMT with a reverse polarization cap
US8680536B2 (en) 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices
US10700201B2 (en) * 2012-05-23 2020-06-30 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US20140335666A1 (en) 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
JP6404697B2 (ja) * 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350601A (zh) * 2012-05-23 2015-02-11 Hrl实验室有限责任公司 Hemt装置和制造hemt装置的方法
CN104037218A (zh) * 2014-07-02 2014-09-10 西安电子科技大学 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN104064595A (zh) * 2014-07-02 2014-09-24 西安电子科技大学 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN105448964A (zh) * 2015-11-23 2016-03-30 西安电子科技大学 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN105448975A (zh) * 2015-12-03 2016-03-30 西安电子科技大学 复合阶梯场板槽栅hemt高压器件及其制作方法

Also Published As

Publication number Publication date
CN110970488A (zh) 2020-04-07
US10680092B2 (en) 2020-06-09
US20200105916A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
US10756207B2 (en) Lateral III-nitride devices including a vertical gate module
US10396192B2 (en) HEMT transistors with improved electron mobility
CN106537560B (zh) 形成增强模式iii族氮化物器件
JP6066933B2 (ja) 半導体デバイスの電極構造
CN102017160B (zh) 增强模式ⅲ-n的hemt
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
US10680094B2 (en) Electronic device including a high electron mobility transistor including a gate electrode
US7084441B2 (en) Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
KR101773259B1 (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
US8946771B2 (en) Gallium nitride semiconductor devices and method making thereof
US9793369B2 (en) MIS-type semiconductor device
CN110970488B (zh) 电子器件
US10797168B1 (en) Electronic device including a high electron mobility transistor that includes a barrier layer having different portions
US10797153B2 (en) Process of forming an electronic device including an access region
CN110246894B (zh) 电子器件和形成电子器件的方法
WO2023019436A1 (en) Semiconductor device and method for manufacturing the same
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
WO2023035102A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN118280837A (zh) 电子器件以及形成电子器件的方法
US11948801B2 (en) Method and system for etch depth control in III-V semiconductor devices
KR20140141126A (ko) 전계 완화부를 구비하는 질화물계 트랜지스터 및 이의 제조 방법
CN114639730A (zh) 包括掺杂栅极电极的电子器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant