CN110957926A - 一种轻载检测及降频控制方法及电路 - Google Patents
一种轻载检测及降频控制方法及电路 Download PDFInfo
- Publication number
- CN110957926A CN110957926A CN201911155471.9A CN201911155471A CN110957926A CN 110957926 A CN110957926 A CN 110957926A CN 201911155471 A CN201911155471 A CN 201911155471A CN 110957926 A CN110957926 A CN 110957926A
- Authority
- CN
- China
- Prior art keywords
- voltage
- output
- signal
- tube
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000009467 reduction Effects 0.000 title claims abstract description 19
- 230000000295 complement effect Effects 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 claims description 15
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 claims description 15
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 claims description 15
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 claims description 15
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 claims description 13
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 claims description 13
- YPJMOVVQKBFRNH-UHFFFAOYSA-N 1-(9-ethylcarbazol-3-yl)-n-(pyridin-2-ylmethyl)methanamine Chemical compound C=1C=C2N(CC)C3=CC=CC=C3C2=CC=1CNCC1=CC=CC=N1 YPJMOVVQKBFRNH-UHFFFAOYSA-N 0.000 claims description 11
- 239000013256 coordination polymer Substances 0.000 claims description 9
- 101100332235 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DRN1 gene Proteins 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 101001044612 Homo sapiens Density-regulated protein Proteins 0.000 claims description 4
- 101000909218 Homo sapiens Dynamin-1-like protein Proteins 0.000 claims description 4
- 101000841301 Homo sapiens Utrophin Proteins 0.000 claims description 4
- 101150008481 not2 gene Proteins 0.000 claims description 3
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 2
- 102100031033 CCR4-NOT transcription complex subunit 3 Human genes 0.000 claims description 2
- 101710092028 Density-regulated protein Proteins 0.000 claims description 2
- 101000919663 Homo sapiens CCR4-NOT transcription complex subunit 3 Proteins 0.000 claims description 2
- 102100022692 Density-regulated protein Human genes 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 22
- 238000004804 winding Methods 0.000 description 21
- 230000033228 biological regulation Effects 0.000 description 18
- 230000008878 coupling Effects 0.000 description 14
- 238000010168 coupling process Methods 0.000 description 14
- 238000005859 coupling reaction Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 102100029092 Utrophin Human genes 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 102100020767 Dystrophin-related protein 2 Human genes 0.000 description 2
- 101001053503 Homo sapiens Dihydropyrimidinase-related protein 2 Proteins 0.000 description 2
- 101000931797 Homo sapiens Dystrophin-related protein 2 Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- -1 nor gates 1 Proteins 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
- H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明提供一种轻载检测及降频控制方法，包括如下步骤：检测功率管导通时的漏极电压，并将漏极电压与电压检测阈值进行比较，并输出比较结果信号；根据比较结果信号进行高低频率的切换，即功率管的漏极电压值高于电压检测阈值时，选择两路高频互补驱动信号输出；在功率管的漏极电压值低于电压检测阈值时，选择两路低频互补驱动信号输出；根据不同频率的互补驱动信号进行功率管的栅极驱动控制。此外，本发明还公开了一种对应上述方法的轻载检测及降频控制电路。本发明判断变换器处在轻载时，通过降低控制器的工作频率和占空比，进而降低变换器的输出电压，提高了轻载工作效率，同时也抑制了变换器处在空载时的输出电压飘高的问题。
Description
技术领域
本发明涉及DC-DC隔离变换器技术领域，特别涉及一种轻载检测及降频控制方法及电路，尤其适用于隔离变压器驱动器。
背景技术
目前市面上常见的隔离变压器驱动器，大多采用推挽拓扑结构或者全桥拓扑结构，其电路结构简单，工作时变压器双向激磁，磁芯的利用率高，因此该变换器具有体积小、效率高且动态响应好的优点，在低电压输入、大电流输出以及输入输出需要电气隔离的场合被广泛应用。
图1所示电路是现有技术中常见的一种全桥式变换器，其采用了全桥电路结构，控制器1的GND端口与地连接，其D1端口在内部与控制器1的一侧桥臂功率管的漏极连接，在外部与绕组NP的一端连接，同样的，D2端口在内部与控制器1的另一侧桥臂功率管的漏极连接，在外部与绕组NP的另一端连接，输入滤波电容CIN连接于电压输入端VIN和地GND之间，对输入电压进行滤波，输出整流二极管D1、D2的阳极分别与耦合变压器T1的副边线圈Ns1和Ns2的两个端头连接，其阴极连接至输出端Vo+，耦合变压器T1的副边线圈Ns1和Ns2的中心抽头连接至输出端Vo-，CO为输出滤波电容，RO为输出负载，其两端分别连接于输出端Vo+和Vo-之间。
其中控制器1的输出端口D1和D2的典型波形如图2所示，D1和D2是准互补波形，占空比接近50％，存在D1 off和D2 off共有时间，即死区时间tDT。死区时间tDT的设置是为了防止桥臂共通造成的从电源到地的大电流通路，造成控制器损坏。图1的基本工作原理是，如图2的波形可知，在选择的开关周期Tsw内，控制器1内部的功率管交替导通，即D1和D2呈准互补波形。稳态运行时，在开关周期Tsw的一半TON，即D1 off和D2 on期间，耦合变压器T1绕组同名端的电位相对于非同名端变为正。二极管D2变为反向偏置而二极管D1变为正向偏置。二极管D1使全部负载电流流过副边绕组Ns1。当输入电压加载到耦合变压器T1原边时，折回的负载电流加上变压器原边的励磁电流将流过控制器1内部的功率管。在死区TDT阶段,即D1 off和D2 off的共有时间，控制器1内部的所有功率管均关断。在开关周期Tsw的另一半TON期间，即D1 on和D2 off期间，绕组同名端的极性相对于非同名端将变为负。二极管D1将变为反向偏置而二极管D2变为正向偏置。二极管D2使全部的负载电流流经副边绕组Ns2。当输入电压加载到耦合变压器T1原边时，折回的负载电流加上变压器原边励磁电流将流过控制器1内部的功率管。
图3所示电路是现有技术中常见的一种推挽式变换器，其采用了推挽电路结构，与图1的区别是，控制器2的VCC端口与耦合变压器T1的原边线圈Np1和Np2的中心抽头连接，其D1和D2端口分别与耦合变压器T1的原边线圈Np1和Np2的两个端头连接。其D1和D2准互补交替工作的工作原理基本同全桥式变换器，这里不再赘述。
从基本原理分析可知，现有技术中无论是全桥式变换器，还是推挽式变换器，根据电感的伏秒平衡原理，耦合变换器T1的输出电压Vo+可以用公式(1)来表示：
其中
为耦合变压器T1的副边线圈和原边线圈的匝数比；VVCC为控制器VCC端口的电压，其值等于输入VIN的电压；VMOS为控制器内部功率管的导通压降，可以用公式(2)来表示：
VMOS＝IPRI×Rdson (2)
其中Rdson为功率管的导通内阻，IPRI为流过功率管的电流，可以用公式(3)来表示：
其中IOUT为负载电流，LP为耦合变压器T1的原边感量；VNP(DCR)为耦合变压器T1的原边线圈直流电阻上的压降，可以用公式(4)来表示：
VNP(DCR)＝IPRI×RNP(DCR) (4)
其中RNP(DCR)为耦合变压器T1原边线圈的直流电阻；D为控制器的占空比，可以用公式(5)来表示：
D＝TON×fSW (5)
其中TON为控制器内部功率管的导通时间，fSW为控制器的工作频率；VDiode为输出整流二极管的压降，可以用公式(6)来表示：
其中IF是输出整流二极管正向导通时的电流，其大小与负载电流IOUT相等，IS是PN结的反向饱和电流，k是玻耳兹曼常数k＝1.381×10-23J/K，T是绝对温度，单位为K，q为电子电量q＝1.6×10-19C；VNS(DCR)为耦合变压器T1的副边线圈直流电阻上的压降，可以用公式(7)来表示：
VNS(DCR)＝IOUT×RNS(DCR) (7)
其中RNS(DCR)为耦合变压器T1副边线圈的直流电阻。联立(1)到(7)式可得到输出电压VO+的最终表达式，如公式(8)所示：
从公式(8)可以看出，在控制器的输入电压VVCC，耦合变压器T1的匝比
原边感量LP，温度T和控制器的占空比D一定的情况下，输出电压VO+会随着负载IOUT的增加而降低，进而会造成变换器的负载调整率变差。负载调整率(LOAD REGULATION)是指电源负载的变化会引起电源输出的变化，表现为：负载增加时，输出降低；相反负载减少时，则输出升高。负载调整率是衡量电源好坏的指标。好的电源负载变化引起的输出变化较小，通常指标为3％-5％。负载调整率＝(空载时输出电压-满载时输出电压)/(额定负载时输出电压)*100％，这是稳压电源的一项重要指标，体现当负载电流变化时稳压电源的输出电压相应的变化情况，通常以输出电流从0变化到额定最大电流时，输出电压的变化量和输出电压的百分比值来表示。例如某5V直流稳压电源的输出电流从0增加到最大电流1A，它的输出电压从5V降到了4.50V，降落值0.5V除以标称输出电压5V，得到10％，这就是该电源的负载调整率。
目前市面上常见的隔离变压器的驱动控制器芯片，负载调整率都比较差，例如TI(德州仪器)的芯片SN6501、SN6505，Maxim(美信半导体)的芯片MAX256、MAX258等，根据其规格书上提供的典型测试曲线，不难发现其负载调整率是10％～15％，此芯片应用到隔离变压器驱动器中容易导致输出电流随负载电压的改变波动范围比较大，导致驱动器的输出性能下降。这对于负载调整率要求比较高的电源将不再适合。因而现有技术还有待改进和提高。
发明内容
鉴于上述现有技术的缺点和局限性，本发明要解决的第一个技术问题是：提供一种轻载检测及降频控制方法，通过检测功率管的漏极电压，判断变换器处在轻载时，进而降低控制器的工作频率和占空比，进而降低变换器的输出电压，缩小轻负载和重载时的输出电压压差，改善负载调整率，进一步的，提高了轻载工作效率，同时也抑制了变换器处在空载时的输出电压飘高的问题。
与此相应，本发明要解决的第二个技术问题是：提供一种利用上述方法的轻载检测及降频控制电路。
本发明解决上述第一个技术问题的技术方案是：
一种轻载检测及降频控制方法，用于功率管的漏端电压检测及栅极驱动控制，包括如下步骤：
电压检测步骤，检测功率管导通时的漏极电压，并将漏极电压信号与设有回差的电压检测阈值进行比较，并输出比较结果信号；
变频控制步骤，根据电压检测步骤输出的比较结果信号进行高频和低频的切换，即当功率管的漏极电压信号高于基准电压时，输出两路高频的互补驱动信号；当功率管的漏极电压信号低于基准电压时，输出两路低频的互补驱动信号；
驱动控制步骤，根据变频控制步骤输出的互补驱动信号驱动控制功率管的导通；
功率管输出步骤，根据驱动控制步骤输出的驱动控制信号对功率管的导通控制，输出功率管的漏极电压。
优选的，将漏极电压信号进行电平移位后再与设有回差的电压检测阈值进行比较。
优选的，电平移位是通过基准电流在电阻上产生压降再叠加到功率管的漏极电压信号上实现的。
优选的，电压检测阈值可通过基准电流在电阻上产生压降而产生。
优选的，比较结果信号是采用比较器将漏极电压信号与电压检测阈值进行比较，输出的信号通过锁存器整形滤波后，在功率管导通结束的前一刻通过D触发器进行锁存，并输出最终的比较结果信号。
优选的，高频和低频的切换是通过电压检测步骤输出的比较结果信号控制偏置电流的增加或减少来控制的。
优选的，两路互补驱动信号处于有效电平之间有一段时间同时处于无效电平。
优选的，在驱动控制步骤，产生四路驱动控制信号控制两个N型功率管和两个P型功率管的导通与关断。
优选的，在驱动控制步骤，产生两路驱动控制信号控制两个N型功率管的导通与关断。
优选的，对于全桥驱动器应用的电路，在功率管输出步骤，根据驱动控制步骤产生的驱动控制信号，交叉选择上下桥臂功率管导通，输出两路功率管的漏极电压信号。
优选的，对于半桥或推挽驱动器应用的电路，在功率管输出步骤，根据驱动控制步骤产生的驱动控制信号，选择一只功率管导通，输出两路功率管的漏极电压信号。
应用上述控制方法的一种轻载检测及降频控制电路，包括功率管单元、电压检测单元、变频控制单元和驱动控制单元，功率管单元的各输出端与电压检测单元的各输入端连接，电压检测单元的输出端与变频控制单元的输入端连接，变频控制单元的各输出端与驱动控制单元的各输入端连接，驱动控制单元的各输出端与功率管单元的各输入端连接；
所述功率管单元，受一个频率和占空比可变的驱动控制信号所控制，并将其漏极电压信号输出；
所述电压检测单元，检测功率管单元导通时功率管的漏极电压，并将漏极电压信号与电压检测阈值进行比较，并输出比较结果信号；
所述变频控制单元，根据电压检测单元输出的比较结果信号来进行高低频率的切换，即功率管的漏极电压信号高于电压检测阈值时，选择两路高频的互补驱动信号输出；在功率管的漏极电压信号低于电压检测阈值时，选择两路低频的互补驱动信号输出；
所述驱动控制单元，根据变频控制单元输出的互补驱动信号，对功率管单元的功率管栅极进行驱动控制。
优选的，将漏极电压信号进行电平移位后再与设有回差的电压检测阈值进行比较。
作为上述功率管单元的一种具体实施方式，所述的功率管单元包括PMOS管PM1、PM2，NMOS管NM1、NM2；PMOS管PM1的源极和PMOS管PM2的源极连接低压电源VCC，PMOS管PM1的漏极与NMOS管NM1的漏极连接，此连接交汇点作为所述的功率管单元的第一输出端，输出漏极电压信号D1；PMOS管PM2的漏极与NMOS管NM2的漏极连接，此连接交汇点作为所述的功率管单元的第二输出端，输出漏极电压信号D2；PMOS管PM1的栅极、PMOS管PM2的栅极作为所述的功率管单元的第一输入端、第二输入端，分别与驱动控制信号DRP1和驱动控制信号DRP2连接；NMOS管NM1的栅极、NMOS管NM2的栅极作为所述的功率管单元的第三输入端、第四输入端，分别与驱动控制信号DRN1和驱动控制信号DRN2连接；NMOS管NM1的源极与NMOS管NM2的源极接参考电位地；NMOS管NM1的衬底和NMOS管NM2的衬底与参考电位地连接，PMOS管PM1的衬底和PMOS管PM2的衬底与低压电源VCC连接。
作为上述功率管单元的另一种具体实施方式，所述的功率管单元包括NMOS管NM1和NM2；NMOS管NM1的栅极、NMOS管NM2的栅极作为所述的功率管单元的第一输入端和第二输入端分别与驱动控制信号DRN1和驱动控制信号DRN2连接；NMOS管NM1的漏极作为所述的功率管单元的第一输出端，输出漏极电压信号D1；NMOS管NM2的漏极作为所述的功率管单元的第二输出端，输出漏极电压信号D2，NMOS管NM1的源极与NMOS管NM2的源极接参考电位地NMOS管NM1的衬底和NMOS管NM2的衬底与参考电位地连接。
作为电压检测单元的一种具体实施方式，所述的电压检测单元包括电流源IB1、IB2、IB3和IB4，电阻R1、R2、R3和R4，比较器CMP1、CMP2，锁存器LATH1、LATH2，D触发器DFF1、DFF2，非门not1、not2，与非门nand；
低压电源VCC经电流源IB1与电阻R1的一端连接，电阻R1的另一端与功率管单元中NMOS管NM1的源极连接，低压电源VCC经电流源IB2与电阻R2的一端连接，电阻R2的另一端与漏极电压信号D1连接，比较器CMP1的正相输入端连接电阻R1的一端，比较器CMP1的反相输入端连接电阻R2的一端，比较器CMP1的输出端与锁存器LATH1的输入端连接，锁存器LATH1的输出端与D触发器DFF1的数据输入端D连接，D触发器DFF1的信号输入端CP_L与互补驱动信号Ton_H1连接，D触发器DFF1的复位输入端Clr_L与输入使能信号ENP连接，D触发器DFF1的输出端Q连接非门not1的输入端，非门not1的输出端连接与非门nand的第一输入端；
低压电源VCC经电流源IB3与电阻R3的一端连接，电阻R3的另一端与功率管单元中NMOS管NM2的源极连接，低压电源VCC经电流源IB4与电阻R4的一端连接，电阻R4的另一端与漏极电压信号D2连接，比较器CMP2的正相输入端连接电阻R3的一端，比较器CMP2的反相输入端连接电阻R4的一端，比较器CMP2的输出端与锁存器LATH2的输入端连接，锁存器LATH2的输出端与D触发器DFF2的数据输入端D连接，D触发器DFF2的信号输入端CP_L与互补驱动信号Ton_H2连接，D触发器DFF2的复位输入端Clr_L与输入使能信号ENP连接，D触发器DFF2的输出端Q连接非门not2的输入端，非门not2的输出端连接与非门nand的第二输入端；
与非门nand的输出端作为电压检测单元的输出端，输出比较结果信号Load_dec。
作为上述变频控制单元的一种具体实施方式，所述的变频控制单元包括电流源IB5、IB6、IB7和IB8，电容C1、C2和C3，NMOS管NM3、NM4和NM5，PMOS管PM3、PM4，比较器CMP3、CMP4，锁存器LATH3、LATH4，非门not3、not4，与非门nand2、nand3和nand4，施密特触发器Smt，延时单元Delay，D触发器DFF3；
低压电源VCC经电流源IB5与电容C1的一端连接，比较器CMP3的正相输入端与基准电压Vref1连接，比较器CMP3的反相输入端与电容C1的一端、NMOS管NM3的漏极连接，电容C1的另一端、NMOS管NM3的源极连接参考电位地，比较器CMP3的输出端与锁存器LATH3的输入端连接，锁存器LATH3的输出端分别和非门not3的输入端、延时单元Delay的输入端连接，并与NMOS管NM4的栅极、PMOS管PM3的栅极连接；
低压电源VCC经电流源IB6与PMOS管PM3的源极连接，低压电源VCC经电流源IB7与PMOS管PM4的源极连接，PMOS管PM4的漏极与PMOS管PM3的源极连接，PMOS管PM4的栅极与比较结果信号Load_dec连接，PMOS管PM3的漏极与NMOS管NM4的漏极连接，其连接点与施密特触发器Smt的输入端连接，施密特触发器Smt的输出端和与非门nand2的第一输入端连接，与非门nand2的第二输入端与输入使能信号ENP连接，与非门nand2的输出端与NMOS管NM3的栅极连接，电容C2并联在NMOS管NM4的漏极和源极两端，NMOS管NM4的源极连接参考电位地；
低压电源VCC经电流源IB8与电容C3的一端连接，比较器CMP4的正相输入端与基准电压Vref2连接，比较器CMP4的反相输入端与电容C3的一端、NMOS管NM5的漏极连接，电容C3的另一端、NMOS管NM5的源极连接参考电位地，比较器CMP4的输出端与锁存器LATH4的输入端连接，锁存器LATH4的输出端与D触发器DFF3的复位输入端Clr_L连接；
非门not3的输出端和与非门nand3的第一输入端连接，延时单元Delay的输出端和与非门nand3的第二输入端连接，与非门nand3的输出端和非门not4的输入端连接，非门not4的输出端与D触发器DFF3的信号输入端CP_L连接，D触发器DFF3的数据输入端D与低压电源VCC连接，D触发器DFF3的复位输入端Clr_L与锁存器LATH4的输出端连接，D触发器DFF3的输出端Q和与非门nand4的第一输入端连接，与非门nand4的第二输入端与输入使能信号ENP连接，与非门nand4的输出端与NMOS管NM5的栅极连接；
锁存器LATH3的输出端输出变频控制单元的一路互补驱动信号Ton_H1，D触发器DFF3的输出端Q输出变频控制单元的另一路互补驱动信号Ton_H2，所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
作为上述变频控制单元的另一种具体实施方式，所述的施密特触发器Smt同等替换为比较器CMP5，比较器CMP5的反相输入端等同于施密特触发器Smt的输入端，比较器CMP5的正相输入端与基准电压Vref3连接，比较器CMP5的输出端等同于施密特触发器Smt的输出端。
以应用于全桥驱动器的电路为例，本发明的简要工作原理如下：当检测到功率管导通时的漏极电压较高时，输出比较电压信号为低电平，表示变换器所带负载为重载，变频控制单元选择两路高频互补驱动信号输出；当检测到导通时的漏极电压较低时，输出比较电压信号翻转为高电平，表示变换器所带负载为轻载，变频控制单元选择两路低频互补驱动信号输出，控制功率管单元的导通与关断降低控制器的工作频率和占空比，由公式(8)可知，轻载时控制器工作频率降低，会使变换器的输出电压降低，进而比控制器工作频率高时的变换器的输出电压要低，进而缩小了轻载时和重载时输出电压的压差。
上述为轻载检测及降频控制电路的原始的技术方案和优选的技术方案与方法方案对应，本发明具体的工作原理和相关分析将在下文具体实施方式部分详细描述。所述的各方案或技术特征的原理、作用及带来的有益效果相同，在此不再赘述。
以上对本发明的方法和电路各技术方案及技术特征的原理、作用等进行了分析，现将本发明的有益效果总结如下：
1、有效地改善电源的负载调整率问题，当电源负载变化时，其输出电压变化较小，提高电源的输出驱动性能。
2、轻载时降低电源的工作频率和占空比，减小了驱动损耗，有效地提高了电源的轻载效率。
3、抑制了电源空载输出电压飘高问题，通过降低频率和占空比，使空载时的电源输出电压降低，有效地抑制了电源空载输出电压飘高，对级联应用缩小了后一级的输入电压范围，解决了客户应用过程中出现的宽输入电压范围造成的常规电源无法使用的痛点。
附图说明
图1为现有技术全桥变换器典型应用电路的电路示意图；
图2为现有技术控制器的输出端口D1和D2典型波形示意图；
图3为现有技术推挽变换器典型应用电路的电路示意图；
图4为应用了本发明的控制器100的全桥变换器的典型电路示意图；
图5为本发明实施例一的控制器100的轻载检测及降频控制电路原理框图；
图6为本发明实施例一的功率管单元101的电路原理图；
图7为本发明实施例一的电压检测单元102的电路原理图；
图8为本发明实施例一的电压检测单元102的电压检测阈值高斯分布情况；
图9为本发明实施例一的变频控制单元103的电路原理图；
图10为本发明实施例一的电压检测单元102和变频控制单元103的联合仿真波形图；
图11为应用了本发明的控制器100的全桥变换器的负载调整率随占空比的变化曲线；
图12为应用了本发明的控制器100的全桥变换器的负载调整率随工作频率的变化曲线；
图13为应用了本发明的控制器100的全桥变换器的轻载工作效率随工作频率的变化曲线；
图14为应用了本发明的控制器100的推挽变换器的典型电路示意图；
图15为本发明实施例二的功率管单元101的电路原理图；
图16为本发明实施例二的变频控制单元103的电路原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
第一实施例
如图4所示为应用了控制器100的全桥变换器的典型电路示意图。如图4所示，控制器100的GND端口与地连接，D1端口在控制器100内部与功率管PM1和NM1的漏极连接，外部与绕组NP的一端连接，同样的，D2端口在内部与功率管PM2和NM2的漏极连接，外部与绕组NP的另一端连接，输入滤波电容CIN连接于控制器100的电压输入端VCC和地之间，对输入电压VIN进行滤波，输出整流二极管D1、D2的阳极分别与耦合变压器T1的副边线圈Ns1和Ns2的两个端头连接，其阴极连接至输出端Vo+，耦合变压器T1的副边线圈Ns1和Ns2的中心抽头连接至输出端Vo-，CO为输出滤波电容，RO为输出负载，其两端分别连接于输出端Vo+和Vo-之间。其中绕组Ns1和Ns2的匝数相等，即Ns1＝Ns2。
如图5所示为本实施例的控制器100中的轻载检测及降频控制电路原理框图。控制器100的其它电路，例如低压电源VCC产生电路，基准电压Vref产生电路，偏置电流源IBIAS等，有很多种电路结构，且与本发明无关，下文不做说明，图5也并未示出。在本发明中，低压电源VCC是由变换器输入电压VIN降压得到的芯片的工作电压，即是给控制器100内部其它子模块供电的电压源，本实施例选取的低压电源VCC＝5V。
如图5所示，本实施例的轻载检测及降频控制电路，包括功率管单元101、电压检测单元102、变频控制单元103和驱动控制单元104。
功率管单元101的第一输入端与驱动控制单元104的第一输出端连接，功率管单元101的第二输入端与驱动控制单元104的第二输出端连接，功率管单元101的第三输入端与驱动控制单元104的第三输出端连接，功率管单元101的第四输入端与驱动控制单元104的第四输出端连接，功率管单元101的第一输出端与电压检测单元102的第一输入端连接，功率管单元101的第二输出端与电压检测单元102的第二输入端连接；电压检测单元102的输出端与变频控制单元103的输入端连接；变频控制单元103的第一输出端与驱动控制单元104的第一输入端连接，变频控制单元103的第二输出端与驱动控制单元104的第二输入端连接。
需要说明的是，图5作为本发明应用于全桥驱动器的实施例，全桥驱动器有4个功率管。
如图6所示为本实施例的功率管单元101的电路原理图。功率管单元101包括PMOS管PM1、PM2，NMOS管NM1、NM2；PMOS管PM1的源极和PM2的源极连接低压电源VCC，PMOS管PM1的漏极与NMOS管NM1的漏极连接，此连接交汇点作为功率管单元101的第一输出端，输出功率管漏极电压信号D1；PMOS管PM2的漏极与NMOS管NM2的漏极连接，此连接交汇点作为功率管单元101的第二输出端，输出功率管漏极电压信号D2；PMOS管PM1、PM2的栅极分别与输入信号DRP1和DRP2连接，NMOS管NM1、NM2的栅极分别与输入信号DRN1和DRN2连接；NMOS管NM1的源极与NMOS管NM2的源极接在一起，都接参考电位地；所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
由于功率管PM1和PM2是完全相同的PMOS管，功率管NM1和NM2也是完全相同的NMOS管，功率管PM1和NM2栅极的驱动控制信号DRP1、DRN2是频率相同，电位相反的驱动控制信号，同理，功率管PM2和NM1的栅极驱动控制信号DRP2和DRN1是频率相同，电位相反的驱动控制信号。根据全桥拓扑可知，PM1和NM2是一个桥臂上的两个MOS管，PM2和NM1是另一个桥臂上的两个MOS管，由于两支桥臂上的MOS管交替导通，因此节点D1和D2也是准互补的时序信号。
如图7所示为本实施例的电压检测单元102的电路原理图。电压检测单元102包括电流源IB1、IB2、IB3和IB4，电阻R1、R2、R3和R4，比较器CMP1、CMP2，锁存器LATH1、LATH2，D触发器DFF1和DFF2，非门not1、not2，与非门nand；低压电源VCC经电流源IB1与电阻R1的一端连接，电阻R1的另一端与功率管单元101中NMOS管NM1的源极电压连接，低压电源VCC经电流源IB2与电阻R2的一端连接，电阻R2的另一端与漏极电压信号D1连接，比较器CMP1的正相输入端与电阻R1的一端连接，此连接交汇点信号称为VP1，比较器CMP1的反相输入端与电阻R2的一端连接，此连接交汇点的信号称为VN1，比较器CMP1的输出端与锁存器LATH1的输入端连接，锁存器LATH1的输出端与D触发器DFF1的数据输入端D连接，D触发器DFF1的信号输入端CP_L与互补驱动信号Ton_H1连接，D触发器DFF1的复位输入端Clr_L与输入使能信号ENP连接，D触发器DFF1的输出端Q与非门not1的输入端连接，非门not1的输出端和与非门nand的第一输入端连接；低压电源VCC经电流源IB3与电阻R3的一端连接，电阻R3的另一端与功率管单元101中NMOS管NM2的源极电压连接，低压电源VCC经电流源IB4与电阻R4的一端连接，电阻R4的另一端与漏极电压信号D2连接，比较器CMP2的正相输入端与电阻R3的一端连接，此连接交汇点的信号称为VP2，比较器CMP2的反相输入端与电阻R4的一端连接，此连接交汇点的信号称为VN2，比较器CMP2的输出端与锁存器LATH2的输入端连接，锁存器LATH2的输出端与D触发器DFF2的数据输入端D连接，D触发器DFF2的信号输入端CP_L与互补驱动信号Ton_H2连接，D触发器DFF2的复位输入端Clr_L与输入使能信号ENP连接，D触发器DFF2的输出端Q与非门not2的输入端连接，非门not2的输出端和与非门nand的第二输入端连接，与非门nand的输出端作为电压检测单元102的输出端，输出比较结果信号Load_dec；所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
本实施例在检测功率管导通时的漏极电压时，要将漏极电压进行电平移位后再与电压检测阈值进行比较，然后输出比较结果信号。电平移位是通过基准电流在电阻上产生压降再叠加到功率管的漏极电压上实现的，目的是将功率管导通时的较低的漏极电压经过升压后满足电压检测比较器的共模输入范围。电压检测阈值可通过基准电流在电阻上产生压降而产生，电压检测阈值需要设有回差，可通过两路开关和逻辑控制选择不同的电压。输出的比较结果信号，通过将比较器的比较结果信号通过锁存器整形滤波后，在功率管导通结束的前一刻通过D触发器进行锁存，由于功率管部分的漏极电压输出有两路，所以需要将两路的锁存信号进行逻辑控制整合，即将两路的锁存信号通过与非门，输出最终的比较结果信号Load_dec。
电压检测单元102的电压检测阈值，可用公式(9)来表示：
其中，IB1＝IB3，IB2＝IB4，R1＝R3，R2＝R4，仿真电压检测阈值VTH_LightLoad的高斯分布情况，如图8所示，采样100种数据，均值为14.388mV，标准差为2.22483mV，落在11mV～19mV之间的数据占比94％，符合＞90％的设计指标。
如图9所示为本实施例的变频控制单元103的电路原理图。变频控制单元103包括电流源IB5、IB6、IB7和IB8，电容C1、C2和C3，NMOS管NM3、NM4和NM5，PMOS管PM3、PM4，比较器CMP3、CMP4，锁存器LATH3、LATH4，非门not3、not4，与非门nand2、nand3和nand4，施密特触发器Smt，延时单元Delay，D触发器DFF3；低压电源VCC经电流源IB5与电容C1的一端连接，电容C1的另一端与参考电位地连接；比较器CMP3的正相输入端与基准电压Vref1连接，比较器CMP3的反相输入端与电容C1的一端、NMOS管NM3的漏极连接，此连接交汇点的信号称为Vtri1，NMOS管NM3的源极连接参考电位地，比较器CMP3的输出端与锁存器LATH3的输入端连接，锁存器LATH3的输出端分别与非门not3的输入端、延时单元Delay的输入端连接，并与NMOS管NM4的栅极、PMOS管PM3的栅极连接；
低压电源VCC经电流源IB6与PMOS管PM3的源极连接，低压电源VCC经电流源IB7与PMOS管PM4的源极连接，PMOS管PM4的漏极与PMOS管PM3的源极连接，PMOS管PM4的栅极与比较结果信号Load_dec连接，PMOS管PM3的漏极与NMOS管NM4的漏极连接，其连接点与施密特触发器Smt的输入端连接，施密特触发器Smt的输出端和与非门nand2的第一输入端连接，与非门nand2的第二输入端与输入使能信号ENP连接，与非门nand2的输出端与NMOS管NM3的栅极连接，电容C2并联在NMOS管NM4的漏极和源极两端，NMOS管NM4的源极连接参考电位地；
低压电源VCC经电流源IB8与电容C3的一端连接，电容C3的另一端与参考电位地连接；比较器CMP4的正相输入端与基准电压Vref2连接，比较器CMP4的反相输入端与电容C3的一端、NMOS管NM5的漏极连接，此连接交汇点的信号称为Vtri1，NMOS管NM5的源极连接参考电位地，比较器CMP4的输出端与锁存器LATH4的输入端连接，锁存器LATH4的输出端与D触发器DFF3的复位输入端Clr_L连接；
非门not3的输出端和与非门nand3的第一输入端连接，延时单元Delay的输出端和与非门nand3的第二输入端连接，与非门nand3的输出端和非门not4的输入端连接，非门not4的输出端与D触发器DFF3的信号输入端CP_L连接，D触发器DFF3的数据输入端D与低压电源VCC连接，D触发器DFF3的复位输入端Clr_L与锁存器LATH4的输出端连接，D触发器DFF3的输出端Q和与非门nand4的第一输入端连接，与非门nand4的第二输入端与输入使能信号ENP连接，与非门nand4的输出端与NMOS管NM5的栅极连接；
锁存器LATH3的输出端输出变频控制单元的一路互补驱动Ton_H1，D触发器DFF3的输出端Q输出变频控制单元的另一路互补驱动信号Ton_H2，所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
变频控制单元103的工作原理，描述如下：两路互补驱动信号Ton_H1和Ton_H2是准互补的驱动信号，其导通时间的大小，可利用电容充放电原理解释，即电流源IB5(或IB8)给电容C1(或C3)充电，当节点电压信号Vtri1(或Vtri2)达到基准电压Vref1(或Vref2)时，比较器CMP3(或CMP4)翻转，导通时间结束，可利用公式(10)来表示：
其中，IB5＝IB8，C1＝C3，Vref1＝Vref2；即两路互补驱动信号Ton_H1和Ton_H2的导通时间完全相同。当输入信号Load_dec(电压检测单元102的输出信号)为高电平时，表示经过电压检测单元102后判断变换器负载为轻载，此时控制PMOS管PM4的栅极为高电平，则PM4不导通，电流源IB7切断，则给电容充电的电流源只剩IB6，则此时Toff_LightLoad时间可由公式(11)来表示：
当输入信号Load_dec(电压检测单元102的输出信号)为低电平时，表示经过电压检测单元102后判断变换器负载为重载，此时控制PMOS管PM4的栅极为低电平，则PM4导通，电流源IB7与电流源IB6合并，作为给电容C2的充电电流，则给电容C2充电的电流为IB6+IB7，则此时Toff_HeavyLoad时间可由公式(12)来表示：
结合公式(10)和公式(11)，可得到轻载时的变换器工作频率和占空比表达式，如公式(13)和公式(14)所示：
结合公式(10)和公式(12)，可得到重载时的变换器工作频率和占空比表达式，如公式(15)和公式(16)所示：
由公式(13)、(14)、(15)和(16)可知，两路互补驱动信号Ton_H1和Ton_H2在轻载时的工作频率和占空比与重载时的工作频率和占空比相比，都比较小。如图10所示为本实施例的电压检测单元102和变频控制单元103的联合仿真波形图，从上到下依次代表导通功率管漏极电压信号VD2、电压检测单元102输出的比较结果信号Load_dec、两路互补驱动信号Ton_H1和Ton_H2，通过波形分析，进一步可知，当检测到导通时的漏极电压较高时，Load_dec为低电平，表示变换器所带负载为重载，变换器工作频率即Ton_H1和Ton_H2的频率都较高；当检测到导通时的漏极电压较低时，Load_dec翻转为高电平，表示变换器所带负载为轻载，变换器工作频率即Ton_H1和Ton_H2的频率都较低。由公式(8)可知，轻载频率降低会比频率高时的输出电压要低，进而缩小了轻载时和重载时输出电压的压差，提高了负载调整率；同时，空载时变换器的输出电压也相应降低，抑制了空载电压飘高问题；另一方面，由于轻载频率降低，会使驱动损耗Pdrive＝Vdrive*Qg*fsw降低，进而减小了开关损耗，提高了轻载时变换器的工作效率。
驱动控制单元为常规的图腾柱驱动结构，属于公知技术，其内部结构在本发明中不再赘述。
实测应用了本发明的控制器100的全桥变换器在轻载时的性能如表一所示：
表一
由表一可见，变换器在轻载时随工作频率降低，负载调整率有所改善，工作效率也有所提升，且输出电压纹波变化不大，都小于50mV。如图11所示，为根据表一绘制的应用了本实施例的控制器100的全桥变换器的负载调整率随占空比的变化曲线；如图12所示，为根据表一绘制的应用了本实施例的控制器100的全桥变换器的负载调整率随工作频率的变化曲线；如图13所示，为根据表一绘制的应用了本实施例的控制器100的全桥变换器的轻载工作效率随工作频率的变化曲线。从图11、图12和图13，可以更加清晰和形象的看出应用了本实施例的控制器100的全桥变换器在轻载时随工作频率降低，负载调整率有所改善，工作效率也有所提升。
第二实施例
如图14所示为应用了控制器100的推挽变换器的典型电路示意图，与第一实施例的不同之处在于控制器100的VCC端口与耦合变压器T1的原边线圈Np1和Np2的中心抽头连接，D1端口在控制器100内部与功率管NM1的漏极连接，D2端口控制器100内部与功率管NM2的漏极连接，其D1和D2端口分别与耦合变压器T1的原边线圈Np1和Np2的两个端头连接。
如图15所示为本实施例的功率管单元101的电路原理图。与第一实施例的不同之处在于少了两个PMOS管，其连接关系为：NMOS管NM1的栅极为功率管单元的第一输入端，NMOS管NM1的漏极直接作为功率管单元101的第一输出端，输出漏极电压信号D1，NMOS管NM2的栅极为功率管单元的第二输入端，NMOS管NM2的漏极直接作为功率管单元101的第二输出端，输出漏极电压信号D2，NMOS管NM1和NM2的源极连接参考电位地。
功率管单元少了两份PMOS管，则驱动控制单元104少了两个输出信号DRN1和DRN2，则相应的连接关系变为，驱动控制单元104的第一输出端与功率管单元101的第一输入端连接，驱动控制单元104的第二输出端与功率管单元101的第二输入端连接。
第二实施例的功率管单元101也输出两路功率管漏极电压信号，因此第二实施例的电压检测单元与第一实施例相同，在此不赘述。
如图16所示为实施例的变频控制单元103的电路原理图。与实施例一的不同之处在于把施密特触发器Smt换成了比较器CMP5，同时多了一个输入基准电压Vref3，与此相应的连接关系发生了改变，即比较器CMP5的正相输入端与基准电压Vre3连接，比较器CMP3的反相输入端与电容C2的一端连接，比较器CMP5的输出端和与非门nand2的第一输入端连接。
由于在第一实施例中，施密特触发器的阈值电压VTH_Smt受电源电压VCC的变化较大，进而产生Toff的精度不高，所以在第二实施例中利用比较器的基准电压Vref3作为比较阈值，基准电压Vref3温漂和压漂都很低，进而产生Toff的精度相对较高。
第二实施例的具体电路原理及有益效果与第一实施例相同，这里不再赘述。
以上仅是本发明的优选实施例，应当指出的是，上述优选实施例不应视为对本发明的限制，还应认识到，本发明可应用于其它更为广泛的范围中。按照本发明的上述内容，利用本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，本发明还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。
Claims (18)
1.一种轻载检测及降频控制方法，包括如下步骤：
电压检测步骤，检测功率管导通时的漏极电压，并将漏极电压信号与设有回差的电压检测阈值进行比较，并输出比较结果信号；
变频控制步骤，根据电压检测步骤输出的比较结果信号进行高频和低频的切换，即当功率管的漏极电压信号高于基准电压时，输出两路高频的互补驱动信号；当功率管的漏极电压信号低于基准电压时，输出两路低频的互补驱动信号；
驱动控制步骤，根据变频控制步骤输出的互补驱动信号驱动控制功率管的导通；
功率管输出步骤，根据驱动控制步骤输出的驱动控制信号对功率管的进行导通控制，输出功率管的漏极电压。
2.根据权利要求1所述的方法，其特征在于：将漏极电压信号进行电平移位后再与设有回差的电压检测阈值进行比较。
3.根据权利要求2所述的方法，其特征在于：电平移位是通过基准电流在电阻上产生压降再叠加到功率管的漏极电压信号上实现的。
4.根据权利要求1所述的方法，其特征在于：电压检测阈值可通过基准电流在电阻上产生压降而产生。
5.根据权利要求1所述的方法，其特征在于：比较结果信号是采用比较器将漏极电压信号与电压检测阈值进行比较，输出的信号通过锁存器整形滤波后，在功率管导通结束的前一刻通过D触发器进行锁存，并输出最终的比较结果信号。
6.根据权利要求1所述的方法，其特征在于：高频和低频的切换是通过电压检测步骤输出的比较结果信号控制偏置电流的增加或减少来控制的。
7.根据权利要求1所述的方法，其特征在于：两路互补驱动信号处于有效电平之间有一段时间同时处于无效电平。
8.根据权利要求1所述的方法，其特征在于：在驱动控制步骤，产生四路驱动控制信号控制两个N型功率管和两个P型功率管的导通与关断。
9.根据权利要求1所述的方法，其特征在于：在驱动控制步骤，产生两路驱动控制信号控制两个N型功率管的导通与关断。
10.根据权利要求1所述的方法，其特征在于：对于全桥驱动器应用的电路，在功率管输出步骤，根据驱动控制步骤产生的驱动控制信号，交叉选择上下桥臂功率管导通，输出四路功率管的漏极电压信号。
11.根据权利要求1所述的方法，其特征在于：对于半桥或推挽驱动器应用的电路，在功率管输出步骤，根据驱动控制步骤产生的驱动控制信号，选择一只功率管导通，输出两路功率管的漏极电压信号。
12.一种轻载检测及降频控制电路，其特征在于：包括功率管单元、电压检测单元、变频控制单元和驱动控制单元，功率管单元的各输出端与电压检测单元的各输入端连接，电压检测单元的输出端与变频控制单元的输入端连接，变频控制单元的各输出端与驱动控制单元的各输入端连接，驱动控制单元的各输出端与功率管单元的各输入端连接；
所述功率管单元，受一个频率和占空比可变的驱动控制信号所控制，并将其漏极电压信号输出；
所述电压检测单元，检测功率管单元导通时功率管的漏极电压，并将漏极电压信号与电压检测阈值进行比较，并输出比较结果信号；
所述变频控制单元，根据电压检测单元输出的比较结果信号来进行高低频率的切换，即功率管的漏极电压信号高于电压检测阈值时，选择两路高频的互补驱动信号输出；在功率管的漏极电压信号低于电压检测阈值时，选择两路低频的互补驱动信号输出；
所述驱动控制单元，根据变频控制单元输出的互补驱动信号，对功率管单元的功率管栅极进行驱动控制。
13.根据权利要求12所述的轻载检测及功率管部分导通控制电路，其特征在于：将漏极电压信号进行电平移位后再与设有回差的电压检测阈值进行比较。
14.根据权利要求12所述的轻载检测及降频控制电路，其特征在于：所述的功率管单元包括PMOS管PM1、PM2，NMOS管NM1、NM2；PMOS管PM1的源极和PMOS管PM2的源极连接低压电源VCC，PMOS管PM1的漏极与NMOS管NM1的漏极连接，此连接交汇点作为所述的功率管单元的第一输出端，输出漏极电压信号D1；PMOS管PM2的漏极与NMOS管NM2的漏极连接，此连接交汇点作为所述的功率管单元的第二输出端，输出漏极电压信号D2；PMOS管PM1的栅极、PMOS管PM2的栅极作为所述的功率管单元的第一输入端、第二输入端，分别与驱动控制信号DRP1和驱动控制信号DRP2连接；NMOS管NM1的栅极、NMOS管NM2的栅极作为所述的功率管单元的第三输入端、第四输入端，分别与驱动控制信号DRN1和驱动控制信号DRN2连接；NMOS管NM1的源极与NMOS管NM2的源极接参考电位地；NMOS管NM1的衬底和NMOS管NM2的衬底与参考电位地连接，PMOS管PM1的衬底和PMOS管PM2的衬底与低压电源VCC连接。
15.根据权利要求12所述的轻载检测及降频控制电路，其特征在于：所述的功率管单元包括NMOS管NM1和NM2；NMOS管NM1的栅极、NMOS管NM2的栅极作为所述的功率管单元的第一输入端和第二输入端分别与驱动控制信号DRN1和驱动控制信号DRN2连接；NMOS管NM1的漏极作为所述的功率管单元的第一输出端，输出漏极电压信号D1；NMOS管NM2的漏极作为所述的功率管单元的第二输出端，输出漏极电压信号D2，NMOS管NM1的源极与NMOS管NM2的源极接参考电位地NMOS管NM1的衬底和NMOS管NM2的衬底与参考电位地连接。
16.根据权利要求12所述的轻载检测及降频控制电路，其特征在于：所述的电压检测单元包括电流源IB1、IB2、IB3和IB4，电阻R1、R2、R3和R4，比较器CMP1、CMP2，锁存器LATH1、LATH2，D触发器DFF1、DFF2，非门not1、not2，与非门nand；
低压电源VCC经电流源IB1与电阻R1的一端连接，电阻R1的另一端参考电位地，低压电源VCC经电流源IB2与电阻R2的一端连接，电阻R2的另一端为电压检测单元的第一输入端，比较器CMP1的正相输入端连接电阻R1的一端，比较器CMP1的反相输入端连接电阻R2的一端，比较器CMP1的输出端与锁存器LATH1的输入端连接，锁存器LATH1的输出端与D触发器DFF1的数据输入端D连接，D触发器DFF1的信号输入端CP_L与驱动信号Ton_H1连接，D触发器DFF1的复位输入端Clr_L与输入使能信号ENP连接，D触发器DFF1的输出端Q连接非门not1的输入端，非门not1的输出端连接与非门nand的第一输入端；
低压电源VCC经电流源IB3与电阻R3的一端连接，电阻R3的另一端参考电位地，低压电源VCC经电流源IB4与电阻R4的一端连接，电阻R4的另一端为电压检测单元的第二输入端，比较器CMP2的正相输入端连接电阻R3的一端，比较器CMP2的反相输入端连接电阻R4的一端，比较器CMP2的输出端与锁存器LATH2的输入端连接，锁存器LATH2的输出端与D触发器DFF2的数据输入端D连接，D触发器DFF2的信号输入端CP_L与驱动信号Ton_H2连接，驱动信号Ton_H1与驱动信号Ton_H2互补，D触发器DFF2的复位输入端Clr_L与输入使能信号ENP连接，D触发器DFF2的输出端Q连接非门not2的输入端，非门not2的输出端连接与非门nand的第二输入端；
与非门nand的输出端作为电压检测单元的输出端，输出比较结果信号Load_dec。
17.根据权利要求12所述的轻载检测及降频控制电路，其特征在于：所述的变频控制单元包括电流源IB5、IB6、IB7和IB8，电容C1、C2和C3，NMOS管NM3、NM4和NM5，PMOS管PM3、PM4，比较器CMP3、CMP4，锁存器LATH3、LATH4，非门not3、not4，与非门nand2、nand3和nand4，施密特触发器Smt，延时单元Delay，D触发器DFF3；
低压电源VCC经电流源IB5与电容C1的一端连接，比较器CMP3的正相输入端与基准电压Vref1连接，比较器CMP3的反相输入端与电容C1的一端、NMOS管NM3的漏极连接，电容C1的另一端、NMOS管NM3的源极连接参考电位地，比较器CMP3的输出端与锁存器LATH3的输入端连接，锁存器LATH3的输出端分别和非门not3的输入端、延时单元Delay的输入端连接，并与NMOS管NM4的栅极、PMOS管PM3的栅极连接；
低压电源VCC经电流源IB6与PMOS管PM3的源极连接，低压电源VCC经电流源IB7与PMOS管PM4的源极连接，PMOS管PM4的漏极与PMOS管PM3的源极连接，PMOS管PM4的栅极与比较结果信号Load_dec连接，PMOS管PM3的漏极与NMOS管NM4的漏极连接，其连接点与施密特触发器Smt的输入端连接，施密特触发器Smt的输出端和与非门nand2的第一输入端连接，与非门nand2的第二输入端与输入使能信号ENP连接，与非门nand2的输出端与NMOS管NM3的栅极连接，电容C2并联在NMOS管NM4的漏极和源极两端，NMOS管NM4的源极连接参考电位地；
低压电源VCC经电流源IB8与电容C3的一端连接，比较器CMP4的正相输入端与基准电压Vref2连接，比较器CMP4的反相输入端与电容C3的一端、NMOS管NM5的漏极连接，电容C3的另一端、NMOS管NM5的源极连接参考电位地，比较器CMP4的输出端与锁存器LATH4的输入端连接，锁存器LATH4的输出端与D触发器DFF3的复位输入端Clr_L连接；
非门not3的输出端和与非门nand3的第一输入端连接，延时单元Delay的输出端和与非门nand3的第二输入端连接，与非门nand3的输出端和非门not4的输入端连接，非门not4的输出端与D触发器DFF3的信号输入端CP_L连接，D触发器DFF3的数据输入端D与低压电源VCC连接，D触发器DFF3的复位输入端Clr_L与锁存器LATH4的输出端连接，D触发器DFF3的输出端Q和与非门nand4的第一输入端连接，与非门nand4的第二输入端与输入使能信号ENP连接，与非门nand4的输出端与NMOS管NM5的栅极连接；
锁存器LATH3的输出端输出变频控制单元的一路互补驱动信号Ton_H1，D触发器DFF3的输出端Q输出变频控制单元的另一路互补驱动信号Ton_H2，所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
18.根据权利要求17所述的轻载检测及降频控制电路，其特征在于：将所述的施密特触发器Smt替换为比较器CMP5，比较器CMP5的反相输入端等同于施密特触发器Smt的输入端，比较器CMP5的正相输入端与基准电压Vref3连接，比较器CMP5的输出端等同于施密特触发器Smt的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911155471.9A CN110957926A (zh) | 2019-11-22 | 2019-11-22 | 一种轻载检测及降频控制方法及电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911155471.9A CN110957926A (zh) | 2019-11-22 | 2019-11-22 | 一种轻载检测及降频控制方法及电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110957926A true CN110957926A (zh) | 2020-04-03 |
Family
ID=69978182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911155471.9A Pending CN110957926A (zh) | 2019-11-22 | 2019-11-22 | 一种轻载检测及降频控制方法及电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110957926A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112290810A (zh) * | 2020-10-19 | 2021-01-29 | 苏州浪潮智能科技有限公司 | 一种实现电源供应器省电的电路及电源供应方法 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW460082U (en) * | 2000-03-28 | 2001-10-11 | Shang Tz Chiang | Power supply with protection and frequency setup circuit |
| TW200701613A (en) * | 2005-06-21 | 2007-01-01 | Rohm Co Ltd | Step-down switching regulator, control circuit thereof, and electronic device using the same |
| CN101478241A (zh) * | 2008-01-02 | 2009-07-08 | 檀明升 | 降低开关电源空载损耗的方法和电路 |
| CN102548158A (zh) * | 2012-03-28 | 2012-07-04 | 无锡安特源科技有限公司 | 一种使用llc拓扑的电源的轻载控制结构 |
| CN102801317A (zh) * | 2012-08-16 | 2012-11-28 | 电子科技大学 | 自适应分段驱动dc-dc变换器 |
| CN102810984A (zh) * | 2012-07-13 | 2012-12-05 | 电子科技大学 | 一种开关电源电路 |
| CN103095103A (zh) * | 2013-01-16 | 2013-05-08 | 绍兴光大芯业微电子有限公司 | 开关电源中随负载变化实现曲率降频的频率调整控制电路 |
| US20130223103A1 (en) * | 2012-02-24 | 2013-08-29 | Majid Pahlevaninezhad | Load adaptive variable frequency phase-shift full-bridge dc/dc converter |
| CN103326580A (zh) * | 2011-12-01 | 2013-09-25 | 台达电子企业管理（上海）有限公司 | 直流-直流转换器、电力变换器及其控制方法 |
| JP2014007809A (ja) * | 2012-06-22 | 2014-01-16 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
| CN103607112A (zh) * | 2013-12-01 | 2014-02-26 | 西安电子科技大学 | 自适应开关频率调整电路 |
| CN104319984A (zh) * | 2014-10-31 | 2015-01-28 | 成都启臣微电子有限公司 | 智能调节最大占空比的pwm控制电路 |
| CN104950722A (zh) * | 2015-06-16 | 2015-09-30 | 无锡中星微电子有限公司 | 终端设备的供电电路 |
| CN105207480A (zh) * | 2015-09-21 | 2015-12-30 | 西安三馀半导体有限公司 | 一种轻载时低输出纹波的同步降压型dc-dc转换器 |
| CN106505865A (zh) * | 2016-11-21 | 2017-03-15 | 广州金升阳科技有限公司 | 一种不对称半桥反激变换器及其驱动控制方法 |
| CN107834840A (zh) * | 2017-11-06 | 2018-03-23 | 上海斐讯数据通信技术有限公司 | 反馈调节开关频率解决电感啸叫的电路结构及其方法 |
| WO2018107600A1 (zh) * | 2016-12-15 | 2018-06-21 | 广东百事泰电子商务股份有限公司 | 一种基于pfc正激全桥的智能型修正波电压转换电路 |
-
2019
- 2019-11-22 CN CN201911155471.9A patent/CN110957926A/zh active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW460082U (en) * | 2000-03-28 | 2001-10-11 | Shang Tz Chiang | Power supply with protection and frequency setup circuit |
| TW200701613A (en) * | 2005-06-21 | 2007-01-01 | Rohm Co Ltd | Step-down switching regulator, control circuit thereof, and electronic device using the same |
| CN101478241A (zh) * | 2008-01-02 | 2009-07-08 | 檀明升 | 降低开关电源空载损耗的方法和电路 |
| CN103326580A (zh) * | 2011-12-01 | 2013-09-25 | 台达电子企业管理（上海）有限公司 | 直流-直流转换器、电力变换器及其控制方法 |
| US20130223103A1 (en) * | 2012-02-24 | 2013-08-29 | Majid Pahlevaninezhad | Load adaptive variable frequency phase-shift full-bridge dc/dc converter |
| CN102548158A (zh) * | 2012-03-28 | 2012-07-04 | 无锡安特源科技有限公司 | 一种使用llc拓扑的电源的轻载控制结构 |
| JP2014007809A (ja) * | 2012-06-22 | 2014-01-16 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
| CN102810984A (zh) * | 2012-07-13 | 2012-12-05 | 电子科技大学 | 一种开关电源电路 |
| CN102801317A (zh) * | 2012-08-16 | 2012-11-28 | 电子科技大学 | 自适应分段驱动dc-dc变换器 |
| CN103095103A (zh) * | 2013-01-16 | 2013-05-08 | 绍兴光大芯业微电子有限公司 | 开关电源中随负载变化实现曲率降频的频率调整控制电路 |
| CN103607112A (zh) * | 2013-12-01 | 2014-02-26 | 西安电子科技大学 | 自适应开关频率调整电路 |
| CN104319984A (zh) * | 2014-10-31 | 2015-01-28 | 成都启臣微电子有限公司 | 智能调节最大占空比的pwm控制电路 |
| CN104950722A (zh) * | 2015-06-16 | 2015-09-30 | 无锡中星微电子有限公司 | 终端设备的供电电路 |
| CN105207480A (zh) * | 2015-09-21 | 2015-12-30 | 西安三馀半导体有限公司 | 一种轻载时低输出纹波的同步降压型dc-dc转换器 |
| CN106505865A (zh) * | 2016-11-21 | 2017-03-15 | 广州金升阳科技有限公司 | 一种不对称半桥反激变换器及其驱动控制方法 |
| WO2018107600A1 (zh) * | 2016-12-15 | 2018-06-21 | 广东百事泰电子商务股份有限公司 | 一种基于pfc正激全桥的智能型修正波电压转换电路 |
| CN107834840A (zh) * | 2017-11-06 | 2018-03-23 | 上海斐讯数据通信技术有限公司 | 反馈调节开关频率解决电感啸叫的电路结构及其方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112290810A (zh) * | 2020-10-19 | 2021-01-29 | 苏州浪潮智能科技有限公司 | 一种实现电源供应器省电的电路及电源供应方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7630221B2 (en) | Bridgeless PFC circuit for CRM and controlling method thereof | |
| TWI393332B (zh) | 升降轉換電路的控制電路以及控制方法 | |
| JP2010516223A (ja) | スナバを有する電力コンバータ | |
| CN111262435A (zh) | 一种四开关升降压型变换器的控制电路及控制方法 | |
| JP5564697B2 (ja) | パワーコンバータで用いるためのスイッチング回路 | |
| TW565989B (en) | Asymmetric multi-converter power supply | |
| CN112087140B (zh) | 一种多模式自动切换的两级谐振dc-dc转换器 | |
| TWI692185B (zh) | 升壓轉換器 | |
| CN110504832B (zh) | 用于高压buck开关变换器的控制电路及方法 | |
| US10097109B1 (en) | Three-level voltage bus apparatus and method | |
| TWI740686B (zh) | 降低總諧波失真之升壓轉換器 | |
| CN110957926A (zh) | 一种轻载检测及降频控制方法及电路 | |
| TWI715328B (zh) | 升壓轉換器 | |
| US20230344328A1 (en) | Current sampling circuit and multi-level converter | |
| TWM591640U (zh) | 單階雙切式寬輸入範圍電源轉換電路 | |
| TWI704757B (zh) | 升壓轉換器 | |
| CN115833582B (zh) | 升降压变换器及其控制器和控制方法 | |
| CN110912410B (zh) | 一种轻载检测及功率管部分导通控制方法及电路 | |
| US11171567B1 (en) | Power supply device for eliminating ringing effect | |
| CN112910269A (zh) | 一种次级侧脉宽调制及同步整流驱动电路以及驱动方法 | |
| TWI715464B (zh) | 降壓轉換器 | |
| TWI746163B (zh) | 諧振切換式電源轉換器 | |
| CN113938014B (zh) | 消除振铃效应的电源供应器 | |
| TWI715468B (zh) | 降壓轉換器 | |
| Lu et al. | A 10MHz ripple-based on-time controlled buck converter with dual ripple compensation and real-time efficiency optimization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200403 |