CN110956918B - 一种移位寄存器、其驱动方法、基板及电子设备 - Google Patents

Abstract

本发明公开了一种移位寄存器、其驱动方法、基板及电子设备，包括：输入模块、控制模块、电位转换模块、开关模块，第一输出模块，第二输出模块。其中，输入模块可以将输入信号端的信号提供给第一节点，控制模块可以对第三节点进行复位并控制第二节点信号，电位转换模块可以在第二节点信号控制下根据感测信号端的模拟信号产生两种第三节点信号，开关模块可以将第三节点信号提供给第四节点。以及第一输出模块和第二输出模块可以使输出信号端输出高电平或低电平。因此，本发明实施例提供的上述移位寄存器，可以通过上述模块的相互配合，将感测信号端的模拟信号转换为高电平或低电平的数字信号后进行输出。

Description

一种移位寄存器、其驱动方法、基板及电子设备

技术领域

本发明涉及电子电路技术领域，特别涉及一种移位寄存器、其驱动方法、基板及电子设备。

背景技术

传感器因其对于信息的采集功能，得到了广泛应用。通常传感器输出的是模拟信号，而实际应用中需要芯片对传感器的信号进行进一步处理，但芯片能够处理的是数字信号。因此，如何将传感器的模拟信号转为数字信号是本领域技术人员亟待解决的问题。

发明内容

本发明实施例提供一种移位寄存器、其驱动方法、基板及电子设备，可以将模拟信号转为数字信号。

因此，本发明实施例提供了一种移位寄存器，包括：输入模块、控制模块、电位转换模块、开关模块，第一输出模块，第二输出模块，其中：

所述输入模块用于在第一时钟信号端的信号控制下，将输入信号端的信号提供给第一节点；

所述控制模块用于在第一节点的信号控制下将所述第一时钟信号端的信号提供给第二节点以及在所述第一节点的信号控制下将第二时钟信号端的信号提供给第三节点，并且在所述第一时钟信号端的信号控制下将第一电平信号端的信号提供给所述第二节点；

所述电位转换模块用于在所述第二节点的信号控制下将第二电平信号端的信号提供给所述第三节点，以及根据第三时钟信号端的信号、第四时钟信号端的信号、感测信号端的信号、所述第一电平信号端以及所述第二电平信号端的信号调整所述第三节点的信号；

所述开关模块用于在所述第二时钟信号端的信号控制下，将所述第三节点的信号提供给第四节点；

所述第一输出模块用于在所述第四节点的信号控制下将所述第一时钟信号端的信号提供给输出信号端；

所述第二输出模块用于根据所述第四节点的信号和所述第二时钟信号端的信号，将所述第二电平信号端的信号提供给输出信号端。

可选地，所述输入模块包括：第一开关晶体管，所述第一开关晶体管的第一端与所述输入信号端电连接，所述第一开关晶体管的控制端与所述第一时钟信号端电连接，所述第一开关晶体管的第二端与所述第一节点电连接。

可选地，所述控制模块包括：第二开关晶体管、第三开关晶体管、第四开关晶体管以及第一电容和第二电容；其中：

所述第二开关晶体管的第一端与所述第一电平信号端电连接，所述第二开关晶体管的控制端与所述第一时钟信号端电连接，所述第二开关晶体管的第二端与所述第二节点电连接；

所述第三开关晶体管的第一端与所述第一时钟信号端电连接，所述第三开关晶体管的控制端与所述第一节点电连接，所述第三开关晶体管的第二端与所述第二节点电连接；

所述第四开关晶体管的第一端与所述第二时钟信号端电连接，所述第四开关晶体管的控制端与所述第一节点电连接，所述第四开关晶体管的第二端与所述第三节点电连接；

所述第一电容的第一端与所述第二节点电连接，所述第一电容的第二端与所述第二电平信号端电连接；

所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第三节点电连接。

可选地，所述电位转换模块包括：第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管以及第三电容；其中：

所述第五开关晶体管的第一端与所述第二电平信号端电连接，所述第五开关晶体管的控制端与所述第二节点电连接，所述第五开关晶体管的第二端与所述第三节点电连接；

所述第六开关晶体管的第一端与所述第二电平信号端电连接，所述第六开关晶体管的控制端与所述第三时钟信号端电连接，所述第六开关晶体管的第二端与所述第三电容的第二端电连接；

所述第七开关晶体管的第一端与所述感测信号端电连接，所述第七开关晶体管的控制端与所述第四时钟信号端电连接，所述第七开关晶体管的第二端与所述第三电容的第二端电连接；

所述第八开关晶体管的第一端与所述第一电平信号端电连接，所述第八开关晶体管的控制端与所述第三电容的第二端电连接，所述第八开关晶体管的第二端与所述第三节点电连接；

所述第三电容的第一端与接地端电连接。

可选地，所述开关模块包括：第九开关晶体管，所述第九开关晶体管的第一端与所述第三节点电连接，所述第九开关晶体管的控制端与所述第二时钟信号端电连接，所述第九开关晶体管的第二端与所述第四节点电连接。

可选地，所述第一输出模块包括：第四电容、第十开关晶体管；其中：

所述第四电容的第一端与所述第四节点电连接，所述第四电容的第二端与所述输出信号端电连接；

所述第十开关晶体管的第一端与所述第一时钟信号端电连接，所述第十开关晶体管的控制端与所述第四节点电连接，所述第十开关晶体管的第二端与所述输出信号端电连接。

可选地，所述第二输出模块包括：第五电容、第十一开关晶体管、第十二开关晶体管以及第十三开关晶体管；其中：

所述第十一开关晶体管的第一端与所述第一电平信号端电连接，所述第十一开关晶体管的控制端与所述第二时钟信号端电连接，所述第十一开关晶体管的第二端与所述第五电容的第二端电连接；

所述第十二开关晶体管的第一端与所述第二时钟信号端电连接，所述第十二开关晶体管的控制端与所述第四节点电连接，所述第十二开关晶体管的第二端与所述第五电容的第二端电连接；

所述第十三开关晶体管的第一端与所述第二电平信号端电连接，所述第十三开关晶体管的控制端与所述第五电容的第二端电连接，所述第十三开关晶体管的第二端与所述输出信号端电连接；

所述第五电容的第一端与所述第二电平信号端电连接。

相应地，本发明实施例还提供了一种基板，包括：衬底基板，以及位于所述衬底基板上级联的多个上述任一种移位寄存器和多个传感器；其中，

所述移位寄存器与所述传感器一一对应；

每一级移位寄存器的感测信号端与传感器电连接；

第一级移位寄存器的输入信号端与触发信号端电连接；

每相邻两级移位寄存器中，下一级移位寄存器的输入信号端与上一级移位寄存器的输出信号端电连接。

相应地，本发明实施例还提供了一种电子设备，包括上述基板。

相应地，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：

第一阶段，对输入信号端加载第一电平的信号，对第一时钟信号端加载第一电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第一电平的信号，对第四时钟信号端加载第二电平的信号；

第二阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第一电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第二电平的信号；

第三阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第一电平的信号；

第四阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第一电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第二电平的信号；

第五阶段，对输入信号端加载第一电平的信号，对第一时钟信号端加载第一电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第一电平的信号，对第四时钟信号端加载第二电平的信号。

本发明有益效果如下：

本发明实施例提供的移位寄存器，通过设置输入模块、控制模块、电位转换模块、开关模块，第一输出模块，第二输出模块；其中，输入模块可以将输入信号端的信号提供给第一节点，控制模块可以对第三节点进行复位并控制第二节点信号，电位转换模块可以在第二节点信号控制下根据感测信号端的模拟信号产生两种第三节点信号，开关模块可以将第三节点信号提供给第四节点。以及第一输出模块和第二输出模块可以使输出信号端输出高电平或低电平。因此，本发明实施例提供的上述移位寄存器，可以通过上述模块的相互配合，将感测信号端的模拟信号转换为高电平或低电平的数字信号后进行输出。

附图说明

图1为本发明实施例提供的一种移位寄存器的结构示意图；

图2为本发明实施例提供的一种移位寄存器的具体结构示意图；

图3为本发明实施例提供的一种信号时序图；

图4为本发明实施例提供的又一种信号时序图；

图5为本发明实施例提供的一种移位寄存器的驱动方法的流程图；

图6为本发明实施例提供的基板的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

本发明实施例提供的一种移位寄存器，如图1所示，包括：输入模块10、控制模块20、电位转换模块30、开关模块40，第一输出模块50，第二输出模块60，其中：

输入模块10用于在第一时钟信号端CK1的信号控制下，将输入信号端STV的信号提供给第一节点N1；

控制模块20用于在第一节点N1的信号控制下将第一时钟信号端CK1的信号提供给第二节点N2以及在第一节点N1的信号控制下将第二时钟信号端CK2的信号提供给第三节点N3，并且在第一时钟信号端CK1的信号控制下将第一电平信号端Vgh的信号提供给第二节点N2；

电位转换模块30用于在第二节点N2的信号控制下将第二电平信号端Vgl的信号提供给第三节点N3，以及根据第三时钟信号端CK3的信号、第四时钟信号端CK4的信号、感测信号端Sensor的信号、第一电平信号端Vgh以及第二电平信号端Vgl的信号调整第三节点N3的信号；

开关模块40用于在第二时钟信号端CK2的信号控制下，将第三节点N3的信号提供给第四节点N4；

第一输出模块50用于在第四节点N4的信号控制下将第一时钟信号端CK1的信号提供给输出信号端Output；

第二输出模块60用于根据第四节点N4的信号和第二时钟信号端CK2的信号，将第二电平信号端Vgl的信号提供给输出信号端Output。

本发明实施例提供的移位寄存器，通过设置输入模块、控制模块、电位转换模块、开关模块，第一输出模块，第二输出模块；其中，输入模块可以将输入信号端的信号提供给第一节点，控制模块可以对第三节点进行复位并控制第二节点信号，电位转换模块可以在第二节点信号控制下根据感测信号端的模拟信号产生两种第三节点信号，开关模块可以将第三节点信号提供给第四节点。以及第一输出模块和第二输出模块可以使输出信号端输出高电平或低电平。因此，本发明实施例提供的上述移位寄存器，可以通过上述模块的相互配合，将感测信号端的模拟信号转换为高电平或低电平的数字信号后进行输出。

在具体实施时，在本发明实施例中，如图2所示，输入模块10包括：第一开关晶体管T1，第一开关晶体管T1的第一端与输入信号端STV电连接，第一开关晶体管T1的控制端与第一时钟信号端CK1电连接，第一开关晶体管T1的第二端与第一节点N1电连接。

在具体实施时，第一开关晶体管T1在第一时钟信号端CK1的信号控制下处于导通状态时，可以将输入信号端STV的信号提供给第一节点N1。

在具体实施时，在本发明实施例中，如图2所示，控制模块20包括：第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4以及第一电容C1和第二电容C2；其中：

第二开关晶体管T2的第一端与第一电平信号端Vgh电连接，第二开关晶体管T2的控制端与第一时钟信号端CK1电连接，第二开关晶体管T2的第二端与第二节点N2电连接；

第三开关晶体管T3的第一端与第一时钟信号端CK1电连接，第三开关晶体管T3的控制端与第一节点N1电连接，第三开关晶体管T3的第二端与第二节点N2电连接；

第四开关晶体管T4的第一端与第二时钟信号端CK2电连接，第四开关晶体管T4的控制端与第一节点N1电连接，第四开关晶体管T4的第二端与第三节点N3电连接；

第一电容C1的第一端与第二节点N2电连接，第一电容C1的第二端与第二电平信号端Vgl电连接；

第二电容C2的第一端与第一节点N1电连接，第二电容C2的第二端与第三节点N3电连接。

在具体实施时，第二开关晶体管T2在第一时钟信号端CK1的信号控制下处于导通状态时，可以将第一电平信号端Vgh的信号提供给第二节点N2。第三开关晶体管T3在第一节点N1的信号控制下处于导通状态时，可以将第一时钟信号端CK1的信号提供给第二节点N2。第四开关晶体管T4在第一节点N1的信号控制下处于导通状态时，可以将第二时钟信号端CK2的信号提供给第三节点N3。

在具体实施时，第一电容C1用于存储第二节点N2的信号，第二电容C2用于存储第一节点N1的信号和第三节点N3的信号。

在具体实施时，在本发明实施例中，如图2所示，电位转换模块30包括：第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8以及第三电容C3；其中：

第五开关晶体管T5的第一端与第二电平信号端Vgl电连接，第五开关晶体管T5的控制端与第二节点N2电连接，第五开关晶体管T5的第二端与第三节点N3电连接；

第六开关晶体管T6的第一端与第二电平信号端Vgl电连接，第六开关晶体管T6的控制端与第三时钟信号端CK3电连接，第六开关晶体管T6的第二端与第三电容C3的第二端电连接；

第七开关晶体管T7的第一端与感测信号端Sensor电连接，第七开关晶体管T7的控制端与第四时钟信号端CK4电连接，第七开关晶体管T7的第二端与第三电容C3的第二端电连接；

第八开关晶体管T8的第一端与第一电平信号端Vgh电连接，第八开关晶体管T8的控制端与第三电容C3的第二端电连接，第八开关晶体管T8的第二端与第三节点N3电连接；

第三电容C3的第一端与接地端电连接。

在具体实施时，第五开关晶体管T5在第二节点N2的信号控制下处于导通状态时，可以将第二电平信号端Vgl的信号提供给第三节点N3。第六开关晶体管T6在第三时钟信号端CK3的信号控制下处于导通状态时，可以将第二电平信号端Vgl的信号提供给第三电容C3的第二端。第七开关晶体管T7在第四时钟信号端CK4的信号控制下处于导通状态时，可以将感测信号端Sensor的信号提供给第三电容C3的第二端。第八开关晶体管T8在第三电容C3的第二端的信号控制下处于导通状态时，可以将第一电平信号端Vgh的信号提供给第三节点N3。

在具体实施时，第三电容C3保持其两端电压差不变，具体地，当第三电容C3的第二端处于浮接状态时，保持第三电容C3的第二端与第八开关晶体管T8的控制端之间电压差不变。

在具体实施时，在本发明实施例中，如图2所示，开关模块40包括：第九开关晶体管T9，第九开关晶体管T9的第一端与第三节点N3电连接，第九开关晶体管T9的控制端与第二时钟信号端CK2电连接，第九开关晶体管T9的第二端与第四节点N4电连接。

在具体实施时，第九开关晶体管T9在第二时钟信号端CK2的信号控制下处于导通状态时，可以将第三节点N3的信号提供给第四节点N4。

在具体实施时，在本发明实施例中，如图2所示，第一输出模块50包括：第四电容C4、第十开关晶体管T10；其中：

第四电容C4的第一端与第四节点N4电连接，第四电容C4的第二端与输出信号端Output电连接；

第十开关晶体管T10的第一端与第一时钟信号端CK1电连接，第十开关晶体管T10的控制端与第四节点N4电连接，第十开关晶体管T10的第二端与输出信号端Output电连接。

在具体实施时，第十开关晶体管T10在第四节点N4的信号控制下处于导通状态时，可以将第一时钟信号端CK1的信号提供给输出信号端Output。

在具体实施时，第四电容C4保持其存储的电荷不变，可以根据第四节点N4的信号的变化调整输出信号端Output的信号。

在具体实施时，在本发明实施例中，如图2所示，第二输出模块60包括：第五电容C5、第十一开关晶体管T11、第十二开关晶体管T12以及第十三开关晶体管T13；其中：

第十一开关晶体管T11的第一端与第一电平信号端Vgh电连接，第十一开关晶体管T11的控制端与第二时钟信号端CK2电连接，第十一开关晶体管T11的第二端与第五电容C5的第二端电连接；

第十二开关晶体管T12的第一端与第二时钟信号端CK2电连接，第十二开关晶体管T12的控制端与第四节点N4电连接，第十二开关晶体管T12的第二端与第五电容C5的第二端电连接；

第十三开关晶体管T13的第一端与第二电平信号端Vgl电连接，第十三开关晶体管T13的控制端与第五电容C5的第二端电连接，第十三开关晶体管T13的第二端与输出信号端Output电连接；

第五电容C5的第一端与第二电平信号端Vgl电连接。

在具体实施时，第十一开关晶体管T11在第二时钟信号端CK2的信号控制下处于导通状态时，可以将第一电平信号端Vgh的信号提供给第五电容C5的第二端。第十二开关晶体管T12在第四节点N4的信号控制下处于导通状态时，可以将第二时钟信号端CK2的信号提供给第五电容C5的第二端。第十三开关晶体管T13在第五电容C5的第二端的信号控制下处于导通状态时，可以将第二电平信号端Vgl的信号提供给输出信号端Output。

在具体实施时，第五电容C5用于保持其两端电压差不变，具体地，当第五电容C5的第二端处于浮接状态时，保持第五电容C5的第二端与第十三开关晶体管T13的控制端之间电压差不变。

以上仅是举例说明本发明实施例提供的移位寄存器中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，为了制作工艺统一，在本发明实施例提供的移位寄存器中，如图2所示，所有开关晶体管均为N型晶体管，当然，所有开关晶体管也可以均为P型晶体管，在此不作限定。

具体地，在本发明实施例提供的移位寄存器中，P型晶体管在低电平信号作用下导通，在高电平信号作用下截止；N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。

具体地，在本发明实施例提供的移位寄存器中，上述各开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，MetalOxide Scmiconductor)，在此不作限定。并且根据上述各开关晶体管的类型不同以及各开关晶体管的控制端的信号的不同，将各开关晶体管的控制端作为栅极，并可以将上述开关晶体管的第一端作为源极，第二端作为漏极，或者将开关晶体管的第一端作为漏极，第二端作为源极，在此不作具体区分。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

下面结合电路时序图对本发明实施例提供的移位寄存器的工作过程作以描述。下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。

实施例一、

下面以图2所示的移位寄存器的结构为例，结合图3所示的信号时序图对本发明实施例提供的上述移位寄存器的工作过程进行描述，其中，第一电平信号端Vgh的信号为高电平，第二电平信号端Vgl的信号为低电平。第一电平信号端Vgh的信号的电压为VH，第二电平信号端Vgl的信号的电压为VL。

具体地，选取如图3所示的信号时序图中的第一阶段t1、第二阶段t2、第三阶段t3、第四阶段t4、第五阶段t5共五个阶段。

在第一阶段t1，STV＝1，CK1＝1，CK2＝0，CK3＝1，CK4＝0。

由于CK1＝1，第一开关晶体管T1和第二开关晶体管T2导通；由于CK2＝0，第九开关晶体管T9和第十一开关晶体管T11截止；由于CK3＝1，第六开关晶体管T6导通；由于CK4＝0，第七开关晶体管T7截止。

由于第一开关晶体管T1导通，输入信号端STV的高电平信号被提供给第一节点N1，使第一节点N1为高电平，第三开关晶体管T3和第四开关晶体管T4导通。第三开关晶体管T3导通，第一时钟信号端CK1的高电平信号被提供给第二节点N2，并且，第二开关晶体管T2导通，第一电平信号端Vgh的高电平信号被提供给第二节点N2，使第二节点N2为高电平，第五开关晶体管T5导通，第二电平信号端Vgl的低电平信号被提供给第三节点N3。第四开关晶体管T4导通，第二时钟信号端CK2的低电平信号被提供给第三节点N3。因此使第三节点N3为低电平。第六开关晶体管T6导通，第二电平信号端Vgl的低电平信号被提供给第三电容C3的第二端。第四节点N4为低电平，输出信号端Output输出低电平信号。

在第二阶段t2，STV＝0，CK1＝0，CK2＝1，CK3＝0，CK4＝0。

由于CK1＝0，第一开关晶体管T1和第二开关晶体管T2截止；由于CK2＝1，第九开关晶体管T9和第十一开关晶体管T11导通；由于CK3＝0，第六开关晶体管T6截止；由于CK4＝0，第七开关晶体管T7截止。

第一开关晶体管T1和第二开关晶体管T2截止，第一节点N1保持为高电平，第三开关晶体管T3和第四开关晶体管T4导通。第三开关晶体管T3导通，第一时钟信号端CK1的低电平信号被提供给第二节点N2，使第二节点N2为低电平，第五开关晶体管T5截止。第四开关晶体管T4导通，第二时钟信号端CK2的高电平信号被提供给第三节点N3，使第三节点N3为高电平。第九开关晶体管T9导通，使第四节点N4为高电平，第十开关晶体管T10和第十二开关晶体管T12导通。第十二开关晶体管T12导通，第二时钟信号端CK2的高电平信号被提供给第五电容C5的第二端，并且第十一开关晶体管T11导通，第一电平信号端Vgh的高电平信号被提供给第五电容C5的第二端，使第十三开关晶体管T13导通，第二电平信号端Vgl的低电平信号被提供给输出信号端Output。并且，第十开关晶体管T10导通，第一时钟信号端CK1的低电平信号被提供给输出信号端Output。输出信号端Output输出低电平。

在第三阶段t3，STV＝0，CK1＝1，CK2＝0，CK3＝0，CK4＝1。

由于CK1＝1，第一开关晶体管T1和第二开关晶体管T2导通；由于CK2＝0，第九开关晶体管T9和第十一开关晶体管T11截止；由于CK3＝0，第六开关晶体管T6截止；由于CK4＝0，第七开关晶体管T7导通。

第一开关晶体管T1导通，输入信号端STV的低电平信号被提供给第一节点N1，使第一节点N1为低电平，第三开关晶体管T3和第四开关晶体管T4截止。第二开关晶体管T2导通，第一电平信号端Vgh的高电平信号被提供给第二节点N2，使第二节点N2为高电平，第五开关晶体管T5导通。

第七开关晶体管T7导通，感测信号端Sensor的信号被提供给第三电容C3的第二端，感测信号端Sensor的信号的电压满足阈值，也即能够使第八开关晶体管T8导通。则第一电平信号端Vgh、第五开关晶体管T5、第八开关晶体管T8、第二电平信号端Vgl形成电流通路。此时第三节点N3的信号的电压V1满足：

其中，R_T5代表第五开关晶体管T5的电阻，R_T8代表第八开关晶体管T8的电阻。

第四节点N4保持为高电平，第十开关晶体管T10和第十二开关晶体管T12导通。第十二开关晶体管T12导通，第二时钟信号端CK2的低电平被提供给第五电容C5的第二端，第十三开关晶体管T13截止。第十开关晶体管T10导通，第一时钟信号端CK1的高电平信号被提供给输出信号端Output。输出信号端Output输出高电平信号。

在第四阶段t4，STV＝0，CK1＝0，CK2＝1，CK3＝0，CK4＝0。

由于CK1＝0，第一开关晶体管T1和第二开关晶体管T2截止；由于CK2＝1，第九开关晶体管T9和第十一开关晶体管T11导通；由于CK3＝0，第六开关晶体管T6截止；由于CK4＝0，第七开关晶体管T7截止。

第一节点N1保持为低电平，第三开关晶体管T3和第四开关晶体管T4截止。第二节点N2保持为高电平，第五开关晶体管T5导通。第三节点N3的信号的电压V1保持不变。第九开关晶体管T9导通，第三节点N3的信号被提供给第四节点N4，使第四节点N4的信号的电压为V1。第十一开关晶体管T11导通，第一电平信号端Vgh的高电平信号被提供给第五电容C5的第二端，第十三开关晶体管T13导通，电压为VL的低电平信号被提供给输出信号端Output。当V1-VL大于第十开关晶体管T10的阈值电压时，第十开关晶体管T10导通，第一时钟信号端CK1的低电平信号被提供给输出信号端Output，输出信号端Output输出低电平信号。当V1-VL小于第十开关晶体管T10的阈值电压时，第十开关晶体管T10截止，则输出信号端Output输出低电平信号。

在第五阶段t5，STV＝1，CK1＝1，CK2＝0，CK3＝1，CK4＝0。

由于CK1＝1，第一开关晶体管T1和第二开关晶体管T2导通；由于CK2＝0，第九开关晶体管T9和第十一开关晶体管T11截止；由于CK3＝1，第六开关晶体管T6导通；由于CK4＝0，第七开关晶体管T7截止。

由于第一开关晶体管T1导通，输入信号端STV的高电平信号被提供给第一节点N1，使第一节点N1为高电平，第三开关晶体管T3和第四开关晶体管T4导通。第三开关晶体管T3导通，第一时钟信号端CK1的高电平信号被提供给第二节点N2，并且，第二开关晶体管T2导通，第一电平信号端Vgh的高电平信号被提供给第二节点N2，使第二节点N2为高电平，第五开关晶体管T5导通，第二电平信号端Vgl的低电平信号被提供给第三节点N3。第四开关晶体管T4导通，第二时钟信号端CK2的低电平信号被提供给第三节点N3。因此使第三节点N3为低电平。第六开关晶体管T6导通，第二电平信号端Vgl的低电平信号被提供给第三电容C3的第二端。

第四节点N4的信号的电压保持为V1，当V1-VL大于第十开关晶体管T10的阈值电压时，第十开关晶体管T10导通，第一时钟信号端CK1的高电平信号被提供给输出信号端Output，输出信号端Output输出高电平信号。当V1-VL小于第十开关晶体管T10的阈值电压时，第十开关晶体管T10截止，则输出信号端Output输出保持低电平信号。

一般开关晶体管的电阻由开关晶体管的长宽比决定，可以通过调整第五开关晶体管T5和第八开关晶体管T8的长宽比来调整第五开关晶体管T5的电阻R_T5和第八开关晶体管T8的电阻R_T8，从而调整V1-VL的大小，以使V1-VL大于第十开关晶体管T10的阈值电压。

实施例二、

下面以图2所示的移位寄存器的结构为例，结合图4所示的信号时序图对本发明实施例提供的上述移位寄存器的工作过程进行描述，其中，第一电平信号端Vgh的信号为高电平，第二电平信号端Vgl的信号为低电平。第一电平信号端Vgh的信号的电压为VH，第二电平信号端Vgl的信号的电压为VL。

具体地，选取如图4所示的信号时序图中的第一阶段t1、第二阶段t2、第三阶段t3、第四阶段t4、第五阶段t5共五个阶段。

在第一阶段t1，STV＝1，CK1＝1，CK2＝0，CK3＝1，CK4＝0。

本阶段的工作过程可以与实施例一中第一阶段t1的工作过程基本相同，在此不作赘述。

在第二阶段t2，STV＝0，CK1＝0，CK2＝1，CK3＝0，CK4＝0。

本阶段的工作过程可以与实施例一中第一阶段t2的工作过程基本相同，在此不作赘述。

在第三阶段t3，STV＝0，CK1＝1，CK2＝0，CK3＝0，CK4＝1。

由于CK1＝1，第一开关晶体管T1和第二开关晶体管T2导通；由于CK2＝0，第九开关晶体管T9和第十一开关晶体管T11截止；由于CK3＝0，第六开关晶体管T6截止；由于CK4＝0，第七开关晶体管T7导通。第一开关晶体管T1导通，输入信号端STV的低电平信号被提供给第一节点N1，使第一节点N1为低电平，第三开关晶体管T3和第四开关晶体管T4截止。第二开关晶体管T2导通，第一电平信号端Vgh的高电平信号被提供给第二节点N2，使第二节点N2为高电平，第五开关晶体管T5导通。

第七开关晶体管T7导通，感测信号端Sensor的信号被提供给第三电容C3的第二端，感测信号端Sensor的信号的电压不满足阈值，也即不能使第八开关晶体管T8导通。第五开关晶体管T5导通，第二电平信号端Vgl的低电平信号被提供给第三节点N3，使第三节点N3的信号为低电平。

第四节点N4保持为高电平，第十开关晶体管T10和第十二开关晶体管T12导通。第十二开关晶体管T12导通，第二时钟信号端CK2的低电平被提供给第五电容C5的第二端，第十三开关晶体管T13截止。第十开关晶体管T10导通，第一时钟信号端CK1的高电平信号被提供给输出信号端Output。输出信号端Output输出高电平信号。

在第四阶段t4，STV＝0，CK1＝0，CK2＝1，CK3＝0，CK4＝0。

由于CK1＝0，第一开关晶体管T1和第二开关晶体管T2截止；由于CK2＝1，第九开关晶体管T9和第十一开关晶体管T11导通；由于CK3＝0，第六开关晶体管T6截止；由于CK4＝0，第七开关晶体管T7截止。

第一节点N1保持为低电平，第三开关晶体管T3和第四开关晶体管T4截止。第二节点N2保持为高电平，第五开关晶体管T5导通。第三节点N3的信号的电压V1保持不变。第九开关晶体管T9导通，第三节点N3的信号被提供给第四节点N4，使第四节点N4的信号为低电平，第十开关晶体管T10和第十二开关晶体管T12截止。第十一开关晶体管T11导通，第一电平信号端Vgh的高电平信号被提供给第五电容C5的第二端，第十三开关晶体管T13导通，低电平信号被提供给输出信号端Output。输出信号端Output输出低电平信号。

在第五阶段t5，STV＝1，CK1＝1，CK2＝0，CK3＝1，CK4＝0。

由于CK1＝1，第一开关晶体管T1和第二开关晶体管T2导通；由于CK2＝0，第九开关晶体管T9和第十一开关晶体管T11截止；由于CK3＝1，第六开关晶体管T6导通；由于CK4＝0，第七开关晶体管T7截止。

由于第一开关晶体管T1导通，输入信号端STV的高电平信号被提供给第一节点N1，使第一节点N1为高电平，第三开关晶体管T3和第四开关晶体管T4导通。第三开关晶体管T3导通，第一时钟信号端CK1的高电平信号被提供给第二节点N2，并且，第二开关晶体管T2导通，第一电平信号端Vgh的高电平信号被提供给第二节点N2，使第二节点N2为高电平，第五开关晶体管T5导通，第二电平信号端Vgl的低电平信号被提供给第三节点N3。第四开关晶体管T4导通，第二时钟信号端CK2的低电平信号被提供给第三节点N3。因此使第三节点N3为低电平。第六开关晶体管T6导通，第二电平信号端Vgl的低电平信号被提供给第三电容C3的第二端。

第四节点N4的信号保持为低电平，第十开关晶体管T10截止，则输出信号端Output输出保持低电平信号。

基于同一发明构思，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，如图5所示，包括：

S501、第一阶段，对输入信号端加载第一电平的信号，对第一时钟信号端加载第一电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第一电平的信号，对第四时钟信号端加载第二电平的信号；

S502、第二阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第一电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第二电平的信号；

S503、第三阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第一电平的信号；

S504、第四阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第一电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第二电平的信号；

S505、第五阶段，对输入信号端加载第一电平的信号，对第一时钟信号端加载第一电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第一电平的信号，对第四时钟信号端加载第二电平的信号。

本发明实施例提供的上述驱动方法，可以使移位寄存器稳定的输出信号。在具体实施时，在本发明实施例提供的上述驱动方法中，第一电平可以为高电平，对应地，第二电平为低电平；或者反之，第一电平可以为低电平，对应地，第二电平为高电平，具体需要根据移位寄存器中的晶体管是N型晶体管还是P型晶体管而定。

在具体实施时，以第一电平为高电平，第二电平为低电平为例，可以通过上述移位寄存器将与感测信号端电连接的传感器产生的模拟信号转换为数字信号的高电平或低电平。例如，根据上述实施例一的第五阶段可知，可以将感测信号端电连接的传感器产生的模拟信号转换为数字信号的高电平。根据上述实施例二的第五阶段可知，可以将感测信号端电连接的传感器产生的模拟信号转换为数字信号的低电平。并且，还可以将这些数字信号的高电平和低电平时间记录下来。

基于同一发明构思，本发明实施例还提供了一种基板，如图6所示，包括衬底基板，以及位于衬底基板上级联的多个本发明实施例提供的任一种移位寄存器：SR(1)、SR(2)…SR(n)、SR(n+1)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)，多个传感器；其中，移位寄存器与所述传感器一一对应；每一级移位寄存器的感测信号端Sensor与传感器电连接；第一级移位寄存器SR(1)的输入信号端STV与触发信号端VS电连接；每相邻两级移位寄存器中，下一级移位寄存器SR(n+1)的输入信号端STV与上一级移位寄存器SR(n)的输出信号端Output电连接。

本发明实施例提供的基板，通过在衬底基板上设置传感器和移位寄存器，可以根据传感器输出的模拟信号，将高电平或低电平的数字信号提供给控制芯片，从而可以减少噪音，提高信号精度。

在具体实施时，衬底基板可以为玻璃基板。

在具体实施时，在本发明实施例提供的基板中，第2k-1级移位寄存器的第一时钟信号端CK1和第2k级移位寄存器的第二时钟信号端CK2均与同一时钟端即第一时钟端clk1电连接，第2k-1级移位寄存器的第二时钟信号端CK2和第2k级移位寄存器的第一时钟信号端CK1均与同一时钟端即第二时钟端clk2电连接。

在具体实施时，在本发明实施例提供的基板中，第2k-1级移位寄存器的第三时钟信号端CK3和第2k级移位寄存器的第四时钟信号端CK4均与同一时钟端即第三时钟端clk3电连接，第2k-1级移位寄存器的第四时钟信号端CK4和第2k级移位寄存器的第三时钟信号端CK3均与同一时钟端即第四时钟端clk4电连接。

基于同一发明构思，本发明实施例还提供了一种电子设备，包括本发明提供的上述电路板。其具体实施可参见上述移位寄存器的实施过程，相同之处不再赘述。该电子设备可以为显示装置，具体地，可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该电子设备的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的移位寄存器，通过设置输入模块、控制模块、电位转换模块、开关模块，第一输出模块，第二输出模块；其中，输入模块可以将输入信号端的信号提供给第一节点，控制模块可以对第三节点进行复位并控制第二节点信号，电位转换模块可以在第二节点信号控制下根据感测信号端的模拟信号产生两种第三节点信号，开关模块可以将第三节点信号提供给第四节点。以及第一输出模块和第二输出模块可以使输出信号端输出高电平或低电平。因此，本发明实施例提供的上述移位寄存器，可以通过上述模块的相互配合，将感测信号端的模拟信号转换为高电平或低电平的数字信号后进行输出。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种移位寄存器，其特征在于，包括：输入模块、控制模块、电位转换模块、开关模块，第一输出模块，第二输出模块，其中：

所述输入模块用于在第一时钟信号端的信号控制下，将输入信号端的信号提供给第一节点；

所述控制模块用于在第一节点的信号控制下将所述第一时钟信号端的信号提供给第二节点以及在所述第一节点的信号控制下将第二时钟信号端的信号提供给第三节点，并且在所述第一时钟信号端的信号控制下将第一电平信号端的信号提供给所述第二节点；

所述电位转换模块用于在所述第二节点的信号控制下将第二电平信号端的信号提供给所述第三节点，以及根据第三时钟信号端的信号、第四时钟信号端的信号、感测信号端的信号、所述第一电平信号端以及所述第二电平信号端的信号调整所述第三节点的信号；

所述开关模块用于在所述第二时钟信号端的信号控制下，将所述第三节点的信号提供给第四节点；

所述第一输出模块用于在所述第四节点的信号控制下将所述第一时钟信号端的信号提供给输出信号端；

所述第二输出模块用于根据所述第四节点的信号和所述第二时钟信号端的信号，将所述第二电平信号端的信号提供给输出信号端；

所述移位寄存器，通过所述输入模块、所述控制模块、所述电位转换模块、所述开关模块、所述第一输出模块以及所述第二输出模块的相互配合，将所述感测信号端的模拟信号转换为高电平或低电平的数字信号后进行输出。

2.如权利要求1所述的移位寄存器，其特征在于，所述输入模块包括：第一开关晶体管，所述第一开关晶体管的第一端与所述输入信号端电连接，所述第一开关晶体管的控制端与所述第一时钟信号端电连接，所述第一开关晶体管的第二端与所述第一节点电连接。

3.如权利要求1所述的移位寄存器，其特征在于，所述控制模块包括：第二开关晶体管、第三开关晶体管、第四开关晶体管以及第一电容和第二电容；其中：

所述第二开关晶体管的第一端与所述第一电平信号端电连接，所述第二开关晶体管的控制端与所述第一时钟信号端电连接，所述第二开关晶体管的第二端与所述第二节点电连接；

所述第三开关晶体管的第一端与所述第一时钟信号端电连接，所述第三开关晶体管的控制端与所述第一节点电连接，所述第三开关晶体管的第二端与所述第二节点电连接；

所述第四开关晶体管的第一端与所述第二时钟信号端电连接，所述第四开关晶体管的控制端与所述第一节点电连接，所述第四开关晶体管的第二端与所述第三节点电连接；

所述第一电容的第一端与所述第二节点电连接，所述第一电容的第二端与所述第二电平信号端电连接；

所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第三节点电连接。

4.如权利要求1所述的移位寄存器，其特征在于，所述电位转换模块包括：第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管以及第三电容；其中：

所述第五开关晶体管的第一端与所述第二电平信号端电连接，所述第五开关晶体管的控制端与所述第二节点电连接，所述第五开关晶体管的第二端与所述第三节点电连接；

所述第六开关晶体管的第一端与所述第二电平信号端电连接，所述第六开关晶体管的控制端与所述第三时钟信号端电连接，所述第六开关晶体管的第二端与所述第三电容的第二端电连接；

所述第七开关晶体管的第一端与所述感测信号端电连接，所述第七开关晶体管的控制端与所述第四时钟信号端电连接，所述第七开关晶体管的第二端与所述第三电容的第二端电连接；

所述第八开关晶体管的第一端与所述第一电平信号端电连接，所述第八开关晶体管的控制端与所述第三电容的第二端电连接，所述第八开关晶体管的第二端与所述第三节点电连接；

所述第三电容的第一端与接地端电连接。

5.如权利要求1所述的移位寄存器，其特征在于，所述开关模块包括：第九开关晶体管，所述第九开关晶体管的第一端与所述第三节点电连接，所述第九开关晶体管的控制端与所述第二时钟信号端电连接，所述第九开关晶体管的第二端与所述第四节点电连接。

6.如权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括：第四电容、第十开关晶体管；其中：

所述第四电容的第一端与所述第四节点电连接，所述第四电容的第二端与所述输出信号端电连接；

所述第十开关晶体管的第一端与所述第一时钟信号端电连接，所述第十开关晶体管的控制端与所述第四节点电连接，所述第十开关晶体管的第二端与所述输出信号端电连接。

7.如权利要求1所述的移位寄存器，其特征在于，所述第二输出模块包括：第五电容、第十一开关晶体管、第十二开关晶体管以及第十三开关晶体管；其中：

所述第十一开关晶体管的第一端与所述第一电平信号端电连接，所述第十一开关晶体管的控制端与所述第二时钟信号端电连接，所述第十一开关晶体管的第二端与所述第五电容的第二端电连接；

所述第十二开关晶体管的第一端与所述第二时钟信号端电连接，所述第十二开关晶体管的控制端与所述第四节点电连接，所述第十二开关晶体管的第二端与所述第五电容的第二端电连接；

所述第十三开关晶体管的第一端与所述第二电平信号端电连接，所述第十三开关晶体管的控制端与所述第五电容的第二端电连接，所述第十三开关晶体管的第二端与所述输出信号端电连接；

所述第五电容的第一端与所述第二电平信号端电连接。

8.一种基板，其特征在于，包括：衬底基板，以及位于所述衬底基板上级联的多个如权利要求1-7任一项所述的移位寄存器和多个传感器；其中，

所述移位寄存器与所述传感器一一对应；

每一级移位寄存器的感测信号端与传感器电连接；

第一级移位寄存器的输入信号端与触发信号端电连接；

每相邻两级移位寄存器中，下一级移位寄存器的输入信号端与上一级移位寄存器的输出信号端电连接。

9.一种电子设备，其特征在于，包括如权利要求8所述的基板。

10.一种如权利要求1-7任一项所述的移位寄存器的驱动方法，其特征在于，包括：

第一阶段，对输入信号端加载第一电平的信号，对第一时钟信号端加载第一电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第一电平的信号，对第四时钟信号端加载第二电平的信号；

第二阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第一电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第二电平的信号；

第三阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第一电平的信号；

第四阶段，对输入信号端加载第二电平的信号，对第一时钟信号端加载第二电平的信号，对第二时钟信号端加载第一电平的信号，对第三时钟信号端加载第二电平的信号，对第四时钟信号端加载第二电平的信号；

第五阶段，对输入信号端加载第一电平的信号，对第一时钟信号端加载第一电平的信号，对第二时钟信号端加载第二电平的信号，对第三时钟信号端加载第一电平的信号，对第四时钟信号端加载第二电平的信号。

Images