CN110956015B - 一种检查双重图形制造约束的方法 - Google Patents

一种检查双重图形制造约束的方法 Download PDF

Info

Publication number
CN110956015B
CN110956015B CN201911226691.6A CN201911226691A CN110956015B CN 110956015 B CN110956015 B CN 110956015B CN 201911226691 A CN201911226691 A CN 201911226691A CN 110956015 B CN110956015 B CN 110956015B
Authority
CN
China
Prior art keywords
graph
path
point
constraint
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911226691.6A
Other languages
English (en)
Other versions
CN110956015A (zh
Inventor
马坤
周汉斌
傅静静
陈彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing Empyrean Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Empyrean Technology Co Ltd filed Critical Beijing Empyrean Technology Co Ltd
Priority to CN201911226691.6A priority Critical patent/CN110956015B/zh
Publication of CN110956015A publication Critical patent/CN110956015A/zh
Application granted granted Critical
Publication of CN110956015B publication Critical patent/CN110956015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Image Generation (AREA)

Abstract

一种检查双重图形制造约束的方法，包括以下步骤：1）对图形建立邻接矩阵图模型；2）定义所述图形的路径约束要求；3）定义所述图形奇偶性；4）基于所述图形的奇偶性和所述路径约束要求，对所述邻接矩阵图模型进行路径遍历；5）对违反所述路径约束要求的图形进行汇总分类。本发明的一种检查双重图形制造约束的方法，能够有效降低双重图形制造约束发生的概率，从而保证标准单元设计的正确性。

Description

一种检查双重图形制造约束的方法
技术领域
本发明涉及EDA设计技术领域，特别是涉及一种检查双重图形制造约束的方法。
背景技术
随着集成电路的不断发展，工艺技术不断更新，芯片的制造约束也越来越多。CM0B层是芯片中的一个层，对金属层起到切割的作用。在最先进的5纳米工艺技术下，CM0B层在制造过程中，采用双重图形技术。在这种工艺下，图形具有不同的掩模属性（mask），因此需要满足双重图形制造约束，否则芯片制造会失败，造成巨大的损失。
双重图形制造约束指的是，对于因为满足距离约束而组成环形的图形，其总个数必须为偶数。标准单元按照行来摆放，组成环的图形可能在一个标准单元，也有可能在纵向的多个相邻行（row）的标准单元。如图2所示，左面在相邻行的标准单元A，B和C，其中组成环的图形个数是偶数，没有违反约束；右面在相邻行的标准单元X，Y和Z，其中组成环的图形个数是奇数，违反约束。
芯片设计人员和foundry人员目前只能根据目测或者在制造阶段才能发现问题。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种检查双重图形制造约束的方法，能够有效降低双重图形制造约束发生的概率，从而保证标准单元设计的正确性。
为实现上述目的，本发明提供的检查双重图形制造约束的方法，包括以下步骤：
1）对图形建立邻接矩阵图模型；
2）定义所述图形的路径约束要求；
3）定义所述图形奇偶性；
4）基于所述图形的奇偶性和所述路径约束要求，对所述邻接矩阵图模型进行路径遍历；
5）对违反所述路径约束要求的图形进行汇总分类。
进一步地，所述步骤1）进一步包括以下步骤：
1）对图形建立邻接矩阵图模型；
2）定义所述图形的路径约束要求；
3）定义所述图形奇偶性；
4）基于所述图形的奇偶性和所述路径约束要求，对所述邻接矩阵图模型进行路径遍历；
5）对违反所述路径约束要求的图形进行汇总分类。
进一步地，所述步骤1）进一步包括以下步骤：
11）设置所述图形之间的水平和竖直距离约束值；
12）根据所述图形之间的水平和竖直距离约束值，建立所述邻接矩阵模型。
进一步地，所述步骤12）包括以下步骤：
121）根据所述图形的物理信息建立维诺图；
122）在所述维诺图中，选择任一所述图形，得到所选图形的邻接图形和次邻接图形的集合；
123）遍历所述集合中的每个图形，若所述集合中的图形和所述所选图形之间水平和竖直距离都小于所述约束值图形之间的水平和竖直距离约束值，则在所述两个图形之间建立连接边；
124）遍历所述维诺图中所有图形，执行所述步骤122）至步骤123）。
进一步地，所述步骤121）进一步包括，所述图形的物理信息包括所述图形的坐标，所述维诺图由外部库直接生成，输入所有图形各自的中心坐标，输出所述维诺图。
进一步地，所述步骤122）进一步包括，
在所述维诺图中，遍历所有图形节点；
若存在图形节点与所选图形节点之间有边，则所述图形节点为邻接图形；
除所述所选图形外，与所述邻接图形存在邻接关系的为所述所选图形的次邻接图形。
进一步地，所述步骤2）进一步包括，
底到顶约束：从底部一点出发到顶部一点结束的路径，所述图形个数为偶数；
底到底约束：从底部一点出发到底部一点结束的路径，所述图形个数为奇数；
顶到顶约束：从顶部一点出发到顶部一点结束的路径，所述图形个数为奇数；
环约束：一个环中的所述图形总个数为偶数。
进一步地，所述步骤3）进一步包括，所述图形在路径上的位置是奇数位置，则所述图形是奇数性质，否则为偶数性质。
进一步地，所述步骤4）进一步包括以下步骤：
41）建立底部图形集合和顶部图形集合；
42）以所述底部图形集合和所述顶部图形集合中任一图形位置为起点，逐一进行路径遍历。
进一步地，所述步骤41）包括：
设置所述图形到标准单元水平边界的距离约束值；
所述底部图形集合包括与底部距离小于所述图形到标准单元水平边界的距离约束值的所有图形；
所述顶部图形集合包括与顶部距离小于所述图形到标准单元水平边界的距离约束值的所有图形。
进一步地，所述步骤42）包括以下步骤：
421）选择所述底部图形集合或所述顶部图形集合中任一图形位置为起点；
422）将所述起点压入栈，并将所述起点和所述起点的奇偶性加入奇偶性访问集合；
423）获取当前栈顶元素信息；
424）判断是否存在所述栈顶元素未访问过的邻接点，若不存在，则弹出所述栈顶元素并返回步骤423），若存在，则进行步骤425）；
425）若所述奇偶性访问集合中包含所述邻接点，则停止搜索并返回步骤423），否则将所述邻接点和所述邻接点的奇偶性加入所述奇偶性访问集合；
426）若所述邻接点已在当前路径，则停止搜索并记录所述当前路径为环路径，进入步骤429），否则进入步骤427）；
427）将所述邻接点压入栈，判断所述邻接点是否属于所述顶部图形集合或底部图形集合，是则记录路径并进入步骤429），否则进入步骤428）；
428）判断所述栈是否为空，若为空，结束搜索，否则返回步骤423）；
429）根据所述路径约束的分类判断记录的所述路径是否违反约束，若违反，则所述路径上的所有图形为违反约束的图形，返回步骤428）。
进一步地，在所述步骤422）之前，还包括，预先建立所述奇偶性访问集合，所述奇偶性访问集合包括所述图形和所述图形的奇偶性。
进一步地，所述邻接点的奇偶性为当前栈中元素个数加一的一半。
进一步地，在所述步骤423）之前，还包括，建立元素集合，管理当前栈中所有元素和其访问邻接点的关系。
进一步地，所述步骤424）还包括，
当所述栈顶元素入栈时，获取所述栈顶元素的邻接点；
当所述栈顶元素出栈时，清空所述栈顶元素访问的邻接点。
进一步地，在所述步骤426）之前，还包括：所述栈中的全部当前元素，按照入栈顺序组成路径，遍历所述栈中的图形，如果存在图形与所述邻接点相同，则所述邻接点已在当前路径。
进一步地，所述步骤427）进一步包括：
若所述邻接点和所述起点都属于所述底部图形集合，则记录所述当前路径为底到底路径；
若所述邻接点和所述起点都属于所述顶部图形集合，则记录所述当前路径为顶到顶路径；
若所述邻接点属于所述底部图形集合且所述起点属于所述顶部图形集合，或所述邻接点属于所述顶部图形集合且所述起点属于所述底部图形集合，则记录所述当前路径为底到顶路径。
更进一步地，遍历所述顶部图形集合中的每个图形，如果存在一个所述图形和所述邻接点的坐标相等，则所述邻接点属于所述顶部图形集合；
遍历所述底部图形集合中的每个图形，如果存在一个所述图形和所述邻接点的坐标相等，则所述邻接点属于所述底部图形集合。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行如上文所述的检查双重图形制造约束的方法步骤。
为实现上述目的，本发明还提供一种检查双重图形制造约束的设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行如上文所述的检查双重图形制造约束的方法步骤。
本发明的一种检查双重图形制造约束的方法，具有以下有益效果：
1）可以对CM0B层图形快速地建立图模型，然后基于图形奇偶性进行路径搜索，有效检测图形是否违反双重图形制造约束。
2）有效降低双重图形制造约束发生的概率，从而保证标准单元设计的正确性。
3）检查的结果可以利用EDA工具图形化的显示方法，更方便的显示错误位置和进行交互式的查询。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的一种检查双重图形制造约束的方法流程图；
图2为背景技术中双重图形制造约束状态示意图；
图3为根据本发明的实施例一示意图；
图4为根据本发明的实施例一检查结果示意图；
图5为根据本发明的实施例一图形分布示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的一种检查双重图形制造约束的方法流程图，下面将参考图1，对本发明的一种检查双重图形制造约束的方法进行详细描述。
首先，在步骤101，建立邻接矩阵图模型。该步骤中，先建立维诺图，然后再在维诺图的基础上，根据水平和竖直约束，建立最终的连接图。维诺图只需要建立一次。
优选地，用户需要预先给定图形到图形之间的水平和竖直距离约束值Dist1，根据Dist1，建立图形和图形之间的连接关系，构成邻接矩阵图模型。
优选地，建立连接关系的方式包括：只要两个图形节点间距违反Dist1，则二者之间构成邻接边。
优选地，如果采用直接建立邻接矩阵的方式，对于N（N为正整数）个图形的情形，建立图的复杂度达到O（N*N）。该步骤中，O表示复杂程度的记号，括号内值越大越复杂。O（N）比O（N*N）低。复杂度越低越好。为降低复杂度，我们根据所有图形的物理信息预先建立维诺图（voronoi diagram）。然后对于某一个图形T1，得到其最邻接图形和次邻近图形的集合S1。最邻近图形是和T1直接连接的图形。次邻近图形是通过最邻近图形和T1连接的图形。然后根据T1和 S1中每个图形的水平和竖直距离值，建立T1和其他图形节点最终的连接关系。如果两个图形的水平和竖直距离都不超过Dist1，那么这两个图形之间可以建立一条连接边。通过遍历维诺图中的每个图形，并执行上述的过程，可以建立最终的邻接矩阵图，建图的复杂度仅为O（N）。
优选地，图形的物理信息指图形的坐标，维诺图调用了外部库boost方法直接生成，输入是所有图形各自的中心坐标，输出是维诺图。该步骤中，维诺图是一种特殊的图。Voronoi图是一组连续多边形组成，多边形的边界是由连接的垂直平分线组成。每个多边形中可以映射到输入的图形的中心点。
优选地，图中有图形节点，节点之间有边，如果两个节点之间有边，就说明二者是邻接节点，二者有邻接关系。T1的邻接点是T1的邻接图形。和T1的邻接点有邻接关系的，是T1的次邻接节点。
在步骤102，为了检查违反双重图形制造约束的图形，定义以下四种路径约束要求：1）底到顶约束：从芯片底部一点出发，到芯片顶部一点结束的路径，图形个数必须为偶数；2）底到底约束：从芯片底部一点出发，到芯片底部一点结束的路径，图形个数必须为奇数；3）顶到顶约束：从芯片顶部一点出发，到芯片顶部一点结束的路径，图形个数必须为奇数；4）环（loop）约束：一个环中的图形总个数必须为偶数。
在步骤103，基于图形奇偶性，进行深度优先遍历。
优选地，定义图形的奇偶性：如果一个图形在一个路径上的位置是奇数位置，那么该图形是奇数性质，否则为偶数性质。
优选地，对于路径上的第N个图形（N>0,N为整数），如果N是2的倍数，那么判断该图形在偶数位置，否则在奇数位置。
优选地，用户需要预先给定图形到标准单元水平边界的距离约束值Dist2。根据Dist2和已经建立的图模型，得到底部图形集合Sbottom和顶部图形集合Stop。Sbottom表示与芯片底部距离不超过Dist2的图形集合。Stop表示与标准单元顶部距离不超过Dist2的图形集合。Sbottom和Stop将作为后续路径搜索的端点集合。
优选地，以Sbottom和Stop中的点为起点开始深度优先路径遍历。该步骤中，以Sbottom中的一点s作为搜索的起点举例，1）将s压入栈，并将s和其奇偶性加入奇偶性访问集合。2）获取当前栈顶元素t的信息（此刻获取栈顶元素信息，并无弹出栈顶元素的操作）；3）获取t未访问过的邻接点n（此处会预先建立集合，管理当前栈中所有节点和其访问过邻接节点的关系。当节点n出栈时，就清空其访问的子节点。当n入栈，获取其邻接节点，就开始管理当前n的访问过的邻接节点。），如果获取不到，则将栈顶元素t弹出栈，并返回步骤2），如果获取到，进入步骤4）；4）如果奇偶性访问集合中包含n，且n当前奇偶性和集合中的奇偶性相同，则停止搜索，回到步骤2），否则，将n和其奇偶性加入到奇偶性访问集合中；5）如果n已经在当前路径，那么记录当前路径为环，停止搜索，记录环路径，回到步骤2）；6）将n压入栈，如果n属于Stop，那么当前路径属于底到顶的路径，记录路径，如果n属于Sbottom，那么当前路径属于底到底的路径，记录路径，回到步骤2）。明显地，当栈为空时，搜索过程结束。根据路径约束的分类，在每次记录一个路径之后，判断该路径是否违反，如果违反，那么当前路径上的图形就是违反双重图形制造约束的图形。
优选地，返回步骤2）包括继续获取当前栈顶元素信息。
优选地，预先建立奇偶性访问集合，集合中的任一个元素必须包含两个信息，一个是节点，一个是该节点的奇偶性。
优选地，当前邻接点的奇偶性可以通过（栈中元素个数+1）/2得到。
优选地，预先建立元素集合，管理当前栈中所有元素节点和其访问过邻接节点的关系。当元素节点n出栈时，就清空其访问的子节点。当元素节点n入栈，获取其邻接节点，就开始管理当前元素节点n访问过的邻接节点。
优选地，确定元素n在当前路径的方法包括，栈中的全部当前元素，按照入栈顺序组成的路径，遍历栈中的节点，如果存在节点k，与n相同，那么说明n已经在当前路径。
优选地，遍历Stop集合中的每一个图形，如果存在一个图形和n的坐标相等，那么n属于Stop。
下面结合一具体实施例对本发明的一种检查双重图形制造约束的方法做进一步的说明。
图3为根据本发明的实施例一示意图，如图3所示，配置CM0B层为（CO drawing）层，设置图形到标准单元水平边界的距离约束值为0.3，设置图形到图形之间的水平和竖直距离约束值为0.3。
图4为根据本发明的实施例一检查结果示意图，在EDA工具里面执行检查指令之后，检查结果如图4所示，检查结果包括标准单元的名字，违反约束的路径类别和总数，以及每个路径上图形的的总个数。
图5为根据本发明的实施例一图形分布示意图。如图5所示，展示了一条从Sbottom到Stop的路径在标准单元中的具体图形位置和分布。从图5可以看出芯片底部到顶部的5个图形违反了双重图形制造约束。
本发明提出了一种检查双重图形制造约束的方法，涉及到集成电路单元库检查及结果展现的过程，首先建立标准单元的图模型，根据用户输入值和图形的邻接关系建立邻接矩阵，然后分类四种路径约束要求，根据路径约束要求，进行路径搜索，对于违反各个路径约束要求的图形汇总分类到最终的结果，检查的结果可以利用EDA工具图形化的显示方法，更方便的显示错误位置和进行交互式的查询。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行如上文所述的检查双重图形制造约束的方法步骤。
为实现上述目的，本发明还提供一种检查双重图形制造约束的设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行如上文所述的检查双重图形制造约束的方法步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种检查双重图形制造约束的方法，其特征在于，包括以下步骤：
1）对图形建立邻接矩阵图模型；
2）定义所述图形的路径约束要求；
3）定义所述图形奇偶性；
4）基于所述图形的奇偶性和所述路径约束要求，对所述邻接矩阵图模型进行路径遍历；
5）对违反所述路径约束要求的图形进行汇总分类；
所述步骤1）进一步包括以下步骤：
11）设置所述图形之间的水平和竖直距离约束值；
12）根据所述图形之间的水平和竖直距离约束值，建立所述邻接矩阵图模型；
所述步骤12）包括以下步骤：
121）根据所述图形的物理信息建立维诺图；
122）在所述维诺图中，选择任一所述图形，得到所选图形的邻接图形和次邻接图形的集合；
123）遍历所述集合中的每个图形，若所述集合中的图形和所述所选图形之间水平和竖直距离都小于所述约束值图形之间的水平和竖直距离约束值，则在所述两个图形之间建立连接边；
124）遍历所述维诺图中所有图形，执行所述步骤122）至步骤123）。
2.根据权利要求1所述的检查双重图形制造约束的方法，其特征在于，所述步骤121）进一步包括，所述图形的物理信息包括所述图形的坐标，所述维诺图由外部库直接生成，输入所有图形各自的中心坐标，输出所述维诺图。
3.根据权利要求1所述的检查双重图形制造约束的方法，其特征在于，所述步骤122）进一步包括，
在所述维诺图中，遍历所有图形节点；
若存在图形节点与所选图形节点之间有边，则所述图形节点为邻接图形；
除所述所选图形外，与所述邻接图形存在邻接关系的为所述所选图形的次邻接图形。
4.根据权利要求1所述的检查双重图形制造约束的方法，其特征在于，所述步骤2）进一步包括，
底到顶约束：从底部一点出发到顶部一点结束的路径，所述图形个数为偶数；
底到底约束：从底部一点出发到底部一点结束的路径，所述图形个数为奇数；
顶到顶约束：从顶部一点出发到顶部一点结束的路径，所述图形个数为奇数；
环约束：一个环中的所述图形总个数为偶数。
5.根据权利要求1所述的检查双重图形制造约束的方法，其特征在于，所述步骤3）进一步包括，所述图形在路径上的位置是奇数位置，则所述图形是奇数性质，否则为偶数性质。
6.根据权利要求1所述的检查双重图形制造约束的方法，其特征在于，所述步骤4）进一步包括以下步骤：
41）建立底部图形集合和顶部图形集合；
42）以所述底部图形集合和所述顶部图形集合中任一图形位置为起点，逐一进行路径遍历。
7.根据权利要求6所述的检查双重图形制造约束的方法，其特征在于，所述步骤41）包括：
设置所述图形到标准单元水平边界的距离约束值；
所述底部图形集合包括与底部距离小于所述图形到标准单元水平边界的距离约束值的所有图形；
所述顶部图形集合包括与顶部距离小于所述图形到标准单元水平边界的距离约束值的所有图形。
8.根据权利要求6所述的检查双重图形制造约束的方法，其特征在于，所述步骤42）包括以下步骤：
421）选择所述底部图形集合或所述顶部图形集合中任一图形位置为起点；
422）将所述起点压入栈，并将所述起点和所述起点的奇偶性加入奇偶性访问集合；
423）获取当前栈顶元素信息；
424）判断是否存在所述栈顶元素未访问过的邻接点，若不存在，则弹出所述栈顶元素并返回步骤423），若存在，则进行步骤425）；
425）若所述奇偶性访问集合中包含所述邻接点，则停止搜索并返回步骤423），否则将所述邻接点和所述邻接点的奇偶性加入所述奇偶性访问集合；
426）若所述邻接点已在当前路径，则停止搜索并记录所述当前路径为环路径，进入步骤429），否则进入步骤427）；
427）将所述邻接点压入栈，判断所述邻接点是否属于所述顶部图形集合或底部图形集合，是则记录路径并进入步骤429），否则进入步骤428）；
428）判断所述栈是否为空，若为空，结束搜索，否则返回步骤423）；
429）根据所述路径约束的分类判断记录的所述路径是否违反约束，若违反，则所述路径上的所有图形为违反约束的图形，返回步骤428）。
9.根据权利要求8所述的检查双重图形制造约束的方法，其特征在于，在所述步骤422）之前，还包括，预先建立所述奇偶性访问集合，所述奇偶性访问集合包括所述图形和所述图形的奇偶性。
10.根据权利要求8所述的检查双重图形制造约束的方法，其特征在于，所述邻接点的奇偶性为当前栈中元素个数加一的一半。
11.根据权利要求8所述的检查双重图形制造约束的方法，其特征在于，在所述步骤423）之前，还包括，建立元素集合，管理当前栈中所有元素和其访问邻接点的关系。
12.根据权利要求8所述的检查双重图形制造约束的方法，其特征在于，所述步骤424）还包括，
当所述栈顶元素入栈时，获取所述栈顶元素的邻接点；
当所述栈顶元素出栈时，清空所述栈顶元素访问的邻接点。
13.根据权利要求8所述的检查双重图形制造约束的方法，其特征在于，在所述步骤426）之前，还包括：所述栈中的全部当前元素，按照入栈顺序组成路径，遍历所述栈中的图形，如果存在图形与所述邻接点相同，则所述邻接点已在当前路径。
14.根据权利要求8所述的检查双重图形制造约束的方法，其特征在于，所述步骤427）进一步包括：
若所述邻接点和所述起点都属于所述底部图形集合，则记录所述当前路径为底到底路径；
若所述邻接点和所述起点都属于所述顶部图形集合，则记录所述当前路径为顶到顶路径；
若所述邻接点属于所述底部图形集合且所述起点属于所述顶部图形集合，或所述邻接点属于所述顶部图形集合且所述起点属于所述底部图形集合，则记录所述当前路径为底到顶路径。
15.根据权利要求14所述的检查双重图形制造约束的方法，其特征在于，
遍历所述顶部图形集合中的每个图形，如果存在一个所述图形和所述邻接点的坐标相等，则所述邻接点属于所述顶部图形集合；
遍历所述底部图形集合中的每个图形，如果存在一个所述图形和所述邻接点的坐标相等，则所述邻接点属于所述底部图形集合。
16.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至15任一项所述的检查双重图形制造约束的方法步骤。
17.一种检查双重图形制造约束的设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行权利要求1至15任一项所述的检查双重图形制造约束的方法步骤。
CN201911226691.6A 2019-12-04 2019-12-04 一种检查双重图形制造约束的方法 Active CN110956015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911226691.6A CN110956015B (zh) 2019-12-04 2019-12-04 一种检查双重图形制造约束的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911226691.6A CN110956015B (zh) 2019-12-04 2019-12-04 一种检查双重图形制造约束的方法

Publications (2)

Publication Number Publication Date
CN110956015A CN110956015A (zh) 2020-04-03
CN110956015B true CN110956015B (zh) 2023-08-01

Family

ID=69979754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911226691.6A Active CN110956015B (zh) 2019-12-04 2019-12-04 一种检查双重图形制造约束的方法

Country Status (1)

Country Link
CN (1) CN110956015B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102663169A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计规则检查的方法及其***
CN109359321A (zh) * 2018-08-24 2019-02-19 南京理工大学 一种拓扑优化与点阵结构结合的轻量化连接铰优化方法
CN110319845A (zh) * 2018-03-30 2019-10-11 日本电气株式会社 用于确定两点之间的可达路径的方法、装置和***

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103246770B (zh) * 2013-05-08 2015-10-14 南京大学 一种基于活动图模型的***行为仿真方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102663169A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计规则检查的方法及其***
CN110319845A (zh) * 2018-03-30 2019-10-11 日本电气株式会社 用于确定两点之间的可达路径的方法、装置和***
CN109359321A (zh) * 2018-08-24 2019-02-19 南京理工大学 一种拓扑优化与点阵结构结合的轻量化连接铰优化方法

Also Published As

Publication number Publication date
CN110956015A (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
US9594867B2 (en) DRC-based hotspot detection considering edge tolerance and incomplete specification
US8863051B2 (en) Hierarchical feature extraction for electrical interaction calculations
US8516402B1 (en) Method and apparatus for automatically fixing double patterning loop violations
US8473874B1 (en) Method and apparatus for automatically fixing double patterning loop violations
US9659138B1 (en) Methods, systems, and computer program product for a bottom-up electronic design implementation flow and track pattern definition for multiple-patterning lithographic techniques
US8468470B2 (en) Multi-patterning method
US6996790B2 (en) System and method for generating a two-dimensional yield map for a full layout
US9904756B1 (en) Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with lateral fills in electronic designs
US9171124B2 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
CN102663169B (zh) 集成电路版图设计规则检查的方法及其***
US8595662B1 (en) Methods, systems, and articles of manufacture for implementing a physical design of an electronic circuit with automatic snapping
US8984465B1 (en) Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design
US8732628B1 (en) Method and system for photomask assignment for double patterning technology
Ding et al. Pin accessibility-driven detailed placement refinement
JP2011124423A (ja) セルライブラリ、レイアウト方法およびレイアウト装置
US8930869B2 (en) Method, program, and apparatus for aiding wiring design
TW200933290A (en) Steiner tree based approach for polygon fracturing
US8645902B1 (en) Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness
US11983476B2 (en) Technology-independent line end routing
US7844939B2 (en) Mask pattern correction program and system
US7647569B2 (en) Systems, methods, and computer-readable media for adjusting layout database hierarchies for more efficient database processing and storage
TW200525696A (en) Pattern(totem)forming method for a semiconductor device
Tian et al. Triple patterning aware detailed placement with constrained pattern assignment
US8719737B1 (en) Method and apparatus for identifying double patterning loop violations
US11966682B2 (en) Fast independent checker for extreme ultraviolet (EUV) routing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Applicant after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Applicant before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant