CN110954229B - 温度检测电路、温度检测设备、芯片及电路结构 - Google Patents

Abstract

本申请实施例提供了一种温度检测电路、温度检测设备、芯片及电路结构，该温度检测电路包括：MOS管温度感应单元，用于感应温度并输出与温度呈正相关的指数关系的漏电流；电流感应单元，其与MOS管温度感应单元连接；计数单元，用于参考预设时钟信号在预设时间段内对所述第一信号的周期数进行计数得到计数值；处理单元，用于根据计数值、指数关系、第一线性关系以及预设时间段计算MOS管温度感应单元感应到温度值。本申请通过采用MOS管温度感应单元来感应温度并输出与温度呈正相关的指数关系的漏电流，使得电流在全温度范围内的变化幅度较大，可以提高了温度检测的准确度以及检测灵敏度。

Description

温度检测电路、温度检测设备、芯片及电路结构

技术领域

本申请涉及温度检测技术领域，具体而言，涉及一种温度检测电路、温度检测设备、芯片及电路结构。

背景技术

近些年来，集成电路飞速发展，工艺制造水平不断进步。单位芯片面积上的元器件数目越来越多，芯片的发热量也越来越大。对于CPU这类规模较大的芯片，片上的温度分布范围广，更需要能够多处检测芯片温度。

传统的温度检测电路结构大部分利用三极管产生与温度成正相关的PTAT电压或者与温度成负相关的CTAT电压，再将PTAT电压或者CTAT电压模拟量转换为数字量。但是，采用这种方法时，感应到的温度与产生的电压呈线性关系，使得电压在全温度范围内的变化幅度较小，其检测精确度极其依赖模数转换器精确度，且易受电源电压影响。

针对上述问题，目前尚未有有效的技术解决方案。

发明内容

本申请实施例的目的在于提供一种温度检测电路、温度检测设备、芯片及电路结构，通过感应温度产生与温度呈正相关的指数关系的漏电流，可以提高温度检测的准确度。

第一方面，本申请实施例提供了一种温度检测电路，包括：

MOS管温度感应单元，用于感应温度并输出与温度呈正相关的指数关系的漏电流；

电流感应单元，其与所述MOS管温度感应单元连接，以用于感应所述漏电流的电流值并输出第一信号，所述第一信号的频率与所述电流值呈正相关的第一线性关系；

计数单元，其与所述电流感应单元连接，以接入所述第一信号并用于参考预设时钟信号在预设时间段内对所述第一信号的周期数进行计数得到计数值；

处理单元，用于根据所述计数值、所述指数关系、所述第一线性关系以及所述预设时间段计算MOS管温度感应单元感应到温度值。

本申请实施例通过采用MOS管温度感应单元来感应温度并输出与温度呈正相关的指数关系的漏电流，从而使得电流在全温度范围内的变化大，可以提高了温度检测的准确度以及检测灵敏度。

可选地，在本申请实施例所述的温度检测电路中，所述MOS管温度感应单元包括：

第一NMOS管，所述第一NMOS管处于关断状态并用于感应温度以输出与温度呈正相关的指数关系的漏电流；

限压模块，其一端与所述第一NMOS管的漏极连接，其另一端与所述电流感应单元连接，所述限压模块用于对所述第一NMOS管的源、漏极电压进行限压。

本申请实施例通过采用该限压模块来对该第一NMOS管的源、漏极电压进行限压，避免该源、漏极电压随着温度以及电源电压的改变而改变，进而去除了由于源、漏极电压导致的电流变化，可以提高温度检测的准确度。

可选地，在本申请实施例所述的温度检测电路中，所述限压模块包括：

第二NMOS管，其源极与所述第一NMOS管的漏极连接，其漏极与所述电流感应单元连接；

控制电压产生结构，其用于感应温度并输出与温度呈负相关的第一关系的控制电压至所述第二NMOS管的栅极，以通过所述第二NMOS管对所述第一NMOS管的源、漏极电压进行限制，以使得所述第一NMOS管的源、漏极电压在预设误差范围内保持在不变。

本申请实施例通过采用该第二NMOS管及控制电压产生结构来对该第一NMOS管的源、漏极电压进行限压，可以避免该源、漏极电压随着温度以及电源电压的改变而改变，进而去除了由于源、漏极电压导致的电流变化，可以提高温度检测的准确度。

可选地，在本申请实施例所述的温度检测电路中，所述控制电压产生结构包括第三NMOS管、第四NMOS管、第一电阻以及第一电流放大结构；

所述第三NMOS管的源极与所述第一电阻的一端连接并接地，所述第三NMOS管的栅极、所述第四NMOS管的源极以及所述第一电阻的另一端连接，所述第一电流放大结构的输入端与所述第四NMOS管的漏极连接，所述第一电流放大结构的输出端与所述第四NMOS管的栅极、所述第三NMOS管的漏极连接以及所述第二NMOS管的栅极连接。

本申请实施例通过该第三NMOS管以及第四NMOS管来产生与温度呈负相关的控制电压，通过将该与温度呈负相关的控制电压施加到该第二NMOS管的栅极，从而实现了对该第一NMOS管的源\漏电压的限定，使得该第一NMOS管的源\漏电压在预设误差范围内保持恒定，而不会随着温度以及电源电压的的改变而改变，可以去除由于第一NMOS管的源\漏电压变化而引起的漏电流变化，可以提高检测的精确度。

可选地，在本申请实施例所述的温度检测电路中，所述控制电压产生结构包括第十三MOS管以及第十四MOS管，所述第十三MOS管以及第十四MOS管均为NMOS管；所述第十三MOS管的漏极接入参考电流,所述第十三MOS管的栅极与漏极连接作为控制电压输出点并与所述第二NMOS管的栅极电连接。

本申请实施例通过该第十三MOS管以及第十四MOS管来产生与温度呈负相关的控制电压，具有结构简单，节约布板面积的有益效果。

可选地，在本申请实施例所述的温度检测电路中，所述MOS管温度感应单元还包括第二电流放大结构；

所述限压模块的输出端通过所述第二电流放大结构与所述电流感应单元连接，所述第二电流放大结构用于将所述限压模块输出的漏电流放大预设倍数；

而所述处理单元用于根据所述计数值、所述指数关系、所述第一线性关系、所述预设时间段以及所述预设倍数计算MOS管温度感应单元感应到温度值。

本申请实施例通过该第二电流放大结构的放大可以将漏电流提高到电流感应单元的感应范围内，可以提高温度检测的准确度以及灵敏度。

可选地，在本申请实施例所述的温度检测电路中，所述第二电流放大结构为共源共栅电流镜。

本申请实施例通过共源共栅电流镜可以提高电流幅度放大的精准度，避免由于电流放大倍数的误差导致后续计算温度值时出现偏差。

可选地，在本申请实施例所述的温度检测电路中，所述电流感应单元包括N个级连的全差分延时单元以及一D2S转换器，其中，N为大于2的偶数；所述D2S转换器为差分转单端转换器；

第一级的全差分延时单元的正相输入端与第N级的全差分延时单元的正相输出端连接，第一级的全差分延时单元的负相输入端与第N级的全差分延时单元的负相输出端连接，第N-1级的全差分延时单元的正相输出端与的第N级的全差分延时单元的负相输入端连接，第N-1级的全差分延时单元的负相输出端与的第N级的全差分延时单元的正相输入端连接，第N级的全差分延时单元的正相输出端以及反相输出端分别与所述D2S转换器的两个输入端分别连接，所述D2S转换器的输出端与所述计数单元连接，所述N个级连的全差分延时单元的偏置电流输入端均与所述MOS管温度感应单元的输出端连接。

可选地，在本申请实施例所述的温度检测电路中，所述电流感应单元N个级联的反相器，其中，N为大于2的奇数；

第一级的反相器的输入端与第N级的反相器的输出端连接，第N-1级的反相器的输出端与该第N级的反相器的输入端连接，每一所述反相器的偏置电流输入端均与所述MOS管温度感应单元的输出端连接。

第二方面，本申请实施例还提供了一种温度检测设备，包括上述任一项所述的温度检测电路。

第三方面，本申请实施例还提供了一种芯片，包括：半导体基板以及集成于所述半导体基板上的集成电路，所述集成电路包括预设功能电路以及用于对所述半导体基板进行温度检测的温度检测电路，所述温度检测电路为上述任一项所述的温度检测电路。

可选地，在本申请实施例所述的芯片中，所述半导体基板包括一功能区域以及多个检测区域；

所述预设功能电路设置于所述功能区域，每一所述检测区域设置有一所述温度检测电路。

第四方面，本申请实施例还提供了一种电路结构，包括芯片以及***电路，所述芯片包括半导体基板以及集成于所述半导体基板上的集成电路，所述集成电路包括预设功能电路以及用于对所述半导体基板进行温度感应的MOS管温度感应单元；

所述***电路包括电流感应单元、计数单元、处理单元，所述MOS管温度感应单元、所述电流感应单元、所述计数单元以及所述处理单元依次电连接以形成上述任一项所述的温度检测电路。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本申请实施例提供的温度检测电路的一种原理框图。

图2是本申请实施例提供的温度检测电路的另一种原理框图。

图3是本申请实施例提供的温度检测电路的温度感应单元的电路结构图。

图4是本申请实施例提供的温度检测电路的控制电压产生结构的第一种电路结构图。

图5是本申请实施例提供的温度检测电路的控制电压产生结构的第二种电路结构图。

图6是本申请实施例提供的温度检测电路的电流感应单元的一种电路结构图。

图7是本申请实施例提供的温度检测电路的电流感应单元的另一种电路结构图。

图8是本申请实施例提供的芯片的结构示意图。

图标：10-MOS管温度感应单元、20-电流感应单元、30-计数单元以及40-处理单元、11-第一NMOS管、12-限压模块、13-第二电流放大结构、21a-全差分延时单元、22a-D2S转换器、21b-反相器、121-第二NMOS管、122-控制电压产生结构、1221-第一电流放大结构。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参照图1，图1是本申请一些实施例中的一种温度检测电路的原理框图。该温度检测电路包括MOS管温度感应单元10、电流感应单元20、计数单元30以及处理单元40。其中，该MOS管温度感应单元10、电流感应单元20、计数单元30以及处理单元40依次连接。

其中，该MOS管温度感应单元10用于感应温度并输出与温度变化呈正相关的指数关系的漏电流；该电流感应单元20用于感应漏电流的电流值并输出第一信号；第一信号的频率与漏电流的电流值呈正相关的第一线性关系；该计数单元30用于接入第一信号并用于参考预设时钟信号在预设时间段内对所述第一信号的周期数进行计数得到计数值，并输出计数值给该处理单元40。该处理单元40用于根据该指数关系、该第一线性关系、该预设时间段以及该计数值计算得到温度值。

其中，由于该MOS管感应单元10与温度的变化呈正对应的指数关系，例如，当温度降低时，该MOS管温度感应单元10输出的漏电流呈指数级减小，当该温度升高时，该MOS管温度感应单元10输出的漏电流呈指数级增大；正是由于该MOS管感应单元10与温度的变化呈正对应的指数关系，使得电流在全温度范围内的变化幅度大，从而提高了温度检测的准确度以及灵敏度。

请参照图2，该MOS管温度感应单元10包括：第一NMOS管11、一限压模块12以及第二电流放大结构13。其中，该第一NMOS管11的源极与栅极连接并接地，该第一NMOS管11的漏极与该限压模块12的输入端连接，该限压模块12的输出端与该第二电流放大结构13输入端连接，该第二电流放大结构13的输出端与电流感应单元20连接。

该第一NMOS管11用于感应温度并输出与温度呈正相关的指数关系的漏电流。其中，第一NMOS管11的在关断状态下等效电阻R_off与a×e^-bT成正比，因此，该漏电流Ioff与V_DS×e^-bT/a成正比，其中，该V_DS为该第一NMOS管11的源\漏电压，T为温度，a为系数。

该限压模块12用于对处于关断区的第一NMOS管11的源\漏电压进行限压，使得该第一NMOS管11的源\漏电压在预设误差范围内保持在一个固定值，避免由于源\漏电压改变的因素引起的漏电流改变。

第二电流放大结构13用于将第一NMOS管11输出的漏电流进行预设比例的放大，例如，放大10倍、20倍等。当然，可以理解地，该第二电流放大结构13并非必不可少的。本申请实施例通过该第二电流放大结构13的放大可以将漏电流提高到电流感应单元20的感应范围内，可以提高温度检测的准确度以及灵敏度。当然，如果该MOS管温度感应单元10采用了该第二电流放大结构13来对第一NMOS管11输出的漏电流放大预设倍数时，那么该处理单元40在计算该温度值时，需要将该预设倍数参考进去。如果该MOS管温度感应单元10没有采用该第二电流放大结构13，则该处理单元40在计算该温度值时无需考虑该预设倍数。

其中，该限压模块12包括第二NMOS管121以及控制电压产生结构122。该第二NMOS管121的源极与第一NMOS管11的漏极连接，该第二NMOS管121的漏极与该第二电流放大结构13的输入端连接。当然，如果不存在该第二电流放大结构13，该第二NMOS管121的漏极可以直接于电流感应单元20连接。该控制电压产生结构122用于感应温度并输出与温度变化呈负对应关系的控制电压至第二NMOS管121的栅极，以通过第二NMOS管121对第一NMOS管11的漏极电压进行限压，使得该第一NMOS管11的源\漏电压在误差范围内保持恒定，可以去除由于第一NMOS管的源\漏电压变化而引起的漏电流变化，从而可以提高检测的精确度。

具体地，该控制电压产生结构122有多种实现方式。

第一种方式，如图3所示，该控制电压产生结构122包括第三NMOS管T3、第四NMOS管T4、第一电阻R1以及第一电流放大结构1221。

该第三NMOS管T3的源极与该第一电阻R1的一端连接并接地，该第三NMOS管T3的栅极、第四NMOS管T4的源极以及第一电阻R1的另一端连接，第一电流放大结构1221的输入端与第四NMOS管T4的漏极连接，第一电流放大结构1221的输出端与第四NMOS管T4的栅极、第三NMOS管T3的漏极以及第二NMOS管121的栅极连接。该第一电流放大结构1221的输出端与第四NMOS管T4的栅极、第三NMOS管T3的漏极连接形成的公共节点输出该与温度变化呈负对应关系的控制电压VREF至该第二MOS管121的栅极。

其中，该第一电流放大结构1221可以采用电流镜，例如，采用第五MOS管T5、第六MOS管T6、第七MOS管T7以及第八MOS管T8连接形成的共源共栅电流镜，共源共栅电流镜的共源端接入外部供电电压。第五MOS管T5、第六MOS管T6、第七MOS管T7以及第八MOS管T8均为PMOS管。该第五MOS管T5的源极与该第六MOS管T6的源极连接并接入外部供电电压，该第五MOS管T5的栅极、该第六MOS管T6的栅极以及该第五MOS管T5的漏极、第七MOS管T7的源极连接，该第六MOS管T6的漏极与该第八MOS管T8的源极连接，该第八MOS管T8的栅极、该第七MOS管T7的栅极以及该第七MOS管T7的漏极连接作为该第一电流放大结构1221的输入端，该第八MOS管T8的漏极作为该第一电流放大结构1221的输出端。当然，可以理解地，该第一电流放大结构1221还可以采用两个MOS管连接形成的电流镜。

第二种方式，如图4所示，该控制电压产生结构122包括第十三MOS管T13以及第十四MOS管T14，第十三MOS管T13以及第十四MOS管T14均为NMOS管。该第十三MOS管T13的漏极接入参考电流RefI,该第十三MOS管的栅极与漏极连接作为控制电压Vref输出点并与第二NMOS管121电连接。

第三种方式，如图5所示，该控制电压产生结构122包括第一晶体三极管Q1，该第一晶体三极管Q1为PNP晶体三极管。该第一晶体三极管Q1的发射极接入预设的参考电流RefI，该第一晶体三极管Q1的集电极与基极连接并接地。该第一晶体三极管Q1的发射极作为控制电压vref输出点，该第一晶体三极管Q1的发射极与该第二NMOS管的栅极连接。

当然，以上三种控制电压产生结构122的实现方式并不构成对该控制电压产生结构122的限定，还可以采用其他方式来构成该控制电压产生结构122，在此不一一列举。

继续参照图3，该第二电流放大结构13可以采用电流镜，例如，该第二电流放大结构13为共源共栅电流镜；该第二电流放大结构13包括第九MOS管T9、第十MOS管T10、第十一MOS管T11以及第十二MOS管T12。第九MOS管T9、第十MOS管T10、第十一MOS管T11以及第十二MOS管T12均为PMOS管。该第九MOS管T9的源极以及该第十MOS管T10的源极连接并连接外部电源，该第九MOS管T9的栅极、该第十MOS管T10的栅极以及该第九MOS管T9的漏极、第十一MOS管T11的源极连接，该第十MOS管T10的漏极与该第十二MOS管T12的源极连接，该第十二MOS管T12的栅极、该第十一MOS管T11的栅极以及该第十一MOS管T11的漏极连接作为该第二电流放大结构13的输入端，该第十二MOS管T12的漏极作为该第二电流放大结构13的输出端。该漏极电流I_off从该第二电流放大结构13的输入端输入，并从该第二电流放大结构13的输出端输出得到放大后的电流I。

可以理解地，在一些实施例中，该第二电流放大结构13还可以采用其他常见的电流放大电路，例如，可以采用两个PMOS管构成的电流镜，其为现有技术，在此不过多描述。

在一些实施例中，该电流感应单元20为电流控制振荡单元。该电流感应单元20的偏置电流端接入该经过该第二电流放大结构13放大预设倍数的漏电流作为偏置电流，该电流控制振荡单的输出的信号的频率与该偏置电流的正相关。该电流感应单元20可以由偶数级的全差分延迟单元实现，也可以采用奇数个级联的反相器实现。

在一些实施例中，请参照图6，该电流感应单元20包括N个全差分延时单元21a以及一D2S(Differential to Single-Ended，差分转单端)转换器22a，其中，N为大于2的偶数。其中，该第一级的全差分延时单元21a的正相输入端与第N级全差分延时单元21a的正相输出端连接，第一级的全差分延时单元21a的负相输入端与第N级的全差分延时单元21a的负相输出端连接，第N-1级的全差分延时单元21a的正相输出端与的第N级的全差分延时单元21a的负相输入端连接，第N-1级的全差分延时单元21a的负相输出端与的第N级全差分延时单元21a的正相输入端连接，所述第N级的全差分延时单元21a的正相输出端以及反相输出端分别与所述D2S转换器22a的两个输入端连接，所述D2S转换器22a的输出端与计数单元30连接。其中，该N个全差分延时单元21a实现对该漏电流的感应，该D2S转换器22a将两路输出的信号转换为一路输出的第一信号，该第一信号被传递给该计数单元30进行计数。

在一些实施例中，请参照图7，该电流感应单元20包括N个级联的反相器21b，其中，N为大于2的奇数；该第一级的反相器21b的输入端与第N级的反相器21b的输出端连接，该第N-1级的反相器21b的输出端与该第N级的反相器21b的输入端连接，每一所述反相器21b的偏置电流输入端均与MOS管温度感应单元10的输出端连接。N个级联的反相器21b输出的信号的频率与偏置电流输入端正相关。

该计数单元30可以采用硬件计数器，也可以采用具有软件计数功能的芯片。该技术单元30接入预设时钟信号，并以该预设时钟信号作为参考，在预设时间段内对该第一信号的周期数进行计数。该计数单元30输出的计数值与该预设时间段的长度呈正比，与该电流感应单元20输出的第一信号的频率呈反比，也即是呈反相关的第二关系。该第一信号的频率与该MOS管温度感应单元10输出的漏电流呈正相关的第一线性关系，而该漏电流与该温度呈正相关的指数关系。因此，可以通过多次数据采集计算出该第一线性关系、该第二关系以及该指数关系，并将该第一线性关系、该第二关系以及该指数关系存储在处理单元40中，该处理单元40在接收到该计数值时，就可以根据该第一线性关系、该第二关系以及该指数关系计算出该温度感应单元当前感应的温度值；当然，如果该电流感应单元20采用了电流放大结构，则该处理单元40在计算该温度值时需要将该电流放大结构的放大倍数参考在内，如果未采用电流放大结构则无需参考。

由上可知，本申请实施例通过采用MOS管温度感应单元来感应温度并输出与温度呈正相关的指数关系的漏电流，从而使得电流在全温度范围内的变化大，可以提高了温度检测的准确度以及检测灵敏度；并且由于采用该第二NMOS管及控制电压产生结构来对该第一NMOS管的源、漏极电压进行限压，可以避免该源、漏极电压随着温度改变以及电源电压的改变而改变，进而去除了由于第一NMOS管的源、漏极电压的改变导致的电流变化，可以进一步提高温度检测的准确度。

本申请实施例还提供了一种温度检测设备，其包括上述任意实施例中的温度检测电路。

请参照图8，本申请实施例还提供了一种芯片。该芯片包括：半导体基板201以及集成于所述半导体基板201上的集成电路，所述集成电路包括预设功能电路202以及用于对所述半导体基板201进行温度检测的温度检测电路203，所述温度检测电路203为上述任实施例中的温度检测电路。

可以理解地，半导体基板201包括一功能区域以及多个检测区域；预设功能电路202设置于功能区域，每一检测区域设置有一温度检测电路203。该预设功能电路202为用于实现该芯片的主功能的芯片。例如，该预设功能电路202可以为实现定位的定位电路、实现复杂运算的运算电路，当然在这里不进行一一列举。其中，该多个检测区域可以被该功能区域包裹在内，或者部分包裹。

由于温度检测电路采用MOS管来进行温度感应，大大降低了其尺寸面积，因此，可以将该温度检测电路集成在芯片中，从而使得预设功能芯片还附带有温度检测功能，大大提高了芯片的集成度，并且具有温度检测功能，由于温度检测电路直接设置在芯片的半导体基板上，使得温度检测更灵敏以及准确。

本申请实施例还提供了一种电路结构，包括芯片以及***电路，芯片包括半导体基板以及集成于所述半导体基板上的集成电路，集成电路包括预设功能电路以及用于对所述半导体基板进行温度感应的MOS管温度感应单元；***电路包括电流感应单元、计数单元、处理单元，所述MOS管温度感应单元、电流感应单元、计数单元以及处理单元依次电连接以形成上述任一项实施例中的温度检测电路。

与图8所示的实施例相比，本实施例通过将用来感应温度的MOS管温度感应单元集成在半导体基板上，将电流感应单元、计数单元、处理单元集成在***电路中，从而在保证对芯片的温度检测的灵敏度的基础上，还精简了芯片的电路结构。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种温度检测电路，其特征在于，包括：

MOS管温度感应单元，用于感应温度并输出在关断区与温度呈正相关的指数关系的漏电流；

电流感应单元，其与所述MOS管温度感应单元连接，以用于感应所述漏电流的电流值并输出第一信号，所述第一信号的频率与所述电流值呈正相关的第一线性关系；

计数单元，其与所述电流感应单元连接，以接入所述第一信号并用于参考预设时钟信号在预设时间段内对所述第一信号的周期数进行计数得到计数值；

处理单元，用于根据所述计数值、所述指数关系、所述第一线性关系以及所述预设时间段计算MOS管温度感应单元感应到温度值。

2.根据权利要求1所述的温度检测电路，其特征在于，所述MOS管温度感应单元包括：

第一NMOS管，所述第一NMOS管处于关断状态并用于感应温度以输出与温度呈正相关的指数关系的漏电流；

限压模块，其一端与所述第一NMOS管的漏极连接，其另一端与所述电流感应单元连接，所述限压模块用于对所述第一NMOS管的源、漏极电压进行限压。

3.根据权利要求2所述的温度检测电路，其特征在于，所述限压模块包括：

第二NMOS管，其源极与所述第一NMOS管的漏极连接，其漏极与所述电流感应单元连接；

控制电压产生结构，其用于感应温度并输出与温度呈负相关的第一关系的控制电压至所述第二NMOS管的栅极，以通过所述第二NMOS管对所述第一NMOS管的源、漏极电压进行限制，以使得所述第一NMOS管的源、漏极电压在预设误差范围内保持在不变。

4.根据权利要求3所述的温度检测电路，其特征在于，所述控制电压产生结构包括第三NMOS管、第四NMOS管、第一电阻以及第一电流放大结构；

所述第三NMOS管的源极与所述第一电阻的一端连接并接地，所述第三NMOS管的栅极、所述第四NMOS管的源极以及所述第一电阻的另一端连接，所述第一电流放大结构的输入端与所述第四NMOS管的漏极连接，所述第一电流放大结构的输出端与所述第四NMOS管的栅极、所述第三NMOS管的漏极连接以及所述第二NMOS管的栅极连接。

5.根据权利要求3所述的温度检测电路，其特征在于，所述控制电压产生结构包括第十三MOS管以及第十四MOS管，所述第十三MOS管以及第十四MOS管均为NMOS管；所述第十三MOS管的漏极接入参考电流,所述第十三MOS管的栅极与漏极连接作为控制电压输出点并与所述第二NMOS管的栅极电连接。

6.根据权利要求2-5任一项所述的温度检测电路，其特征在于，所述MOS管温度感应单元还包括第二电流放大结构；

所述限压模块的输出端通过所述第二电流放大结构与所述电流感应单元连接，所述第二电流放大结构用于将所述限压模块输出的漏电流放大预设倍数；

而所述处理单元用于根据所述计数值、所述指数关系、所述第一线性关系、所述预设时间段以及所述预设倍数计算MOS管温度感应单元感应到温度值。

7.根据权利要求6所述的温度检测电路，其特征在于，所述第二电流放大结构为共源共栅电流镜。

8.根据权利要求2-5任一项所述的温度检测电路，其特征在于，所述电流感应单元包括N个级连的全差分延时单元以及一D2S转换器，其中，N为大于2的偶数；所述D2S转换器为差分转单端转换器；

第一级的全差分延时单元的正相输入端与第N级的全差分延时单元的正相输出端连接，第一级的全差分延时单元的负相输入端与第N级的全差分延时单元的负相输出端连接，第N-1级的全差分延时单元的正相输出端与的第N级的全差分延时单元的负相输入端连接，第N-1级的全差分延时单元的负相输出端与的第N级的全差分延时单元的正相输入端连接，第N级的全差分延时单元的正相输出端以及反相输出端分别与所述D2S转换器的两个输入端分别连接，所述D2S转换器的输出端与所述计数单元连接，所述N个级连的全差分延时单元的偏置电流输入端均与所述MOS管温度感应单元的输出端连接。

9.根据权利要求2-5任一项所述的温度检测电路，其特征在于，所述电流感应单元包括N个级联的反相器，其中，N为大于2的奇数；

第一级的反相器的输入端与第N级的反相器的输出端连接，第N-1级的反相器的输出端与该第N级的反相器的输入端连接，每一所述反相器的偏置电流输入端均与所述MOS管温度感应单元的输出端连接。

10.一种温度检测设备，其特征在于，包括权利要求1-9任一项所述的温度检测电路。

11.一种芯片，其特征在于，包括：半导体基板以及集成于所述半导体基板上的集成电路，所述集成电路包括预设功能电路以及用于对所述半导体基板进行温度检测的温度检测电路，所述温度检测电路为权利要求1-9任一项所述的温度检测电路。

12.根据权利要求11所述的芯片，其特征在于，所述半导体基板包括一功能区域以及多个检测区域；

所述预设功能电路设置于所述功能区域，每一所述检测区域设置有一所述温度检测电路。

13.一种电路结构，其特征在于，包括芯片以及***电路，所述芯片包括半导体基板以及集成于所述半导体基板上的集成电路，所述集成电路包括预设功能电路以及用于对所述半导体基板进行温度感应的MOS管温度感应单元；

所述***电路包括电流感应单元、计数单元、处理单元，所述MOS管温度感应单元、所述电流感应单元、所述计数单元以及所述处理单元依次电连接以形成权利要求1-9任一项所述的温度检测电路。

Images