CN110931434A - 芯片密封环结构及其制备方法、半导体芯片及其制备方法 - Google Patents
芯片密封环结构及其制备方法、半导体芯片及其制备方法 Download PDFInfo
- Publication number
- CN110931434A CN110931434A CN201811101121.XA CN201811101121A CN110931434A CN 110931434 A CN110931434 A CN 110931434A CN 201811101121 A CN201811101121 A CN 201811101121A CN 110931434 A CN110931434 A CN 110931434A
- Authority
- CN
- China
- Prior art keywords
- chip
- metal layer
- seal ring
- layer pattern
- ring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 546
- 229910052751 metal Inorganic materials 0.000 claims abstract description 366
- 239000002184 metal Substances 0.000 claims abstract description 366
- 238000002955 isolation Methods 0.000 claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 claims abstract description 63
- 239000007788 liquid Substances 0.000 claims abstract description 54
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 230000000903 blocking effect Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 92
- 230000004888 barrier function Effects 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 6
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 16
- 239000001301 oxygen Substances 0.000 abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 abstract description 16
- 238000002161 passivation Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 24
- 239000007789 gas Substances 0.000 description 14
- 230000003628 erosive effect Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- DZPJVKXUWVWEAD-UHFFFAOYSA-N [C].[N].[Si] Chemical compound [C].[N].[Si] DZPJVKXUWVWEAD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种芯片密封环结构及其制备方法、半导体芯片及其制备方法，其中，芯片密封环结构的制备方法包括：提供芯片，芯片的主动面上形成有底保护层；于底保护层上形成密封环金属层图案，密封环金属层图案位于芯片的主动面周边；于底保护层上形成绝缘介质层，绝缘介质层具有暴露密封环金属层图案的隔离开口，隔离开口还暴露底保护层；于绝缘介质层上及隔离开口内形成防潮层，防潮层覆盖密封环金属层图案的第一暴露部位以及底保护层在隔离开口内的第二暴露部位。本发明在密封环金属层图案表面形成防潮层，能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，大大增强了气液阻挡能力。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种芯片密封环结构及其制备方法、半导体芯片及其制备方法。
背景技术
由于硅材料具有脆性，在对晶圆进行切割时，切割刀的切割方式会对晶圆的正面和背面产生一定的机械应力，这样可能会在芯片的边缘产生崩角。崩角问题会降低芯片的机械强度，一开始的芯片边缘裂隙在后面的封装工艺中或在芯片产品的使用中会进一步扩散，从而很可能造成芯片断裂，从而导致芯片的电性失效。为了保护芯片内部电路、防止划片损伤、提高芯片可靠性，通常会在芯片***设计芯片密封环(Seal Ring，SR)结构。如图1所示，芯片密封环结构包括介于晶圆的切割道(Scribe Lane，SL)20和芯片10周围区域(Periphery Region，PR)之间的密封环金属层图案12。当沿着切割道进行晶圆切割工艺时，芯片密封环结构可以阻挡由上述晶圆切割工艺造成的从切割道至芯片的不想要的应力扩展与破裂。并且，芯片密封环结构还具有抵抗气液侵蚀能力，可以阻挡水汽或其他化学污染源的渗透与损害。在现今的半导体技术中，半导体组件的尺寸微缩，对芯片密封环的破裂阻挡能力与气液屏蔽能力提出了更高的要求。而在现有制程中，金属层在制程过程中直接暴露在空气中会受到氧气、水汽或其他气液的氧化或侵蚀，现有芯片密封环结构主要是对氧气进行阻挡以避免金属层被氧化，而对水汽或其他气液的抵抗侵蚀能力较差，从而使得芯片的电性、可靠性都会受到影响。因此，如何在不降低阻挡应力扩展等能力的情况下，增强芯片密封环结构的气液阻挡能力，是亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片密封环结构及其制备方法、半导体芯片及其制备方法，用于解决现有技术中芯片密封环结构抵抗气液侵蚀能力较差，导致芯片的电性、可靠性受到影响的问题。
为实现上述目的及其他相关目的，本发明提供一种芯片密封环结构的制备方法，其中，所述芯片密封环结构的制备方法至少包括如下步骤：
提供芯片，所述芯片的主动面上形成有底保护层；
于所述底保护层上形成密封环金属层图案，所述密封环金属层图案位于所述芯片的主动面周边；
于所述底保护层上形成绝缘介质层，所述绝缘介质层具有隔离开口，所述隔离开口暴露所述密封环金属层图案和所述底保护层；
于所述绝缘介质层上及所述隔离开口内形成防潮层，所述防潮层覆盖所述密封环金属层图案的第一暴露部位以及所述底保护层在所述隔离开口内的第二暴露部位；
其中，所述芯片密封环结构通过覆盖在所述密封环金属层图案上的所述防潮层来增强气液阻挡能力，从而避免所述密封环金属层图案受到气液氧化或侵蚀。
优选地，于所述底保护层上形成绝缘介质层的过程中，包括：
于所述底保护层上形成绝缘介质临时层以覆盖所述密封环金属层图案和所述底保护层；
于所述绝缘介质临时层上设置第一光罩，其中，所述第一光罩的光罩开口对准于所述密封环金属层图案区域；以及
利用所述第一光罩的所述光罩开口，刻蚀所述绝缘介质临时层，直至暴露所述密封环金属层图案，得到具有所述隔离开口的所述绝缘介质层，所述隔离开口对应所述光罩开口
优选地，在刻蚀所述绝缘介质临时层的过程中，刻蚀停止于所述底保护层。
优选地，所述密封环金属层图案(12)包括至少一个连续金属环结构，所述隔离开口(132)暴露所述密封环金属层图案(12)的至少一个连续金属环结构，所述连续金属环结构由多个阻障层(122)和金属层(121)以及插塞部(123)交错堆栈形成，且所述金属层(121)之间通过所述阻障层(122)和所述插塞部(123)来实现金属互连。
优选地，所述隔离开口的宽度大于等于所述密封环金属层图案的宽度，以使所述隔离开口完全暴露所述密封环金属层图案。
优选地，所述隔离开口的宽度小于所述密封环金属层图案的宽度，以使所述隔离开口部分暴露所述密封环金属层图案，且所述密封环金属层图案局部嵌埋于所述绝缘介质层中。
优选地，所述防潮层的材料包含氮化物或者氮氧化物，所述底保护层的材料包含硅碳氮，所述绝缘介质层的材料包含氧化物。
优选地，所述芯片密封环结构的制备方法还包括：
于所述防潮层上形成顶遮盖层。
为实现上述目的及其他相关目的，本发明提供一种半导体芯片的制备方法，其中，所述半导体芯片的制备方法至少包括：采用如上所述的芯片密封环结构的制备方法制备芯片密封环结构。
为实现上述目的及其他相关目的，本发明提供一种半导体芯片的制备方法，其中，所述半导体芯片的制备方法至少包括：
提供晶圆，所述晶圆上制备有若干个芯片以及位于相邻芯片之间的切割道；
采用如上所述的芯片密封环结构的制备方法，在所述芯片的周围区域与所述切割道之间制备芯片密封环结构；其中，在形成所述密封环金属层图案的同时形成焊盘金属层图案，所述焊盘金属层图案位于所述芯片的周围区域内，且所述焊盘金属层图案被部分包裹于所述绝缘介质层内；
于所述焊盘金属层图案的上方形成焊盘开口，以暴露所述芯片的焊盘区域。
优选地，于所述焊盘金属层图案的上方形成焊盘开口的过程中，包括：
于所述防潮层上形成顶遮盖层；
于所述顶遮盖层上设置第二光罩；
利用所述第二光罩对所述顶遮盖层进行图案化处理，并刻蚀所述防潮层和所述绝缘介质层，直至暴露所述焊盘金属层图案以形成所述焊盘开口，所述焊盘金属层图案暴露于所述焊盘开口内的部分作为芯片焊盘，从而暴露所述芯片的焊盘区域。
优选地，所述半导体芯片的制备方法还包括：
沿所述切割道切割所述晶圆，以得到若干个所述半导体芯片。
为实现上述目的及其他相关目的，本发明提供一种芯片密封环结构，其中，所述芯片密封环结构至少包括：
芯片；
底保护层，位于所述芯片的主动面上；
密封环金属层图案，位于所述底保护层上，且所述密封环金属层图案位于所述芯片周边；
绝缘介质层，位于所述底保护层上，所述绝缘介质层具有隔离开口，所述隔离开口暴露所述密封环金属层图案和所述底保护层；以及，
防潮层，位于所述绝缘介质层上及所述隔离开口内，所述防潮层覆盖所述密封环金属层图案的第一暴露部位以及所述底保护层在所述隔离开口内的第二暴露部位；
其中，所述芯片密封环结构通过覆盖在所述密封环金属层图案上的所述防潮层来增强气液阻挡能力，从而避免所述密封环金属层图案受到气液氧化或侵蚀。
优选地，所述隔离开口的宽度大于等于所述密封环金属层图案的宽度，以使所述密封环金属层图案完全暴露于所述隔离开口中，且所述防潮层覆盖所述密封环金属层图案表面。
优选地，所述隔离开口的宽度小于所述密封环金属层图案的宽度，以使所述密封环金属层图案部分暴露于所述隔离开口中，且所述密封环金属层图案局部嵌埋于所述绝缘介质层中。
优选地，所述密封环金属层图案包括至少一个连续金属环结构，所述连续金属环结构由多个阻障层和金属层以及插塞部交错堆栈形成，且所述金属层之间通过所述阻障层和所述插塞部来实现金属互连。
优选地，所述隔离开口至少暴露所述密封环金属层图案的一个所述连续金属环结构。
优选地，所述防潮层的材料包含氮化物或者氮氧化物，所述底保护层的材料包含硅碳氮，所述绝缘介质层的材料包含氧化物。
为实现上述目的及其他相关目的，本发明提供一种半导体芯片，其中，所述半导体芯片至少包括：如上所述的芯片密封环结构。
为实现上述目的及其他相关目的，本发明提供一种半导体装置结构，其至少包括：
晶圆，所述晶圆上制备有若干个芯片以及位于相邻芯片之间的切割道；
如上所述的芯片密封环结构，位于所述芯片周围区域与所述切割道之间；以及
焊盘金属层图案，位于所述芯片周围区域内，且所述焊盘金属层图案被部分包裹于所述绝缘介质层内；
焊盘区域，位于所述焊盘金属层图案上，包含芯片焊盘以及焊盘开口，其中，所述焊盘开口暴露所述焊盘金属层图案的部分作为所述芯片焊盘。
如上所述，本发明的芯片密封环结构及其制备方法、半导体芯片及其制备方法，具有以下有益效果：
本发明的芯片密封环结构及其制备方法，在不增加工艺流程步骤的情况下，利用芯片电路区域制造工艺在密封环金属层图案表面形成防潮层，防潮层包裹在密封环金属层图案外侧，能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片的电性、可靠性受到影响。
本发明的半导体芯片及其制备方法，采用上述本发明的芯片密封环结构及其制备方法，在制备有若干个芯片的晶圆上，于各芯片的周围区域与切割道之间同时制备芯片密封环结构，并且利用芯片电路区域制造工艺，在形成密封环金属层图案的同时形成焊盘金属层图案，并在焊盘金属层图案的上方形成焊盘开口，以打开各芯片的焊盘区域，最后沿切割道切割晶圆，从而得到若干个半导体芯片；当沿着切割道进行晶圆切割工艺时，芯片密封环结构可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，通过上述方法得到的半导体芯片，具有极佳的电气性能和可靠性。
附图说明
图1显示为本发明现有技术中的芯片密封环结构的俯视图。
图2显示为图1中A-A方向的一个示例性结构剖视图。
图3显示为本发明第一实施方式中的芯片密封环结构的制备方法的流程示意图。
图4～图12显示为本发明第一实施方式的芯片密封环结构的制备方法的具体步骤的结构示意图。其中，图7(a)显示为于绝缘介质临时层上设置第一光罩，且光罩开口的宽度大于密封环金属层图案的宽度的俯视图。
图12还显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括一个连续金属环结构情况下的芯片密封环结构示意图。
图13(a)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括两个连续金属环结构情况下，于绝缘介质临时层上设置第一光罩，且光罩开口的宽度大于等于密封环金属层图案的宽度的俯视图。
图13(b)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括两个连续金属环结构、隔离开口的宽度大于等于密封环金属层图案的宽度情况下的芯片密封环结构示意图。
图14(a)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括三个连续金属环结构情况下，于绝缘介质临时层上设置第一光罩，且光罩开口的宽度大于密封环金属层图案的宽度的俯视图。
图14(b)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括三个连续金属环结构、隔离开口的宽度大于等于密封环金属层图案的宽度情况下的芯片密封环结构示意图。
图15(a)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括两个连续金属环结构情况下，于绝缘介质临时层上设置第一光罩，且光罩开口的宽度小于密封环金属层图案的宽度的俯视图。
图15(b)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括两个连续金属环结构、隔离开口的宽度小于密封环金属层图案的宽度情况下的芯片密封环结构示意图。
图16(a)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括三个连续金属环结构情况下，于绝缘介质临时层上设置第一光罩，且光罩开口的宽度小于密封环金属层图案的宽度的俯视图。
图16(b)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括三个连续金属环结构、隔离开口的宽度小于密封环金属层图案的宽度情况下的芯片密封环结构示意图。
图17(a)显示为本发明第一实施方式的芯片密封环结构的制备方法中密封环金属层图案包括三个连续金属环结构情况下，于绝缘介质临时层上设置具有间隔图形的第一光罩的俯视图。
图17(b)显示为根据图17(a)最终得到的芯片密封环结构示意图。
图18和图19显示为本发明第一实施方式的芯片密封环结构的制备方法中的光罩开口对准密封环金属层图案的选定区域的俯视图。
图20显示为本发明第三实施方式的半导体芯片的制备方法中制备有芯片、切割道和芯片密封环结构的晶圆示意图。
图21～图24显示为本发明第三实施方式的半导体芯片的制备方法中制备焊盘的具体步骤示意图。其中，图22显示为覆盖焊盘位置的光罩的俯视图。
元件标号说明
10 芯片
11 底保护层
11a 第二暴露部位
12 密封环金属层图案
12a 第一暴露部位
121 金属层
122 阻障层
123 插塞部
13 绝缘介质层
131 绝缘介质临时层
132 隔离开口
133 光刻胶
14 第一光罩
141 光罩开口
15 防潮层
16 顶遮盖层
17 焊盘金属层图案
171 焊盘开口
18 第二光罩
20 切割道
S1～S4 步骤
具体实施方式
请参阅图1和图2，在现有技术中，芯片密封环结构至少包括：芯片10；底保护层11，位于芯片10上；密封环金属层图案12，位于底保护层11上，且密封环金属层图案12位于芯片10的***；绝缘介质层13，位于底保护层11上，密封环金属层图案12被包裹于绝缘介质层13内；防潮层15，位于绝缘介质层13上；以及顶遮盖层16，位于防潮层15上。其中，密封环金属层图案12包括至少一个连续金属环结构，连续金属环结构由多个阻障层122和金属层121以及插塞部123交错堆栈形成，且金属层121之间通过在阻障层122和插塞部123来实现金属互连。
发明人经过长期实践发现，由于现有技术中的防潮层15仅覆盖于绝缘介质层13上，而密封环金属层图案12被包裹于绝缘介质层13内，因而防潮层15对于位于绝缘介质层13内的密封环金属层图案12的气液阻挡能力有限；且由于绝缘介质层13通常采用氧化物材料，其主要是对氧气进行阻挡，以避免密封环金属层图案12内的金属层被氧化，而对水汽或其他气液的抵抗侵蚀能力较差，金属层在制程过程中直接暴露在空气中很容易受到水汽或其他气液的侵蚀，从而使得芯片10的电性、可靠性都会受到影响。为了解决现有技术的问题，发明人在经过长期实验和研究后实现了在不降低阻挡应力扩展等能力的情况下，增强芯片密封环结构的气液阻挡能力的目的。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
参阅图3～图19，本发明的第一实施方式涉及一种芯片密封环结构的制备方法。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3所示，本实施方式的芯片密封环结构的制备方法至少包括如下步骤：
步骤S1，提供芯片10，芯片10的主动面上形成有底保护层11。
步骤S2，于底保护层11上形成密封环金属层图案12，密封环金属层图案12位于芯片10的主动面周边。
步骤S3，于底保护层11上形成绝缘介质层13，绝缘介质层13具有隔离开口132，隔离开口132暴露密封环金属层图案12和底保护层11。
步骤S4，于绝缘介质层13上及隔离开口132内形成防潮层15，防潮层15覆盖密封环金属层图案12的第一暴露部位12a以及底保护层11在隔离开口内的第二暴露部位11a。
其中，芯片密封环结构通过覆盖在密封环金属层图案12上的防潮层15来增强气液阻挡能力，从而避免密封环金属层图案12受到气液氧化或侵蚀。
如图4～图11所示，以下具体说明本实施方式的芯片密封环结构的制备方法中的各步骤。
首先，执行步骤S1，提供芯片10，芯片10的主动面上形成有底保护层11，如图4所示。
需要说明的是，在本实施方式中，芯片10的主动面为设置有器件图形的一面，芯片10的主动面上形成有底保护层11，底保护层11的材料包含硅碳氮SiCN。底保护层11的形成方法包括化学气相沉积法(Chemical Vapor Deposition，CVD)或本领域技术人员可以想到的膜生长方法。值得一提的是，底保护层11可以作为后续步骤中的刻蚀停止层，此外，底保护层11还具有保护其上方的密封环金属层图案12中最底层金属层以及保护其下方芯片10主动面上的层间电介质(Inter Layer Dielectric，ILD)层下面的器件层等等的作用。当然，在其他的实施方式中，底保护层11也可以包含其他具有保护作用的材料，并不限于本实施方式中的示例。
接着，执行步骤S2，于底保护层11上形成密封环金属层图案12，密封环金属层图案12位于芯片10的主动面周边，如图5所示。
在本实施方式中，密封环金属层图案12包括至少一个连续金属环结构，连续金属环结构由多个阻障层122和金属层121以及插塞部123交错堆栈形成，且金属层121之间通过阻障层122和插塞部123来实现金属互连，以保证芯片密封环结构作为静电防护装置接地的可靠性与晶圆切割时传导静电的能力，如图5所示。为了保证良好的电性连接，金属层121由下至上至少制备两层。金属层121和阻障层122以及插塞部123的形成方式包括物理气相沉积(Physical Vapor Deposition，PVD)或其他本领域技术人员可以想到的金属膜生长的方法。并且，插塞部123可以由位于上一层的金属层121往下延伸利用双大马士革工艺一体形成，并通过阻障层122B与位于下一层的金属层121来实现金属互连。同时，最下层的金属层121可以通过往下延伸一体形成插塞部123以及阻障层122，来实现与芯片10的金属互连。当然，插塞部123也可以采用其他金属填充塞填充形成。作为一个示例，金属层121的材料包含金属铜或铝，阻障层122的材料包含氮化钛或者钛，插塞部123的材料包含金属铜或钨。
另外，可以根据实际需要，综合考虑密封效果及占用空间布局之间的平衡，来设计连续金属环结构的数量。如图5所示，作为一个示例，密封环金属层图案12包括一个连续金属环结构。
接着，执行步骤S3，于底保护层11上形成绝缘介质层13，绝缘介质层13具有隔离开口132，隔离开口132暴露密封环金属层图案12和底保护层11，如图6～图11所示。
其中，在步骤S3的过程中，包括：
于底保护层11上形成覆盖密封环金属层图案12和底保护层11的绝缘介质临时层131，如图6所示。
在本实施方式中，绝缘介质临时层131的形成方法包括化学气相沉积(ChemicalVapor Deposition，CVD)或者其他本领域技术人员可以想到的膜生长方法。
于绝缘介质临时层131上设置第一光罩14，其中，第一光罩14的光罩开口141对准于密封环金属层图案12区域，如图7(a)和图7(b)所示。于绝缘介质临时层131上设置第一光罩14的过程中，先于绝缘介质临时层131上形成光刻胶133，然后将第一光罩14置于光刻胶133上方，并使光罩开口141对准密封环金属层图案12区域，如图7(a)和7(b)所示。其中，光罩开口141的图形使后续形成的隔离开口132全部或者部分暴露密封环金属层图案12。作为一个优选方案，光罩开口141的图形使后续形成的隔离开口132暴露密封环金属层图案12的至少一个连续金属环结构。
利用第一光罩14的光罩开口14，刻蚀绝缘介质临时层131，直至暴露密封环金属层图案12，得到具有隔离开口132的绝缘介质层13，隔离开口132对应光罩开口141，如图7(b)、图8、图9和图10所示，得到绝缘介质层13。在刻蚀绝缘介质临时层131的过程中，具体地说，如图7(b)所示，先将第一光罩14的光罩开口141和密封环金属层图案12区域对准并聚焦，然后通过紫外光对光刻胶133曝光，使第一光罩14的图形复制到光刻胶133上，得到图形化后的光刻胶133，如图8所示，随后移除第一光罩14，接着以图形化后的光刻胶133为掩膜对绝缘介质临时层131进行干法刻蚀或者湿法刻蚀或者本领域技术人员可以想到的刻蚀方法，直至形成隔离开口132，且刻蚀停止于底保护层11，如图9所示，从而暴露密封环金属层图案12，最后移除图形化后的光刻胶133，如图10。
在本实施方式中，绝缘介质层13的材料包含氧化物。作为一个示例，绝缘介质层13的材料包含氧化硅。当然，在其他的实施方式中，绝缘介质层13也可以包含其他具有绝缘隔离作用的材料，并不限于本实施方式中的示例。
此外，在本实施方式中，隔离开口132的宽度大于等于密封环金属层图案12的宽度，以使隔离开口132完全暴露密封环金属层图案12。如图7(a)所示，光罩开口141的宽度d1大于等于密封环金属层图案12的宽度d2，即d1≥d2，以使后续形成的隔离开口132的宽度d3大于等于密封环金属层图案12的宽度d2，即d3≥d2，从而使后续形成的隔离开口132完全暴露密封环金属层图案12，如图10所示。需要说明的是，在光罩开口141的宽度d1大于等于密封环金属层图案12的宽度d2时，隔离开口132能够完全暴露出密封环金属层图案12，从而可以使得后续形成的防潮层15能够更大面积地覆盖包裹住密封环金属层图案12，从而加强本实施方式的芯片密封环结构的密封效果。
另外，需要说明的是，由于隔离开口132能够暴露密封环金属层图案12以及底保护层11，在本实施方式中，将被隔离开口132暴露的密封环金属层图案12的部位称为第一暴露部位12a，将被隔离开口132暴露的底保护层11的部位称为第二暴露部位11a。由于光罩开口141的图形不同，以及对绝缘介质临时层131的刻蚀深度不同，隔离开口132也相应不同，因此第一暴露部位12a和第二暴露部位13a的位置也会相应改变。作为一个优选方案，由于光罩开口141的图形使后续形成的隔离开口132暴露密封环金属层图案12的至少一个连续金属环结构，因此密封环金属层图案12的第一暴露部位12a至少包括该被暴露的连续金属环结构的侧壁和顶部；且由于在刻蚀绝缘介质临时层131时刻蚀停止于底保护层11，因此底保护层11在隔离开口132内的第二暴露部位11a至少包括位于该被暴露的连续金属环结构两侧的底保护层11上表面。作为一个示例，如图10所示，由于密封环金属层图案12仅包括一个连续金属环结构，隔离开口132完全暴露出该连续金属环结构，因此，密封环金属层图案12的第一暴露部位12a为该被暴露的连续金属环结构的侧壁和顶部，底保护层11在隔离开口132内的第二暴露部位11a为位于该被暴露的连续金属环结构两侧的底保护层11上表面，因而后续形成的防潮层15覆盖密封环金属层图案12的第一暴露部位12a也即覆盖在该被暴露的连续金属环结构的侧壁和顶部，后续形成的防潮层15覆盖底保护层11在隔离开口132内的第二暴露部位11a也即覆盖在位于该被暴露的连续金属环结构两侧的底保护层11上表面。
接着，执行步骤S4，于绝缘介质层13上及隔离开口132内形成防潮层15，该防潮层15覆盖密封环金属层图案12的第一暴露部位12a以及底保护层11在隔离开口132内的第二暴露部位11a，如图10和图11所示。
在本实施方式中，防潮层15的材料包含氮化物或者氮氧化物。作为一个示例，防潮层15的材料包含氮化硅，需要解释的是，位于隔离开口132内的氮化硅层覆盖密封环金属层图案12的第一暴露部位12a，形成氮化硅支撑保护膜(spacer nitride)，能够有效避免密封环金属层图案12中的金属层在制程过程中直接暴露在空气中受到氧气、水汽或者其他气液的氧化或者侵蚀，相比于现有制程中主要对氧气进行阻挡来说，阻挡气液防止侵蚀的能力会更好。当然，在其他的实施方式中，防潮层15也可以包含其他具有气液阻挡能力、能够有效保护金属层的材料。防潮层15的形成方法包括化学气相沉积(Chemical VaporDeposition，CVD)或者本领域技术人员可以想到的膜生长方法。
另外，本实施方式的芯片密封环结构的制备方法还包括：
步骤S5，于防潮层15上形成顶遮盖层16，如图12所示。
在本实施方式中，顶遮盖层16的材料包含光刻胶。顶遮盖层16可以作为掩膜层，以利于后续光刻和刻蚀工艺。此外，顶遮盖层16的材料也可以包含聚酰亚胺(polyimide)或者苯丙环丁烯(BCB)，顶遮盖层16可以作为钝化层，保护其下方的防潮层15，同时为后续其他工艺提供保护钝化作用。当然，在其他的实施方式中，顶遮盖层16也可以包含其他具有保护钝化作用的材料，并不限于本实施方式中的示例。
通过上述步骤最终制成如图12所示的芯片密封环结构。
值得一提的是，如图12所示的芯片密封环结构仅是密封环金属层图案12包括一个连续金属环结构情况下的示例；在此情况下，于绝缘介质临时层131上设置第一光罩14，且光罩开口141的宽度d1大于等于密封环金属层图案12的宽度d2的俯视图如图7(a)所示，即d1≥d2，以使后续形成的隔离开口132的宽度d3大于等于密封环金属层图案12的宽度d2，即d3≥d2，因此隔离开口132完全暴露密封环金属层图案12，最终得到如图12所示的芯片密封环结构。
作为另一个示例，密封环金属层图案12包括两个连续金属环结构；在此情况下，于绝缘介质临时层131上设置第一光罩14，且光罩开口141的宽度d1大于等于密封环金属层图案12的宽度d2的俯视图如图13(a)所示，即d1≥d2，以使后续形成的隔离开口132的宽度d3大于等于密封环金属层图案12的宽度d2，即d3≥d2，因此隔离开口132完全暴露密封环金属层图案12，最终得到如图13(b)所示的芯片密封环结构。
作为第三个示例，密封环金属层图案12包括三个连续金属环结构；在此情况下，于绝缘介质临时层131上设置第一光罩14，且光罩开口141的宽度d1大于等于密封环金属层图案12的宽度d2的俯视图如图14(a)所示，即d1≥d2，以使后续形成的隔离开口132的宽度d3大于等于密封环金属层图案12的宽度d2，即d3≥d2，因此隔离开口132完全暴露密封环金属层图案12，最终得到如图14(b)所示的芯片密封环结构。
此外，在本实施方式中，隔离开口132的宽度也可以小于密封环金属层图案12的宽度，以使隔离开口132部分暴露密封环金属层图案12，且密封环金属层图案12局部嵌埋于绝缘介质层13中。
作为一个示例，密封环金属层图案12包括两个连续金属环结构；在此情况下，于绝缘介质临时层131上设置第一光罩14，且光罩开口141的宽度d1小于密封环金属层图案12的宽度d2的俯视图如图15(a)所示，即d1＜d2，以使后续形成的隔离开口132的宽度d3小于等于密封环金属层图案12的宽度d2，即d3＜d2，因此隔离开口132部分暴露密封环金属层图案12，且密封环金属层图案12局部嵌埋于绝缘介质层13中，最终得到如图15(b)所示的芯片密封环结构。
作为另一个示例，密封环金属层图案12包括三个连续金属环结构；在此情况下，于绝缘介质临时层131上设置第一光罩14，且光罩开口141的宽度d1小于密封环金属层图案12的宽度d2的俯视图如图16(a)所示，即d1＜d2，以使后续形成的隔离开口132的宽度d3小于等于密封环金属层图案12的宽度d2，即d3＜d2，因此隔离开口132部分暴露密封环金属层图案12，且密封环金属层图案12局部嵌埋于绝缘介质层13中，最终得到如图16(b)所示的芯片密封环结构。
此外，在本实施方式中，在设置第一光罩14时，根据实际需要设计光罩开口141图形为间隔图形，以使后续形成的隔离开口132间隔暴露密封环金属层图案中的连续金属环结构。作为一个示例，密封环金属层图案12包括三个连续金属环结构，于绝缘介质临时层131上设置的第一光罩14的光罩开口141图形如图17(a)所示，光罩开口141图形能够使后续形成的隔离开口132暴露密封环金属层图案12中的内圈连续金属环结构和外圈连续金属环结构，而中间连续金属环结构上依然保留绝缘介质层13，且隔离开口132的宽度大于等于密封环金属层图案12中任一连续金属环结构的宽度，因而最终得到如图17(b)所示的芯片密封环结构。当然，光罩开口141的图形也可以根据实际需要，综合考虑密封效果及占用空间布局之间的平衡来进行设计。
此外，在本实施方式中，在设置第一光罩14时，根据实际需要设计光罩开口141，使光罩开口141对准密封环金属层图案12的选定区域，以使后续形成的隔离开口132暴露密封环金属层图案12的选定区域。需要说明的是，隔离开口132暴露密封环金属层图案12的选定区域，使得后续工艺中形成的防潮层15可以包裹覆盖于选定区域内的密封环金属层图案12表面；通过在选定区域覆盖防潮层15，可以针对比较容易被气液侵蚀的或者是需要重点保护的电路或器件附件进行重点密封防护。作为示例，如图18和图19所示，将两个连续金属环结构的右侧部分共同作为密封环金属层图案12的选定区域，并分别设计光罩开口141的宽度大于和小于密封环金属层图案12的宽度，然后将光罩开口141对准密封环金属层图案12的选定区域，并最终在选定区域内形成包裹覆盖于密封环金属层图案12表面的防潮层15，可以有效增强选定区域的密封效果。
本实施方式的芯片密封环结构的制备方法，在不增加工艺流程步骤的情况下，利用芯片10电路区域制造工艺在密封环金属层图案12表面形成防潮层15，防潮层15包裹住密封环金属层图案12中的金属层121，能够有效避免金属层121在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片10的电性、可靠性受到影响。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
本发明的第二实施方式涉及一种半导体芯片的制备方法，其至少包括：采用如本发明第一实施方式所涉及的芯片密封环结构的制备方法来制备芯片密封环结构。
不难发现，本实施方式需要第一实施方式配合实施，因此第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
本实施方式的半导体芯片的制备方法，采用上述本发明第一实施方式的芯片密封环结构的制备方法来制备芯片密封环结构，其制备得到的芯片密封环结构可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，通过上述方法得到的半导体芯片10，具有极佳的电气性能和可靠性。
本发明的第三实施方式涉及一种半导体芯片的制备方法，如图20～图24所示，其至少包括：
提供晶圆，晶圆上制备有若干个芯片10以及位于相邻芯片10之间的切割道20，如图20所示。
采用如本发明第一实施方式所涉及的芯片密封环结构的制备方法，在芯片10的周围区域与切割道20之间制备芯片密封环结构，如图20所示，其中，图13(a)为图20中a处的局部放大图。其中，在形成密封环金属层图案12的同时形成焊盘金属层图案17，焊盘金属层图案17位于芯片10周围区域内，且焊盘金属层图案17被部分包裹于绝缘介质层13内，如图21所示。值得一提的是，本实施方式在不增加工艺流程步骤的情况下，利用芯片10电路区域制造工艺同时制备密封环金属层图案12和焊盘金属层图案17。
于焊盘金属层图案17的上方形成焊盘开口171，以暴露芯片10的焊盘区域。
另外，在本实施方式中，于焊盘金属层图案17的上方形成焊盘开口171的过程中，如图21～图24所示，包括：
于防潮层15上形成顶遮盖层16，如图21所示。
于顶遮盖层16上设置第二光罩18，如图22和图23所示，其中，图22是顶遮盖层16上设置第二光罩18的俯视图，也即覆盖焊盘位置的光罩图。
利用第二光罩18对顶遮盖层16进行图案化处理，并刻蚀防潮层15和绝缘介质层13，直至暴露焊盘金属层图案17以形成焊盘开口171，焊盘金属层图案17暴露于焊盘金属层图案17内的部分作为芯片焊盘，从而暴露芯片10的焊盘区域，如图23和图24所示。在本实施方式中，所采用的刻蚀方法包括干法刻蚀或其他本领域技术人员可以想到的刻蚀方法。
此外，在本实施方式中，半导体芯片的制备方法还包括：
沿切割道20切割晶圆，以得到若干个半导体芯片10。
不难发现，本实施方式需要第一实施方式配合实施，因此第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
本实施方式的半导体芯片的制备方法采用上述本发明第一实施方式的芯片密封环结构的制备方法，在制备有若干个芯片10的晶圆上，于各芯片10的周围区域与切割道20之间同时制备芯片密封环结构，并且利用芯片10电路区域制造工艺，在形成密封环金属层图案12的同时形成焊盘金属层图案17，并在焊盘金属层图案17的上方形成焊盘开口171，以打开各芯片10的焊盘区域，最后沿切割道20切割晶圆，从而得到若干个半导体芯片10；当沿着切割道20进行晶圆切割工艺时，芯片密封环结构可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，通过上述方法得到的半导体芯片10，具有极佳的电气性能和可靠性。
本发明的第四实施方式涉及一种芯片密封环结构，如图12所示，其至少包括：
芯片10，芯片10的主动面上形成有底保护层11。
密封环金属层图案12，位于底保护层11上，密封环金属层图案12位于芯片10周边。
绝缘介质层13，位于底保护层11上，绝缘介质层13具有隔离开口132，该隔离开口132暴露密封环金属层图案12和底保护层11。以及，
防潮层15，位于绝缘介质层13上及隔离开口132内，防潮层15覆盖密封环金属层图案12的第一暴露部位12a以及底保护层11在隔离开口132内的第二暴露部位11a。
其中，芯片密封环结构通过覆盖在密封环金属层图案12上的防潮层15来增强气液阻挡能力，从而避免密封环金属层图案12受到气液氧化或侵蚀。
另外，在本实施方式中，隔离开口132的宽度大于等于密封环金属层图案12的宽度，以使密封环金属层图案12完全暴露于隔离开口132中，且防潮层15覆盖密封环金属层图案12表面，防潮层15能够较大面积地覆盖包裹住密封环金属层图案12，从而加强本实施方式的芯片密封环结构的密封效果。
另外，在本实施方式中，密封环金属层图案12包括至少一个连续金属环结构，连续金属环结构由多个阻障层122和金属层121以及插塞部123交错堆栈形成，且金属层121之间通过阻障层122和插塞部123来实现金属互连，如图11所示。为了保证良好的电性连接，金属层121由下至上至少制备两层。作为一个示例，金属层121的材料包含金属铝，阻障层122的材料包含氮化钛或者钛，插塞部123的材料包含金属铜或钨。
并且，在本实施方式中，隔离开口132至少暴露密封环金属层图案12的至少一个连续金属环结构。
作为一个示例，密封环金属层图案12包括一个连续金属环结构，隔离开口132完全暴露密封环金属层图案12，形成如图12所示的芯片密封环结构。
作为另一个示例，密封环金属层图案12包括两个连续金属环结构，隔离开口132完全暴露密封环金属层图案12，形成如图13(b)所示的芯片密封环结构。
作为第三个示例，密封环金属层图案12包括三个连续金属环结构，隔离开口132完全暴露密封环金属层图案12，形成如图14(b)所示的芯片密封环结构。
此外，在本实施方式中，隔离开口132的宽度也可以小于密封环金属层图案12的宽度，以使密封环金属层图案12部分暴露于隔离开口132中，且密封环金属层图案12局部嵌埋于绝缘介质层13中，后续形成的防潮层15能够覆盖包裹住密封环金属层图案12的第一暴露部位12a和底保护层11在隔离开口132内的第二暴露部位11a，在占用较小的空间布局的情况下，加强了本实施方式的芯片密封环结构的密封效果。
作为一个示例，密封环金属层图案12包括一个连续金属环结构，隔离开口132部分暴露密封环金属层图案12，形成如图23所示的芯片密封环结构。
作为另一个示例，密封环金属层图案12包括两个连续金属环结构，隔离开口132部分暴露密封环金属层图案12，形成如图15(b)所示的芯片密封环结构。
作为第三个示例，密封环金属层图案12包括三个连续金属环结构，隔离开口132部分暴露密封环金属层图案12，形成如图16(b)所示的芯片密封环结构。
作为第四个示例，密封环金属层图案12包括三个连续金属环结构，隔离开口132暴露密封环金属层图案12中的内圈连续金属环结构和外圈连续金属环结构，而中间连续金属环结构上依然保留绝缘介质层13，形成如图17(b)所示的芯片密封环结构。
另外，在本实施方式中，根据实际需要设计隔离开口132的位置，以使隔离开口132暴露密封环金属层图案12的选定区域。需要说明的是，隔离开口132暴露密封环金属层图案12的选定区域，使得后续工艺中形成的防潮层15可以包裹覆盖于选定区域内的密封环金属层图案12表面；通过在选定区域覆盖防潮层15，可以针对比较容易被气液侵蚀的或者是需要重点保护的电路或器件附件进行重点密封防护，有效增强选定区域的密封效果。
另外，在本实施方式中，位于隔离开口132内的防潮层15，其包裹密封环金属层图案12的侧壁和顶部，且其底面连接至底保护层11。
在本实施方式中，防潮层15的材料包含氮化物或者氮氧化物。
在本实施方式中，底保护层11的材料包含硅碳氮。
在本实施方式中，绝缘介质层13的材料包含氧化物。
另外，本实施方式的芯片密封环结构还包括：
顶遮盖层16，位于防潮层15上。
在本实施方式中，顶遮盖层16的材料包含聚酰亚胺(polyimide)或者苯丙环丁烯(BCB)。顶遮盖层16具有钝化作用，能够保护其下方的防潮层15，同时为后续其他工艺提供保护钝化作用。当然，在其他的实施方式中，顶遮盖层16也可以包含其他具有保护钝化作用的材料，并不限于本实施方式中的示例。
不难发现，本实施方式为与第一实施方式相对应的产品实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
本实施方式的芯片密封环结构，在密封环金属层图案12表面形成防潮层15，防潮层15包裹在金属层之上，能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片10的电性、可靠性受到影响。
本发明的第五实施方式涉及一种半导体芯片10，其至少包括：如本发明第四实施方式所涉及的芯片密封环结构。
不难发现，本实施方式所涉及的半导体芯片10采用第四实施方式所涉及的芯片密封环结构，因此第四实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第四实施方式中。
本实施方式的半导体芯片10，由于采用本发明第四实施方式所涉及的芯片密封环结构，能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片10的电性、可靠性受到影响。
本发明的第六实施方式涉及一种半导体装置结构，如图20和图24所示，其至少包括：
晶圆，晶圆上制备有若干个芯片10以及位于相邻芯片10之间的切割道20。
如本发明第四实施方式所涉及的芯片密封环结构，位于芯片10周围区域与切割道20之间。
焊盘金属层图案17，位于芯片10周围区域内，且焊盘金属层图案17被部分包裹于绝缘介质层13内。
焊盘区域，位于焊盘金属层图案17上，包含芯片焊盘以及焊盘开口171，其中，焊盘开口171暴露焊盘金属层图案17的部分作为芯片焊盘。
本实施方式的半导体装置结构，采用上述本发明第四实施方式的芯片密封环结构，于各芯片10的周围区域与切割道20之间同时形成芯片密封环结构，并且在形成密封环金属层图案12的同时形成焊盘金属层图案17，并在焊盘金属层图案17的上方形成焊盘开口171，以打开各芯片10的焊盘区域；当沿着切割道20切割晶圆时，芯片密封环结构可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，通过切割晶圆得到的半导体芯片10，具有极佳的电气性能和可靠性。
综上所述，本发明的芯片密封环结构及其制备方法、半导体芯片及其制备方法，具有以下有益效果：
本发明的芯片密封环结构及其制备方法，在不增加工艺流程步骤的情况下，利用芯片电路区域制造工艺在密封环金属层图案表面形成防潮层，防潮层包裹在金属层外侧，能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片的电性、可靠性受到影响。
本发明的半导体芯片及其制备方法，采用上述本发明的芯片密封环结构及其制备方法，在制备有若干个芯片的晶圆上，在不增加工艺流程步骤条件下，于各芯片的周围区域与切割道之间同时制备芯片密封环结构，并且利用芯片电路区域制造工艺，在形成密封环金属层图案的同时形成焊盘金属层图案，并在焊盘金属层图案的上方形成焊盘开口，以打开各芯片的焊盘区域，最后沿切割道切割晶圆，从而得到若干个半导体芯片；当沿着切割道进行晶圆切割工艺时，芯片密封环结构可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，通过上述方法得到的半导体芯片，具有极佳的电气性能和可靠性。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (21)
1.一种芯片密封环结构的制备方法，其特征在于，所述芯片密封环结构的制备方法包括如下步骤：
提供芯片(10)，所述芯片(10)的主动面上形成有底保护层(11)；
于所述底保护层(11)上形成密封环金属层图案(12)，所述密封环金属层图案(12)位于所述芯片(10)的主动面周边；
于所述底保护层(11)上形成绝缘介质层(13)，所述绝缘介质层(13)具有隔离开口(132)，所述隔离开口(132)暴露所述密封环金属层图案(12)和所述底保护层(11)；
于所述绝缘介质层(13)上及所述隔离开口(132)内形成防潮层(15)，所述防潮层(15)覆盖所述密封环金属层图案(12)的第一暴露部位(12a)以及所述底保护层(11)在所述隔离开口(132)内的第二暴露部位(11a)；
其中，所述芯片密封环结构通过覆盖在所述密封环金属层图案(12)上的所述防潮层(15)来增强气液阻挡能力，从而避免所述密封环金属层图案(12)受到气液氧化或侵蚀。
2.根据权利要求1所述的芯片密封环结构的制备方法，其特征在于，于所述底保护层(11)上形成所述绝缘介质层(13)的过程中，包括：
于所述底保护层(11)上形成绝缘介质临时层(131)以覆盖所述密封环金属层图案(12)和所述底保护层(11)；
于所述绝缘介质临时层(131)上设置第一光罩(14)，其中，所述第一光罩(14)的光罩开口(141)对准于所述密封环金属层图案(12)区域；以及
利用所述第一光罩(14)的所述光罩开口(141)，刻蚀所述绝缘介质临时层(131)，直至暴露所述密封环金属层图案(12)，得到具有所述隔离开口(132)的所述绝缘介质层(13)，所述隔离开口(132)对应所述光罩开口(141)。
3.根据权利要求2所述的芯片密封环结构的制备方法，其特征在于，在刻蚀所述绝缘介质临时层(131)的过程中，刻蚀停止于所述底保护层(11)。
4.根据权利要求1所述的芯片密封环结构的制备方法，其特征在于，所述密封环金属层图案(12)包括至少一个连续金属环结构，所述隔离开口(132)暴露所述密封环金属层图案(12)的至少一个连续金属环结构，所述连续金属环结构由多个阻障层(122)和金属层(121)以及插塞部(123)交错堆栈形成，且所述金属层(121)之间通过所述阻障层(122)和所述插塞部(123)来实现金属互连。
5.根据权利要求1所述的芯片密封环结构的制备方法，其特征在于，所述隔离开口(132)的宽度大于等于所述密封环金属层图案(12)的宽度，以使所述隔离开口(132)完全暴露所述密封环金属层图案(12)。
6.根据权利要求1所述的芯片密封环结构的制备方法，其特征在于，所述隔离开口(132)的宽度小于所述密封环金属层图案(12)的宽度，以使所述隔离开口(132)部分暴露所述密封环金属层图案(12)，且所述密封环金属层图案(12)局部嵌埋于所述绝缘介质层(13)中。
7.根据权利要求1所述的芯片密封环结构的制备方法，其特征在于，所述防潮层(15)的材料包含氮化物或者氮氧化物，所述底保护层(11)的材料包含硅碳氮，所述绝缘介质层(13)的材料包含氧化物。
8.根据权利要求1所述的芯片密封环结构的制备方法，其特征在于，所述芯片密封环结构的制备方法还包括：
于所述防潮层(15)上形成顶遮盖层(16)。
9.一种半导体芯片的制备方法，其特征在于，所述半导体芯片的制备方法包括：采用如权利要求1～8任一项所述的芯片密封环结构的制备方法制备芯片密封环结构。
10.一种半导体芯片的制备方法，其特征在于，所述半导体芯片的制备方法至少包括：
提供晶圆，所述晶圆上制备有若干个芯片(10)以及位于相邻芯片(10)之间的切割道(20)；
采用如权利要求1～8任一项所述的芯片密封环结构的制备方法，在所述芯片(10)的周围区域与所述切割道(20)之间制备芯片密封环结构；其中，在形成所述密封环金属层图案(12)的同时形成焊盘金属层图案(17)，所述焊盘金属层图案(17)位于所述芯片(10)的周围区域内，且所述焊盘金属层图案(17)被包裹于所述绝缘介质层(13)内；
于所述焊盘金属层图案(17)的上方形成焊盘开口(171)，以暴露所述芯片(10)的焊盘区域。
11.根据权利要求10所述的半导体芯片的制备方法，其特征在于，于所述焊盘金属层图案(17)的上方形成焊盘开口(171)的过程中，包括：
于所述防潮层(15)上形成顶遮盖层(16)；
于所述顶遮盖层(16)上设置第二光罩(18)；
利用所述第二光罩(18)对所述顶遮盖层(16)进行图案化处理，并刻蚀所述防潮层(15)和所述绝缘介质层(13)，直至暴露所述焊盘金属层图案(17)以形成所述焊盘开口(171)，所述焊盘金属层图案(17)暴露于所述焊盘开口(171)内的部分作为芯片焊盘，从而暴露所述芯片(10)的焊盘区域。
12.根据权利要求10所述的半导体芯片的制备方法，其特征在于，所述半导体芯片的制备方法还包括：
沿所述切割道(20)切割所述晶圆，以得到若干个所述半导体芯片。
13.一种芯片密封环结构，其特征在于，所述芯片密封环结构至少包括：
芯片(10)；
底保护层(11)，位于所述芯片(10)的主动面上；
密封环金属层图案(12)，位于所述底保护层(11)上，且所述密封环金属层图案(12)位于所述芯片(10)的主动面周边；
绝缘介质层(13)，位于所述底保护层(11)上，所述绝缘介质层(13)具有隔离开口(132)，所述隔离开口(132)暴露所述密封环金属层图案(12)和所述底保护层(11)；以及，
防潮层(15)，位于所述绝缘介质层(13)上及所述隔离开口(132)内，所述防潮层(15)覆盖所述密封环金属层图案(12)的第一暴露部位(12a)以及所述底保护层(11)在所述隔离开口(132)内的第二暴露部位(11a)；
其中，所述芯片密封环结构通过覆盖在所述密封环金属层图案(12)上的所述防潮层(15)来增强气液阻挡能力，从而避免所述密封环金属层图案(12)受到气液氧化或侵蚀。
14.根据权利要求13所述的芯片密封环结构，其特征在于，所述隔离开口(132)的宽度大于等于所述密封环金属层图案(12)的宽度，以使所述密封环金属层图案(12)完全暴露于所述隔离开口(132)中，且所述防潮层(15)覆盖所述密封环金属层图案(12)表面。
15.根据权利要求13所述的芯片密封环结构，其特征在于，所述隔离开口(132)的宽度小于所述密封环金属层图案(12)的宽度，以使所述密封环金属层图案(12)部分暴露于所述隔离开口(132)中，且所述密封环金属层图案(12)局部嵌埋于所述绝缘介质层(13)中。
16.根据权利要求13所述的芯片密封环结构，其特征在于，所述密封环金属层图案(12)包括至少一个连续金属环结构，所述连续金属环结构由多个阻障层(122)和金属层(121)以及插塞部(123)交错堆栈形成，且所述金属层(121)之间通过所述阻障层(122)和所述插塞部(123)来实现金属互连。
17.根据权利要求16所述的芯片密封环结构，其特征在于，所述隔离开口(132)至少暴露所述密封环金属层图案(12)的一个所述连续金属环结构。
18.根据权利要求13所述的芯片密封环结构，其特征在于，所述防潮层(15)的材料包含氮化物或者氮氧化物，所述底保护层(11)的材料包含硅碳氮，所述绝缘介质层(13)的材料包含氧化物。
19.根据权利要求13所述的芯片密封环结构，其特征在于，所述芯片密封环结构还包括：
顶遮盖层(16)，位于所述防潮层(15)上。
20.一种半导体芯片，其特征在于，所述半导体芯片至少包括：如权利要求13至19任一项所述的芯片密封环结构。
21.一种半导体装置结构，其特征在于，包括：
晶圆，所述晶圆上包含若干个芯片(10)以及位于相邻芯片(10)之间的切割道(20)；
如权利要求13至19任一项所述的芯片密封环结构，位于所述芯片(10)周围区域与所述切割道(20)之间；以及
焊盘金属层图案(17)，位于所述芯片(10)周围区域内，且所述焊盘金属层图案(17)被部分包裹于所述绝缘介质层(13)内；
焊盘区域，位于所述焊盘金属层图案(17)上，包含芯片焊盘以及焊盘开口(171)，其中，所述焊盘开口(171)暴露所述焊盘金属层图案(17)的部分作为所述芯片焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811101121.XA CN110931434A (zh) | 2018-09-20 | 2018-09-20 | 芯片密封环结构及其制备方法、半导体芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811101121.XA CN110931434A (zh) | 2018-09-20 | 2018-09-20 | 芯片密封环结构及其制备方法、半导体芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110931434A true CN110931434A (zh) | 2020-03-27 |
Family
ID=69855481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811101121.XA Pending CN110931434A (zh) | 2018-09-20 | 2018-09-20 | 芯片密封环结构及其制备方法、半导体芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110931434A (zh) |
-
2018
- 2018-09-20 CN CN201811101121.XA patent/CN110931434A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI398913B (zh) | 具有密封環結構之半導體裝置及其製造方法 | |
| US10672725B2 (en) | Semiconductor device | |
| CN100508171C (zh) | 半导体器件 | |
| US8247876B2 (en) | Semiconductor device | |
| CN100461408C (zh) | 带有密封环拐角结构的集成电路器件 | |
| KR100782487B1 (ko) | 보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들 | |
| JP2006059976A (ja) | 半導体装置 | |
| KR20010048332A (ko) | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 | |
| TWI467709B (zh) | 晶片密封環結構 | |
| CN208706621U (zh) | 芯片密封环结构和半导体芯片 | |
| JPH10284481A (ja) | 集積化電子装置を封止するための形態的端部構成体の製造方法及び対応する装置 | |
| CN113035835B (zh) | 半导体结构及半导体结构制作方法 | |
| CN110931436A (zh) | 芯片密封环结构及其制备方法、半导体芯片及其制备方法 | |
| CN110931434A (zh) | 芯片密封环结构及其制备方法、半导体芯片及其制备方法 | |
| KR20140052731A (ko) | 반도체 장치 및 이의 형성 방법 | |
| CN110931435A (zh) | 芯片密封环结构及其制备方法、半导体芯片及其制备方法 | |
| CN208706620U (zh) | 芯片密封环结构和半导体芯片 | |
| JP4094713B2 (ja) | 集積化電子装置を封止するための端部構成体の製造方法及び対応する装置 | |
| KR100673112B1 (ko) | 퓨즈박스의 가아드링 | |
| JP5504311B2 (ja) | 半導体装置およびその製造方法 | |
| CN104347596A (zh) | 芯片的密封环结构 | |
| CN112331618B (zh) | 半导体组件及其制造方法 | |
| KR100903696B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN117374003A (zh) | 半导体器件及其制造方法 | |
| KR100922550B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |