CN110911485A - 基于P型层的增强型双向阻断功率GaN基器件及制作方法 - Google Patents

基于P型层的增强型双向阻断功率GaN基器件及制作方法 Download PDF

Info

Publication number
CN110911485A
CN110911485A CN201911178522.XA CN201911178522A CN110911485A CN 110911485 A CN110911485 A CN 110911485A CN 201911178522 A CN201911178522 A CN 201911178522A CN 110911485 A CN110911485 A CN 110911485A
Authority
CN
China
Prior art keywords
layer
metal
type layer
thickness
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911178522.XA
Other languages
English (en)
Inventor
赵胜雷
刘爽
张进成
张苇杭
张雅超
许晟瑞
冯倩
张金风
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201911178522.XA priority Critical patent/CN110911485A/zh
Publication of CN110911485A publication Critical patent/CN110911485A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于P型层的增强型双向阻断功率GaN基器件及制作方法,主要解决现有技术的误开启问题。其自下而上包括衬底(1)、成核层(2)、缓冲层(3)、***层(4)和势垒层(5),势垒层两侧上方为源极(7)和漏极(8),势垒层的中间上方设有P型层(6),P型层的上部为栅极(9),栅极与源极、栅极和漏极之间为钝化层(10)。本发明通过在栅电极下方淀积P型层,使得只有在栅电极上加正向电压时才会吸引电子形成2DEG导电沟道,而在未工作时处于常闭状态,避免了因为环境带来的噪声所引起的器件误开启,降低了器件的功耗,提高了器件的可靠性和稳定性,可作为交流到交流的变换电路和电力电子的功率开关电路。

Description

基于P型层的增强型双向阻断功率GaN基器件及制作方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种增强型双向阻断功率器件,可用于交流到交流AC-AC变换电路和电力电子的功率开关电路。
背景技术
双向阻断功率器件应用于工业设备和家用电路中不同频率不同功率间的电能转换,随着人类可利用的环境能源日益冲突,研发出新型优良性能、低功耗和高转换效率的电能变换是有效的解决能源和环境冲突的有效方案之一。双向阻断功率器件是AC-AC变换电路的核心电子器件,应用于其中的矩阵变换器,其特点为无中间直流环节、结构紧凑、体积小、效率高、便于实现模块化、无需较大的滤波电容、动态响应快、能够实现能量双向流动,便于电动机实现四象限运行等优点。矩阵变换器中需要大量的双向开关,采用双向阻断功率器件可以避免在转换电路中使用二极管,从而减少器件数量,缩小芯片体积和功耗。随着半导体功率器件领域的不断发展,应用于双向阻断功率器件的材料从第一代的Si材料到第二代的GaAs材料,都使得功率器件的性能发生了根本性质的变化。但是到目前为止,传统两代材料制作的半导体功率器件性能已经接近了由材料性质决定的理论极限。以GaN为代表的第三代半导体宽禁带材料具有更高耐压能力和电子饱和漂移速度,基于GaN的双向阻断功率器件具有更小体积、更高转换效率和更低功耗,是替代传统硅器件的首选技术方案。但是目前相比于传统的Si基材料,GaN基双向阻断器件的研究尚处于早期阶段,尤其制造的双向阻断功率器件的阈值电压通常小于零,从而在器件未加工作电压便会因环境带来误开启,降低了器件的可靠性和增加了器件的功耗。
发明内容
本发明目的在于针对上述已有器件技术的不足,提供一种基于P型层的增强型双向阻断功率GaN基器件及制作方法,以提高阈值电压,避免在器件未加工作电压便会因环境带来的误开启,增强器件的可靠性,减小器件的功耗。
为实现上述目的,本发明实现的技术方案如下:
1.一种基于P型层的增强型双向阻断功率GaN基器件,自下而上包括衬底、成核层、缓冲层、***层和势垒层;势垒层的两侧上方为源极和漏极,P型层的上部为栅极,栅极与源极、栅极与漏极之间均为钝化层,其特征在于,势垒层的中间上方设有P型层,用于吸引电子形成2DEG导电沟道,提高器件的阈值电压。
进一步,其特征在于,P型层采用掺杂浓度为1015cm-3~1020cm-3的GaN材料。
进一步,其特征在于,衬底采用蓝宝石或Si或SiC或GaN体材料。
进一步,其特征在于,势垒层的厚度为10nm~40nm。
进一步,其特征在于,钝化层采用SiN或SiO2或Al2O3或HfO2介质。
2.一种基于P型层的增强型双向阻断功率GaN基器件的制作方法,其特征在于,包括如下步骤:
1)对衬底表面进行清洗和预处理以消除表面悬挂键,并在H2氛围反应室的900℃~1200℃温度下热处理去除表面污染物;
2)在热处理后的衬底上采用MOCVD工艺淀积厚度为30~100nm的AlN成核层;
3)在AlN成核层上采用MOCVD工艺淀积厚度为0.3~5μm的GaN缓冲层;
4)在GaN缓冲层上采用MOCVD工艺淀积厚度为0.3~3nm的AlN***层;
5)在AlN***层上采用MOCVD工艺淀积厚度为10~40nm的AlGaN势垒层;
6)在势垒层上采用MOCVD工艺淀积掺杂浓度为1015cm-3~1020cm-3的P型层;
7)对P型层进行选择性刻蚀,选择待刻蚀的区域并刻蚀暴露出源极和漏极窗口;
8)在源极窗口上制作掩膜并采用金属蒸发或磁控溅射工艺在源极窗口淀积源极金属;
9)在漏极和栅极窗口上制作掩膜并采用金属蒸发或磁控溅射工艺在漏极窗口和P型层上方,分别淀积漏极金属和栅极金属;
10)将进行完上述步骤的外延片放入PECVD反应室内,进行钝化层沉积;
11)在栅、源和漏电极的钝化层上进行光刻和刻蚀,形成栅、源和漏极接触孔,完成器件制作。
本发明由于在栅电极下方淀积了P型GaN,使得只有在栅电极上加正向阈值电压时才会吸引2DEG导电沟道进行导电,因此在器件未工作时处于常闭状态,不会因为环境带来的噪声引起器件的误开启,降低了双向阻断功率器件的功耗,增加了双向阻断功率器件的可靠性和稳定性。
附图说明
图1是本器件的结构图。
图2是本发明制作图1器件的制作流程图。
具体实施方式
以下结合附图和实施例对本发明作进一步详细描述。
参照图1,本发明具有P型层的增强型双向阻断功率GaN基器件,包括衬底1、成核层2、缓冲层3、***层4、势垒层5、P型层6、源极7、漏极8、栅极9和钝化层10。其中,衬底1、成核层2、缓冲层3、***层4和势垒层5自下而上分布,源极7和漏极8位于势垒层5的两侧上方,P型层6位于势垒层5的中间上方,栅极9位于P型层6的上部,钝化层10分布在栅极9与源极7和漏极8之间。
所述衬底1采用蓝宝石或Si或SiC或GaN体材料;
所述成核层2采用AlN,其厚度为30nm~100nm;
所述缓冲层3采用GaN,其厚度为0.3μm~5μm;
所述***层4采用AlN,其厚度为0.3nm~3nm;
所述势垒层5采用AlGaN,其厚度为10nm~40nm;
所述P型层6采用GaN,其掺杂浓度为1015cm-3~1020cm-3
所述源极金属采用Ti/Al或Ti/Al/Ni/Au或Ti/Al/Mo/Au的金属层组合,所述栅极金属或漏极金属采用Ni/Au/Ni或Ni/Au或W/Au或Mo/Au的金属层组合。
参照图2,本发明制作基于P型层的增强型双向阻断功率GaN基器件,给出如下三种实施例:
实施例1,制作以蓝宝石为衬底,且P型层掺杂浓度为1016cm-3的P型层的增强型双向阻断功率GaN基器件。
步骤1,对蓝宝石衬底表面进行消除悬挂键的预处理。
1.1)将蓝宝石衬底放入HF酸溶液中浸泡1min,再依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min,将清洗后的氮化镓衬底用氮气吹干;
1.2)在H2氛围反应室的1000℃温度下热处理去除表面污染物。
步骤2,制作成核层。
将预处理后的蓝宝石衬底放入金属有机物化学气相淀积MOCVD***中,在预处理后的碳化硅衬底上生长40nm厚的AlN成核层,其工艺条件如下:
设腔室压力为20Torr,温度为900℃;
向腔室同时通入三种气体:流量为40μmol/min的Al源、流量为1200sccm的氢气和流量为3000sccm的氨气。
步骤3,制作缓冲层。
同时向反应室内通入流量为40μmol/min的Ga源,流量为1200sccm的氢气,流量为3000sccm的氨气,在AlN成核层上生长1μm厚的GaN缓冲层。
步骤4,制作***层。
同时向反应室内通入流量为40μmol/min的Al源,流量为1200sccm的氢气,流量为3000sccm的氨气,在GaN缓冲层上生长1nm厚的AlN***层。
步骤5,制作势垒层。
同时向反应室内通入流量为40μmol/min的Al源,流量为40μmol/min的Ga源,流量为1200sccm的氢气,流量为3000sccm的氨气,在AlN***层上生长10nm厚的AlGaN势垒层。
步骤6,制作P型层。
同时向反应室内通入流量为40μmol/min的Ga源,流量为1200sccm的氢气,流量为3000sccm的氨气,在AlGaN势垒层上生长掺杂浓度为1016cm-3的P型GaN层。
步骤7,制作源极。
将完成上述工艺后的样品放入RIE刻蚀腔中,同时通入流量为20sccm的CF4和流量为2sccm的O2,设置压强为5mT、功率为100W的工艺条件,在P型层上刻蚀暴露出源极窗口和漏极窗口,再将其放置在磁控溅射反应室中,保持反应室压强为8.8×10-2Pa,利用纯度均为99.999%的铝和钛靶材,在源极窗口沉积Ti/Al金属作为源极,并在830℃的高温条件下退火30s。
步骤8,制作栅极和漏极。
将完成上述工艺的样品放置在金属蒸发反应室中,控制反应室压强为8.8×10- 2Pa,利用纯度均为99.999%的镍和金靶材,在漏极窗口和P型层上部沉积厚度为45nm/200nm/200nm的金属Ni/Au/Ni作为漏极和栅极。
步骤9,制作钝化层。
将进行完上述步骤的样品放入等离子体化学气相淀积PECVD反应室内,在400℃高温下,淀积20nm厚的SiN钝化层。
步骤10,制作源极、栅极接触孔。
对源极、漏极和栅极上的钝化层进行光刻、刻蚀,形成源极接触孔、漏极接触孔和栅极接触孔,完成整个器件的制作。
实施例2,制作以碳化硅为衬底,且P型层掺杂浓度为1017cm-3的P型层的增强型双向阻断功率GaN基器件。
步骤一,对碳化硅衬底表面进行消除悬挂键的预处理。
本步骤的具体实现与实施例1的步骤1相同。
步骤二,制作成核层。
将预处理后的碳化硅衬底放入金属有机物化学气相淀积MOCVD***中,在预处理后的碳化硅衬底上生长60nm厚的AlN成核层,其工艺条件如下:
设腔室压力为20Torr,温度为900℃;
向腔室同时通入三种气体:流量为50μmol/min的Al源、流量为1200sccm的氢气和流量为4000sccm的氨气。
步骤三,制作缓冲层。
采用MOCVD工艺在AlN成核层上生长3μm厚的GaN缓冲层,其工艺条件如下:
同时向反应室内通入Ga源、氢气和氨气,其中:
Ga源流量为50μmol/min,氢气流量为1200sccm,氨气流量为4000sccm。
步骤四,制作***层。
采用MOCVD工艺在GaN缓冲层上生长2nm厚的AlN***层,其工艺条件如下:
同时向反应室内通入Al源、氢气和氨气这三种气体,其中:
Al源流量为40μmol/min,氢气流量为1200sccm,氨气流量为4000sccm。
步骤五,制作势垒层。
采用MOCVD工艺在AlN***层上生长20nm厚的AlGaN势垒层,其工艺条件如下:
同时向反应室内通入Al源、Ga源、氢气和氨气这三种气体,其中:
Al源流量为50μmol/min,Ga源流量为50μmol/min,氢气流量为1400sccm,氨气流量为4000sccm。
步骤六,制作P型层。
在AlGaN势垒层上生长掺杂浓度为1017cm-3的P型GaN层,其工艺条件如下:
同时向反应室内通入Ga源、氢气和氨气这三种气体,其中:
Ga源流量为60μmol/min,氢气流量为1400sccm,氨气流量为4000sccm。
步骤七,制作源极。
7.1)将完成上述工艺后的样品放入RIE刻蚀腔中,同时通入流量为20sccm的CF4和流量为2sccm的O2,设置压强为5mT、功率为100W的工艺条件,在P型层上刻蚀暴露出源极窗口和漏极窗口;
7.2)将刻蚀完成后的样品放置在磁控溅射反应室中,保持反应室压强为8.8×10- 2Pa,利用纯度均为99.999%的铝、钛、镍和金靶材,在源极窗口沉积Ti/Al/Ni/Au金属作为源极,再在830℃的高温条件下退火30s。
步骤八,制作栅极和漏极。
将淀积完源极后的样品放置在磁控溅射反应室中,控制反应室压强为8.8×10- 2Pa,利用纯度均为99.999%的钛和金靶材,在漏极窗口和P型层上部沉积厚度为40nm/100nm的金属Ti/Au作为漏极和栅极。
步骤九,制作钝化层。
将完成栅极和漏极的样品放入等离子体化学气相淀积PECVD反应室内,在400℃高温下,淀积30nm厚的SiN钝化层。
步骤十,制作源极、栅极接触孔。
对源极、漏极和栅极上的钝化层进行光刻、刻蚀,形成源极接触孔、漏极接触孔和栅极接触孔,完成整个器件的制作。
实施例3,制作以氮化镓为衬底,P型层掺杂浓度为1018cm-3的P型层的增强型双向阻断功率GaN基器件。
步骤A,对氮化镓衬底表面进行消除悬挂键的预处理。
本步骤的具体实现与实施例1的步骤1相同。
步骤B,制作成核层。
将预处理后的碳化硅衬底放入金属有机物化学气相淀积MOCVD***中,设腔室压力为20Torr,温度为900℃,并同时向腔室通入铝源、氢气和氨气三种气体在预处理后的碳化硅衬底上生长80nm厚的AlN成核层,其中:
铝源流量为60μmol/min,
氢气流量为1400sccm,
氨气流量为6000sccm。
步骤C,制作缓冲层。
同时向反应室内通入Ga源、氢气和氨气,在AlN成核层上生长4μm厚的GaN缓冲层,其中:
Ga源流量为60μmol/min,
氢气流量为1200sccm,
氨气流量为5000sccm。
步骤D,制作***层。
同时向反应室内通入Al源、氢气和氨气这三种气体,在GaN缓冲层上生长3nm厚的AlN***层,其中:
Al源流量为50μmol/min,
氢气流量为1400sccm,
氨气流量为5000sccm。
步骤E,制作势垒层。
同时向反应室内通入Al源、Ga源、氢气和氨气这三种气体,在AlN***层上生长30nm厚的AlGaN势垒层,其中:
Al源流量为60μmol/min,
Ga源流量为60μmol/min,
氢气流量为1500sccm,
氨气流量为5000sccm。
步骤F,制作P型层。
同时向反应室内通入Ga源、氢气和氨气这三种气体,在AlGaN势垒层上生长掺杂浓度为1018cm-3的P型GaN层,其中:
Ga源流量为60μmol/min,
氢气流量为1500sccm,
氨气流量为5000sccm。
步骤G,制作源极。
G1)将完成上述工艺后的样品放入RIE刻蚀腔中,同时通入流量为20sccm的CF4和流量为2sccm的O2,并设置压强为5mT、功率为100W的工艺条件,在P型层上刻蚀暴露出源极窗口和漏极窗口;
G2)将刻蚀完成后的样品放置在磁控溅射反应室中,保持反应室压强为8.8×10- 2Pa,利用纯度均为99.999%的铝、钛、钼和金靶材,在源极窗口沉积Ti/Al/Mo/Au金属作为源极,再在830℃的高温条件下退火30s。
步骤H,制作栅极和漏极。
将完成上述工艺的样品放置在磁控溅射反应室中,控制反应室压强为8.8×10- 2Pa,利用纯度均为99.999%的钛和金靶材,分别在漏极窗口和P型层上部沉积厚度为60nm/200nm的金属Ti/Au作为漏极和栅极。
步骤I,制作钝化层。
将进行完上述步骤的样品放入等离子体化学气相淀积PECVD反应室内,在400℃高温下,淀积40nm厚的SiN钝化层。
步骤G,制作源极、栅极接触孔。
对源极、漏极和栅极上的钝化层进行光刻、刻蚀,形成源极接触孔、漏极接触孔和栅极接触孔,完成整个器件的制作。
以上描述仅为本发明的三个具体实例,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种简单变型,这些简单变型均属于本发明的保护范围。

Claims (9)

1.一种基于P型层的增强型双向阻断功率GaN基器件及制作方法,自下而上包括衬底(1)、成核层(2)、缓冲层(3)、***层(4)和势垒层(5);势垒层(5)的两侧上方为源极(7)和漏极(8),P型层(6)的上部为栅极(9),栅极(9)与源极(7)、栅极(9)与漏极(8)之间均为钝化层(10),其特征在于,势垒层(5)的中间上方设有P型层(6),用于吸引电子形成2DEG导电沟道,提高器件的阈值电压。
2.根据权利要求1所述的器件,其特征在于,P型层(6)采用掺杂浓度为1015cm-3~1020cm-3的GaN材料。
3.根据权利要求1所述的器件,其特征在于,衬底(1)采用蓝宝石或Si或SiC或GaN体材料。
4.根据权利要求1所述的器件,其特征在于,势垒层(5)的厚度为10nm~40nm。
5.根据权利要求1所述的器件,其特征在于,钝化层(10)采用SiN或SiO2或Al2O3或HfO2介质。
6.一种基于P型层的增强型双向阻断功率GaN基器件及制作方法,其特征在于,包括如下步骤:
1)对衬底表面进行清洗和预处理以消除表面悬挂键,并在H2氛围反应室的900℃~1200℃温度下热处理去除表面污染物;
2)在热处理后的衬底上采用MOCVD工艺淀积厚度为30~100nm的AlN成核层;
3)在AlN成核层上采用MOCVD工艺淀积厚度为0.3~5μm的GaN缓冲层;
4)在GaN缓冲层上采用MOCVD工艺淀积厚度为0.3~3nm的AlN***层;
5)在AlN***层上采用MOCVD工艺淀积厚度为10~40nm的AlGaN势垒层;
6)在势垒层上采用MOCVD工艺淀积掺杂浓度为1015cm-3~1020cm-3的P型层;
7)对P型层进行选择性刻蚀,选择待刻蚀的区域并刻蚀暴露出源极和漏极窗口;
8)在源极窗口上制作掩膜并采用金属蒸发或磁控溅射工艺在源极窗口淀积源极金属;
9)在漏极和栅极窗口上制作掩膜并采用金属蒸发或磁控溅射工艺在漏极窗口和P型层上方,分别淀积漏极金属和栅极金属;
10)将进行完上述步骤的外延片放入PECVD反应室内,进行钝化层沉积;
11)在栅、源和漏电极的钝化层上进行光刻和刻蚀,形成栅、源和漏极接触孔,完成器件制作。
7.根据权利要求6所述的方法,其特征在于:所述步骤3)和步骤6)的MOCVD工艺参数如下:
反应室的压力为:10~100Torr,
Ga源流量为:10-100μmol/min,
氨气流量为:800-6000sccm,
氢气流量为:1000-2000sccm。
8.根据权利要求6所述的方法,其特征在于步骤8)中的金属蒸发或磁控溅射工艺,其条件如下:
采用纯度均为99.999%的铝、钛、镍、钼、钨、铅和金为靶材,并将反应室压强保持在8.6~9.4×10-2Pa;
在外延片上的源极窗口上沉积源电极Ti/Al或Ti/Al/Ni/Au或Ti/Al/Mo/Au的金属组合。
9.根据权利要求6所述的方法,其特征在于步骤9)中蒸发或溅射的栅金属和漏金属,采用Ni/Au/Ni或Ti/Au或Ti/Pt/Au的金属组合,其中:
第一层金属Ni或Ti的厚度为20~80nm,
第二层金属Au或Pt的厚度为50~300nm,
第三层金属Ni或Au的厚度为20~300nm。
CN201911178522.XA 2019-11-27 2019-11-27 基于P型层的增强型双向阻断功率GaN基器件及制作方法 Pending CN110911485A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911178522.XA CN110911485A (zh) 2019-11-27 2019-11-27 基于P型层的增强型双向阻断功率GaN基器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911178522.XA CN110911485A (zh) 2019-11-27 2019-11-27 基于P型层的增强型双向阻断功率GaN基器件及制作方法

Publications (1)

Publication Number Publication Date
CN110911485A true CN110911485A (zh) 2020-03-24

Family

ID=69820144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911178522.XA Pending CN110911485A (zh) 2019-11-27 2019-11-27 基于P型层的增强型双向阻断功率GaN基器件及制作方法

Country Status (1)

Country Link
CN (1) CN110911485A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736130A (zh) * 2020-12-31 2021-04-30 西安电子科技大学 氮化镓基高电子迁移率晶体管及其制作方法
CN113764509A (zh) * 2021-07-21 2021-12-07 中山市华南理工大学现代产业技术研究院 一种增强型电容耦合GaN毫米波开关器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383960A (zh) * 2012-05-02 2013-11-06 瑞萨电子株式会社 半导体装置及其制造方法
CN105931999A (zh) * 2016-04-22 2016-09-07 西安电子科技大学 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383960A (zh) * 2012-05-02 2013-11-06 瑞萨电子株式会社 半导体装置及其制造方法
CN105931999A (zh) * 2016-04-22 2016-09-07 西安电子科技大学 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ZHAO SHENG-LEI 等: "Mechanism of improving forward and reverse blocking voltages in AlGaN/GaN HEMTs by using Schottky drain", 《CHINESE PHYSICS B》 *
ZHONG YAOZONG 等: "Normally-off HEMTs With Regrown p-GaN Gate and Low-Pressure Chemical Vapor Deposition SiNx Passivation by Using an AlN Pre-Layer", 《IEEE ELECTRON DEVICE LETTERS》 *
张苇杭: "高压GaN基电力电子器件制备与陷阱电学特性研究", 《工程科技Ⅱ辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736130A (zh) * 2020-12-31 2021-04-30 西安电子科技大学 氮化镓基高电子迁移率晶体管及其制作方法
CN113764509A (zh) * 2021-07-21 2021-12-07 中山市华南理工大学现代产业技术研究院 一种增强型电容耦合GaN毫米波开关器件及其制造方法
CN113764509B (zh) * 2021-07-21 2023-08-25 中山市华南理工大学现代产业技术研究院 一种增强型电容耦合GaN毫米波开关器件及其制造方法

Similar Documents

Publication Publication Date Title
US20060108606A1 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
CN101853881A (zh) 半导体装置以及半导体装置的制造方法
CN111916351A (zh) 半导体器件及其制备方法
CN102569378A (zh) 化合物半导体器件及其制造方法
CN108258043A (zh) 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110911485A (zh) 基于P型层的增强型双向阻断功率GaN基器件及制作方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN112635556A (zh) 一种增强型hemt器件及其制备方法
CN111063739A (zh) 基于SiO2电流阻挡层的氮化铝CAVET器件及制作方法
CN111223925A (zh) 基于AlN/GaN超晶格沟道的双向阻断功率器件及制作方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
CN111613669B (zh) 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN114156339A (zh) 基于复合沟道结构的双向阻断hemt及其制备方法
CN110718591B (zh) 基于凹槽型保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110911486A (zh) 基于AlN势垒层的增强型双向阻断功率器件及制作方法
CN110504299A (zh) 基于图形化再生长的GaN凹槽阳极肖特基二极管制备方法
CN113517335B (zh) 一种可调节的复合凹槽栅e-hemt器件及制备方法
CN115602540B (zh) 一种增强型GaN功率器件的制造方法
CN112736137B (zh) 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
CN113540231B (zh) 基于原位生长MIS结构的P-GaN高电子迁移率晶体管及制备方法
CN114334650B (zh) 一种p-GaN HEMT中的新结构
Choi et al. High voltage AlGaN/GaN high-electron-mobility transistors (HEMTs) employing oxygen annealing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200324