CN110911384A - 一种嵌入式无源桥接芯片及其应用 - Google Patents

一种嵌入式无源桥接芯片及其应用 Download PDF

Info

Publication number
CN110911384A
CN110911384A CN201911318403.XA CN201911318403A CN110911384A CN 110911384 A CN110911384 A CN 110911384A CN 201911318403 A CN201911318403 A CN 201911318403A CN 110911384 A CN110911384 A CN 110911384A
Authority
CN
China
Prior art keywords
chip
shaped conductive
conductive connecting
embedded passive
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911318403.XA
Other languages
English (en)
Inventor
肖志强
黎蕾
孙晓冬
丁涛杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201911318403.XA priority Critical patent/CN110911384A/zh
Publication of CN110911384A publication Critical patent/CN110911384A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种嵌入式无源桥接芯片，所述嵌入式无源桥接芯片的内部设有至少一个“凵”字型导电连接线，所述“凵”字型导电连接线的左右两端分别连接于同一个外芯片上或二个外芯片上。本发明可以实现芯片与芯片之间的互连、芯片与封装基板或PCB板之间的互连、封装基板中各层的高密度连接；可以采用不同线宽，满足不同信号的传输需求；不需要增加额外的走线设计。

Description

一种嵌入式无源桥接芯片及其应用
技术领域
本发明属于集成电路封装互连技术领域，具体涉及一种嵌入式无源桥接芯片及其应用。
背景技术
随着集成电路制造技术向着更小的工艺节点扩展，在单个集成电路芯片上设计整个***变得越来越难以实现，而且非常耗时和昂贵，一个将多个芯片封装到一起以实现***功能的方案正在崛起，这种包含多个芯片的封装方案有时被称为***级封装(SiP)、多芯片模块(MCM)或多芯片封装。随着***复杂度的提升，传统封装可能需要更复杂走线层设计，甚至可能超出最大走线层设计能力。
因此，一种嵌入式无源桥接芯片及其应用亟待提出。
发明内容
为解决现有技术存在的缺陷，本发明提供一种嵌入式无源桥接芯片，可以在封装内的芯片之间提供超高密度互连，通常包括最小长度的走线，有助于显著减小信号传输损耗并直接提高性能。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明提供一种嵌入式无源桥接芯片，所述嵌入式无源桥接芯片的内部设有至少一个“凵”字型导电连接线，所述“凵”字型导电连接线的左右两端分别连接于同一个外芯片上或二个外芯片上。
作为本发明的一种优选技术方案，所述“凵”字型导电连接线由上至下分布有至少一排，上一排“凵”字型导电连接线的左右两端分别位于下一排“凵”字型导电连接线的左右两端内；每一排分布有至少一个“凵”字型导电连接线，每一排任意相邻二个“凵”字型导电连接线的左端错开设置，每一排任意相邻二个“凵”字型导电连接线的右端错开设置。
作为本发明的一种优选技术方案，所述“凵”字型导电连接线由左向右分布有至少一排，任意相邻二个“凵”字型导电连接线相连且右侧的“凵”字型导电连接线的左端上表面与左侧的“凵”字型导电连接线的右端下表面相连，最左侧“凵”字型导电连接线的左端、最右侧“凵”字型导电连接线的右端、以及任意相邻二个“凵”字型导电连接线的连接处的下表面设有下芯片连接线；每一排分布有至少一个“凵”字型导电连接线，每一排任意相邻二个“凵”字型导电连接线的左端错开设置，每一排任意相邻二个“凵”字型导电连接线的右端错开设置。
作为本发明的一种优选技术方案，所述嵌入式无源桥接芯片的内部竖向贯穿嵌入式无源桥接芯片设有硅通孔从而形成至少一个导电连接线，每个导电连接线的顶部通过焊锡凸点分别与二个外芯片相连。
作为本发明的一种优选技术方案，每个“凵”字型导电连接线包括第二芯片连接件，第二芯片连接件包括第二芯片导电层和二个芯片微通孔，二个芯片微通孔设置于第二芯片导电层的左右两端上表面。
作为本发明的一种优选技术方案，每个“凵”字型导电连接线包括第二芯片连接件和第一芯片连接件，第二芯片连接件的左右两端上表面分别依次连接有至少一个第一芯片连接件；第一芯片连接件包括第一芯片导电层和芯片微通孔，芯片微通孔设置于第一芯片导电层的上表面上；第二芯片连接件包括第二芯片导电层和二个芯片微通孔，二个芯片微通孔设置于第二芯片导电层的左右两端上表面上。
作为本发明的一种优选技术方案，最下方一排凵”字型导电连接线的左端和/或右端下表面还连接有第一芯片连接件。
作为本发明的一种优选技术方案，所述“凵”字型导电连接线由上至下分布有多排时，相邻两排中“凵”字型导电连接线的第二芯片导电层为电源/接地层、信号层交叉设置。
作为本发明的一种优选技术方案，本发明还提供一种封装基板表面具有嵌入式无源桥接芯片的封装结构，包括第一外芯片、第二外芯片、嵌入式无源桥接芯片、封装基板、PCB板，所述嵌入式无源桥接芯片嵌设于封装基板中，所述嵌入式无源桥接芯片的内部设有至少一个“凵”字型导电连接线，所述“凵”字型导电连接线由上至下分布有至少一排，上一排“凵”字型导电连接线的左右两端分别位于下一排“凵”字型导电连接线的左右两端内；每一排分布有至少一个“凵”字型导电连接线，每一排任意相邻二个“凵”字型导电连接线的左端错开设置，每一排任意相邻二个“凵”字型导电连接线的右端错开设置；
所述“凵”字型导电连接线的左右两端通过焊锡凸点分别与第一外芯片、第二外芯片的下表面相连；所述嵌入式无源桥接芯片的内部且位于“凵”字型导电连接线的两侧设有导电连接线，两侧导电连接线的顶部分别通过焊锡凸点与第一外芯片、第二外芯片的下表面相连，两侧导电连接线的底部依次通过第一基板连接线、下焊锡球与PCB板相连；嵌入式无源桥接芯片的任意一侧设有腔体。
作为本发明的一种优选技术方案，本发明还提供一种封装基板表面具有嵌入式无源桥接芯片的封装结构，包括第一外芯片、第二外芯片、嵌入式无源桥接芯片、封装基板、PCB板，所述嵌入式无源桥接芯片嵌设于封装基板中，所述嵌入式无源桥接芯片的内部设有至少一个“凵”字型导电连接线，所述“凵”字型导电连接线的左右两端通过焊锡凸点分别与第一外芯片、第二外芯片的下表面相连；所述“凵”字型导电连接线的左端和/或右端下表面分别依次通过第一基板连接线、下焊锡球与PCB板相连；嵌入式无源桥接芯片的任意一侧设有腔体。
本发明的有益效果是：本发明可以实现芯片与芯片之间的互连、芯片与封装基板或PCB板之间的互连、封装基板中各层的高密度连接；可以采用不同线宽，满足不同信号的传输需求；不需要增加额外的走线设计。
本发明中硅通孔通过嵌入式无源桥接芯片将功率或者数据信号直接传输到芯片，可以从PCB板或封装基板的任意层向嵌入式无源桥接芯片的内部互连提供信号。
本发明中信号/能量可通过封装基板或者PCB板的导电层电耦合至嵌入式无源桥接芯片，也可以通过一个嵌入式无源桥接芯片的导电层耦合至另一个嵌入式无源桥接芯片，只需要连接一个嵌入式无源桥接芯片即可为所有嵌入式无源桥接芯片信号/能量传输。
本发明在嵌入式无源桥接芯片附近设计腔体，以降低嵌入式无源桥接芯片上的热应力，减小嵌入式无源桥接芯片与封装基板之间的热膨胀系数之间的差异。
附图说明
图1是本发明一种嵌入式无源桥接芯片的结构示意图。
图2是本发明一种嵌入式无源桥接芯片中焊锡凸点的分布示意图。
图3是本发明一种封装基板表面具有嵌入式无源桥接芯片的封装结构第一个实施例的结构示意图。
图4是本发明一种封装基板表面具有嵌入式无源桥接芯片的封装结构第二个实施例的结构示意图。
图5是本发明一种封装基板表面具有嵌入式无源桥接芯片的封装结构中左侧嵌入式无源桥接芯片的结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
在本发明的描述中，需要理解的是，术语“上”“下”“左”“右”等指示的方位或位置关系均是基于说明书附图的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”“连接”为电连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
为了达到本发明的目的，在本发明的其中一种实施方式中提供一种嵌入式无源桥接芯片，嵌入式无源桥接芯片120的内部设有多个“凵”字型导电连接线304，“凵”字型导电连接线304的左右两端分别连接于同一个外芯片上或二个外芯片上。
具体的，如图1所示，本实施方式提供一种嵌入式无源桥接芯片，该嵌入式无源桥接芯片120包括由上至下依次堆叠的5个芯片介电层，5个芯片介电层包括第一芯片介电层120-1、第二芯片介电层120-2、第三芯片介电层120-3、第四芯片介电层120-4、第五芯片介电层120-5；
由上至下分布有三排“凵”字型导电连接线304，包括第一排“凵”字型导电连接线304、第二排“凵”字型导电连接线304、第三排“凵”字型导电连接线304，每一排有24个“凵”字型导电连接线304；第一排每个“凵”字型导电连接线304包括一个第二芯片连接件和二个第一芯片连接件，第二芯片连接件的左右两端上表面分别连接有一个第一芯片连接件，其中，第二芯片连接件位于第二芯片介电层120-2内，第一芯片连接件位于第一芯片介电层120-1内；
第二排每个“凵”字型导电连接线304包括一个第二芯片连接件和四个第一芯片连接件，第二芯片连接件的左右两端上表面分别依次连接有二个第一芯片连接件，其中，第二芯片连接件位于第三芯片介电层120-3内，其中二个芯片连接件位于第二芯片介电层120-2内，另外二个芯片连接件位于第一芯片介电层120-1内；
第三排每个“凵”字型导电连接线304包括一个第二芯片连接件和六个第一芯片连接件，第二芯片连接件的左右两端上表面分别依次连接有三个第一芯片连接件，其中，第二芯片连接件位于第四芯片介电层120-4内，其中二个芯片连接件位于第三芯片介电层120-3内，另外二个芯片连接件位于第二芯片介电层120-2内，剩余二个芯片连接件位于第一芯片介电层120-1内；第三排每个“凵”字型导电连接线304的左端下表面还连接有一个第一芯片连接件；
其中，第一芯片连接件包括第一芯片导电层104和芯片微通孔102，芯片微通孔102设置于第一芯片导电层104的上表面上；第二芯片连接件包括第二芯片导电层106和二个芯片微通孔102，二个芯片微通孔102设置于第二芯片导电层106的左右两端上表面上；
另外，“凵”字型导电连接线304的左右端通过焊锡凸点107分别与第一外芯片101、第二外芯片103相连。
本实施方式中，“凵”字型导电连接线304由上至下分布有三排，相邻两排中“凵”字型导电连接线304的第二芯片导电层为电源/接地层、信号层交叉设置。
如图2所示，本实施方式中，每一排分布有24个“凵”字型导电连接线304，每一排任意相邻二个“凵”字型导电连接线304的左端错开设置，每一排任意相邻二个“凵”字型导电连接线304的右端错开设置。本实施方式中，焊锡凸点为微凸点，且错开分布，从而提高凸点密度。焊盘尺寸明显小于传统焊盘尺寸，焊盘间距也明显小于传统焊盘尺寸，焊盘尺寸小、间距短，可以提高封装密度，减小封装体积
如图1所示，本实施方式提供的嵌入式无源桥接芯片120的内部还竖向贯穿嵌入式无源桥接芯片120设有硅通孔108从而形成一组导电连接线302，每组导电连接线302的顶部通过焊锡凸点107分别与第一外芯片101、第二外芯片103相连。
为了提高产品性能，本实施方式中的芯片微通孔102的口径由上至下为由大渐小设置。
如图3所示，为了进一步地优化本发明的实施效果，在本发明的另一种实施方式中，本实施方式提供一种封装基板表面具有嵌入式无源桥接芯片的封装结构，包括第一外芯片101、第二外芯片103、封装基板100、嵌入式无源桥接芯片120、PCB板140，嵌入式无源桥接芯片120嵌设于封装基板100中，其中，嵌入式无源桥接芯片120在封装基板100内的位置可以根据具体情况进行设计，可以选择嵌入式无源桥接芯片120的上表面与封装基板100的上表面齐平，也可以选择嵌入式无源桥接芯片120的下表面与封装基板的下表面齐平，还可以选择嵌入式无源桥接芯片120整体嵌设在封装基板100的内部且其上表面和下表面都分别位于封装基板100的上表面和下表面的内侧，本实施例为了便于理解，选用嵌入式无源桥接芯片120的上表面与封装基板100上表面齐平；
另外，嵌入式无源桥接芯片120的内部设有多个“凵”字型导电连接线304，“凵”字型导电连接线304的左右两端通过焊锡凸点107分别与第一外芯片101、第二外芯片103的下表面相连；嵌入式无源桥接芯片120的内部且位于“凵”字型导电连接线304的两侧设有导电连接线302，两侧导电连接线302的顶部分别通过焊锡凸点107与第一外芯片101、第二外芯片103的下表面相连，两侧导电连接线302的底部依次通过第一基板连接线306、下焊锡球309与PCB板140相连；嵌入式无源桥接芯片120的任意一侧设有腔体412。其中，“凵”字型导电连接线304的分布方式与第一个实施例相同。本发明在嵌入式无源桥接芯片附近设计腔体，以降低嵌入式无源桥接芯片上的热应力，减小嵌入式无源桥接芯片与封装基板之间的热膨胀系数之间的差异。
其中，本实施方式中封装基板100的内部且位于嵌入式无源桥接芯片的左右两侧还竖向贯穿封装基座100设有第二基板连接线308，左右两侧的第二基板连接线308的顶部分别通过上焊锡球105与第一外芯片101、第二外芯片103相连，左右两侧的第二基板连接线308的底部分别通过下焊锡球309与PCB板140相连。
具体的，本实施方式的嵌入式无源桥接芯片的连接有三种方式：
第一，第一芯片101可使用嵌入在封装基板100中的嵌入式无源桥接芯片120耦合到第二芯片103。第一芯片101和第二芯片103使用焊锡凸点107安装在嵌入式无源桥接芯片120上，嵌入式无源桥接芯片通过“凵”字型导电连接线304实现互连；
第二，封装基板100、PCB板140可通过嵌入式无源桥接芯片120实现与第一芯片101和第二芯片103的通信。封装基板、PCB板的信号通过第一导电胶104与嵌入式无源桥接芯片相连，通过芯片微通孔102和芯片导体106实现信号到第一芯片101和第二芯片103的传输。
第三，通过嵌入式无源桥接芯片120中的硅通孔108向至少一个芯片提供信号或电源，可通过嵌入式无源桥接芯片实现垂直传输。
如图4所示，为了进一步地优化本发明的实施效果，在本发明的另一种实施方式中，本实施方式提供一种封装基板表面具有嵌入式无源桥接芯片的封装结构，包括第一外芯片101、第二外芯片103、封装基板100、嵌入式无源桥接芯片120、PCB板140，第一外芯片101、第二外芯片103由左向右间隔分布，封装基板100包括由上至下依次堆叠的4个基板外电层，4个基板介电层包括第一基板介电层100-1、第二基板介电层100-2、第三基板介电层100-3、第四基板介电层100-4，嵌入式无源桥接芯片120由左向右间隔嵌设于封装基板100的第二基板介电层100-2、第三基板介电层100-3中；
嵌入式无源桥接芯片120的内部设有多个“凵”字型导电连接线304，左侧的嵌入式无源桥接芯片120中“凵”字型导电连接线304由左向右分布有三排，右侧的嵌入式无源桥接芯片120中“凵”字型导电连接线304分布有一排。
其中，嵌入式无源桥接芯片120在封装基板100内的位置可以根据具体情况进行设计，可以选择嵌入式无源桥接芯片120的上表面与封装基板100的上表面齐平，也可以选择嵌入式无源桥接芯片120的下表面与封装基板的下表面齐平，还可以选择嵌入式无源桥接芯片120整体嵌设在封装基板100的内部且其上表面和下表面都分别位于封装基板100的上表面和下表面的内侧，本实施例为了便于理解，选用嵌入式无源桥接芯片120整体嵌设在封装基板100的内部且其上表面和下表面都分别位于封装基板100的上表面和下表面的内侧。
其中，左侧的嵌入式无源桥接芯片120实现第一外芯片101与第二外芯片103的连接、以及第一外芯片101、第二外芯片103分别与封装基板的连接；右侧的嵌入式无源桥接芯片120实现第二外芯片103中两两连接点之间的连接、第二外芯片103与下一个外芯片的连接、以及第二外芯片与封装基板的连接。
如图5所示，左侧的嵌入式无源桥接芯片120中“凵”字型导电连接线304包括第一排“凵”字型导电连接线304、第二排“凵”字型导电连接线304、第三排“凵”字型导电连接线304，第二排“凵”字型导电连接线304的左端上表面与第一排“凵”字型导电连接线304的右端下表面相连，第三排“凵”字型导电连接线304的左端上表面与第二排“凵”字型导电连接线304的右端下表面相连，第一排“凵”字型导电连接线304的左端、第三排“凵”字型导电连接线304的右端的下表面设有下芯片连接线，每一排有至少一个“凵”字型导电连接线304，具体数量根据需求设定；
其中，第一排每个“凵”字型导电连接线304包括导电层504和二个微通孔502，二个微通孔502设置于导电层504的左右两端上表面，左侧的微通孔502的上表面上通过依次相连的第一上互连导电垫416-1、连接微通孔、基板导电层403、基板微通孔405、焊锡凸点107与第一外芯片101的下表面相连，右侧的微通孔502的上表面上通过依次相连的第三上互连导电垫416-3、连接微通孔、基板导电层403、基板微通孔405、焊锡凸点107与第一外芯片101的下表面相连；
第二排每个“凵”字型导电连接线304包括二个导电层504和三个微通孔502，第一个导电层的左端上表面上连接有第一个微通孔，第一个微通孔还连接于第一排“凵”字型导电连接线304的导电层的右端下表面上，第一个导电层的右端上表面上通过依次相连的第二个微通孔、第二个导电层、第三个微通孔、第四上互连导电垫416-4、连接微通孔、基板导电层403、基板微通孔405、焊锡凸点107与第二外芯片103的下表面相连；
第三排每个“凵”字型导电连接线304包括三个导电层504和四个微通孔502，第一个导电层的左端上表面上连接有第一个微通孔，第一个微通孔还连接于第二排“凵”字型导电连接线304的第一个导电层的右端下表面上，第三排的第一个导电层的右端上表面上通过依次相连的第二个微通孔、第二个导电层、第三个微通孔、第三个导电层、第四个微通孔、第二上互连导电垫416-2、连接微通孔、基板导电层403、基板微通孔405、焊锡凸点107与第二外芯片103的下表面相连；
第一排的导电层的左端下表面还依次连接有第一个微通孔、第一个导电层、第二个微通孔、第二个导电层、第三个微通孔、第三个导电层、第一下互连导电垫418-1、左侧的基板互连导电层410、基板通孔404、基板通孔导电层402；
第三排的导电层的右端下表面还依次连接有第一个微通孔、第一个导电层、第二下互连导电垫418-2、右侧的基板互连导电层410、基板通孔404、基板通孔导电层402；右侧的基板互连导电层410还与右侧的嵌入式无源桥接芯片120的下表面。
右侧的嵌入式无源桥接芯片120包括一排“凵”字型导电连接线304，该排“凵”字型导电连接线304的左端和右端的下表面设有下芯片连接线，该排有至少一个“凵”字型导电连接线304，具体数量根据需求设定；
其中，该排每个“凵”字型导电连接线304包括导电层504和二个微通孔502，二个微通孔502设置于导电层504的左右两端上表面，左侧的微通孔502的上表面上通过依次相连的第一上互连导电垫416-1、连接微通孔、基板导电层403、基板微通孔405、焊锡凸点107与第一外芯片101的下表面相连，右侧的微通孔502的上表面上通过依次相连的第三上互连导电垫416-3、连接微通孔、基板导电层403、基板微通孔405、焊锡凸点107与第一外芯片101的下表面相连；
该排的导电层的左端下表面还依次连接有第一个微通孔、第一个导电层、第二个微通孔、第二个导电层、第三个微通孔、第三个导电层、第一下互连导电垫418-1、左侧的基板互连导电层410、基板通孔404、基板通孔导电层402；
该排的导电层的右端下表面还依次连接有第一个微通孔、第一个导电层、第二下互连导电垫418-2、右侧的基板互连导电层410、基板通孔404、基板通孔导电层402；其中，右侧的嵌入式无源桥接芯片120中该排导电层504上连接的相对应的每个左侧的基板互连导电层410和每个右侧的基板互连导电层410与左侧的嵌入式无源桥接芯片120中第三排的导电层上连接的每个右侧的基板互连导电层410一一对应为同一个，从而实现左侧的嵌入式无源桥接芯片120与右侧的嵌入式无源桥接芯片120之间可以实现信号/能量传输。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种嵌入式无源桥接芯片，其特征在于，所述嵌入式无源桥接芯片(120)的内部设有至少一个“凵”字型导电连接线(304)，所述“凵”字型导电连接线(304)的左右两端分别连接于同一个外芯片上或二个外芯片上。
2.根据权利要求1所述的嵌入式无源桥接芯片，其特征在于，所述“凵”字型导电连接线(304)由上至下分布有至少一排，上一排“凵”字型导电连接线(304)的左右两端分别位于下一排“凵”字型导电连接线(304)的左右两端内；每一排分布有至少一个“凵”字型导电连接线(304)，每一排任意相邻二个“凵”字型导电连接线(304)的左端错开设置，每一排任意相邻二个“凵”字型导电连接线(304)的右端错开设置。
3.根据权利要求1所述的嵌入式无源桥接芯片，其特征在于，所述“凵”字型导电连接线(304)由左向右分布有至少一排，任意相邻二个“凵”字型导电连接线(304)相连且右侧的“凵”字型导电连接线(304)的左端上表面与左侧的“凵”字型导电连接线(304)的右端下表面相连，最左侧“凵”字型导电连接线(304)的左端、最右侧“凵”字型导电连接线(304)的右端、以及任意相邻二个“凵”字型导电连接线(304)的连接处的下表面设有下芯片连接线；每一排分布有至少一个“凵”字型导电连接线(304)，每一排任意相邻二个“凵”字型导电连接线(304)的左端错开设置，每一排任意相邻二个“凵”字型导电连接线(304)的右端错开设置。
4.根据权利要求1所述的嵌入式无源桥接芯片，其特征在于，所述嵌入式无源桥接芯片(120)的内部竖向贯穿嵌入式无源桥接芯片(120)设有硅通孔(108)从而形成至少一个导电连接线(302)，每割导电连接线(302)的顶部通过焊锡凸点(107)分别与外芯片相连。
5.根据权利要求2或3所述的嵌入式无源桥接芯片，其特征在于，每个“凵”字型导电连接线(304)包括第二芯片连接件，第二芯片连接件包括第二芯片导电层(106)和二个芯片微通孔(102)，二个芯片微通孔(102)设置于第二芯片导电层(106)的左右两端上表面上。
6.根据权利要求5所述的嵌入式无源桥接芯片，其特征在于，每个“凵”字型导电连接线(304)包括第二芯片连接件和第一芯片连接件，第二芯片连接件的左右两端上表面分别依次连接有至少一个第一芯片连接件；第一芯片连接件包括第一芯片导电层(104)和芯片微通孔(102)，芯片微通孔(102)设置于第一芯片导电层(104)的上表面上；第二芯片连接件包括第二芯片导电层(106)和二个芯片微通孔(102)，二个芯片微通孔(102)设置于第二芯片导电层(106)的左右两端上表面上。
7.根据权利要求6所述的嵌入式无源桥接芯片，其特征在于，最下方一排“凵”字型导电连接线(304)的左端和/或右端下表面还连接有第一芯片连接件。
8.根据权利要求6所述的嵌入式无源桥接芯片，其特征在于，所述“凵”字型导电连接线(304)由上至下分布有多排时，相邻两排中“凵”字型导电连接线(304)的第二芯片导电层为电源/接地层、信号层交叉设置。
9.一种封装基板表面具有嵌入式无源桥接芯片的封装结构，其特征在于，包括第一外芯片(101)、第二外芯片(103)、嵌入式无源桥接芯片(120)、封装基板(100)、PCB板(140)，所述嵌入式无源桥接芯片(120)嵌设于封装基板(100)中，所述嵌入式无源桥接芯片(120)的内部设有至少一个“凵”字型导电连接线(304)，所述“凵”字型导电连接线(304)由上至下分布有至少一排，上一排“凵”字型导电连接线(304)的左右两端分别位于下一排“凵”字型导电连接线(304)的左右两端内；每一排分布有至少一个“凵”字型导电连接线(304)，每一排任意相邻二个“凵”字型导电连接线(304)的左端错开设置，每一排任意相邻二个“凵”字型导电连接线(304)的右端错开设置；
所述“凵”字型导电连接线(304)的左右两端通过焊锡凸点(107)分别与第一外芯片(101)、第二外芯片(103)的下表面相连；所述嵌入式无源桥接芯片(120)的内部且位于“凵”字型导电连接线(304)的两侧设有导电连接线(302)，两侧导电连接线(302)的顶部分别通过焊锡凸点(107)与第一外芯片(101)、第二外芯片(103)的下表面相连，两侧导电连接线(302)的底部依次通过第一基板连接线(306)、下焊锡球(309)与PCB板(140)相连；嵌入式无源桥接芯片(120)的任意一侧设有腔体(412)。
10.一种封装基板表面具有嵌入式无源桥接芯片的封装结构，其特征在于，包括至少二个外芯片、至少一个嵌入式无源桥接芯片(120)、封装基板(100)、PCB板(140)，所述外芯片由左向右依次间隔分布，所述嵌入式无源桥接芯片(120)由左向右依次间隔嵌设于封装基板(100)中，所述嵌入式无源桥接芯片(120)的内部设有至少一个“凵”字型导电连接线(304)，所述“凵”字型导电连接线(304)的左右两端通过焊锡凸点(107)分别与外芯片的下表面相连；所述“凵”字型导电连接线(304)的左端和/或右端下表面分别依次通过第一基板连接线(306)、下焊锡球(309)与PCB板(140)相连；嵌入式无源桥接芯片(120)的任意一侧设有腔体(412)。
CN201911318403.XA 2019-12-19 2019-12-19 一种嵌入式无源桥接芯片及其应用 Pending CN110911384A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911318403.XA CN110911384A (zh) 2019-12-19 2019-12-19 一种嵌入式无源桥接芯片及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911318403.XA CN110911384A (zh) 2019-12-19 2019-12-19 一种嵌入式无源桥接芯片及其应用

Publications (1)

Publication Number Publication Date
CN110911384A true CN110911384A (zh) 2020-03-24

Family

ID=69826760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911318403.XA Pending CN110911384A (zh) 2019-12-19 2019-12-19 一种嵌入式无源桥接芯片及其应用

Country Status (1)

Country Link
CN (1) CN110911384A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327911A (zh) * 2021-04-23 2021-08-31 浙江毫微米科技有限公司 重布线层结构及其制备方法、封装结构及其制备方法
CN113764394A (zh) * 2021-09-08 2021-12-07 中科芯集成电路有限公司 一种基于嵌入式集成上下拉电阻ipd的sip封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327911A (zh) * 2021-04-23 2021-08-31 浙江毫微米科技有限公司 重布线层结构及其制备方法、封装结构及其制备方法
CN113327911B (zh) * 2021-04-23 2022-11-25 浙江毫微米科技有限公司 重布线层结构及其制备方法、封装结构及其制备方法
CN113764394A (zh) * 2021-09-08 2021-12-07 中科芯集成电路有限公司 一种基于嵌入式集成上下拉电阻ipd的sip封装结构

Similar Documents

Publication Publication Date Title
US10964676B2 (en) Semiconductor structure and a method of making thereof
US11800636B2 (en) Electronic substrate having differential coaxial vias
US6319829B1 (en) Enhanced interconnection to ceramic substrates
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
EP3442314A1 (en) Ic package
US20030132529A1 (en) Enhanced chip scale package for flip chips
US7230332B2 (en) Chip package with embedded component
US20130058067A1 (en) System with a high power chip and a low power chip having low interconnect parasitics
KR20160114710A (ko) 반도체칩을 상호연결하기 위한 인터포저를 제공하기 위한 방법 및 장치
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
US20040178484A1 (en) Interposer, interposer package and device assembly employing the same
TWI697084B (zh) R鏈結-用於封裝裝置的資料訊號接點之接地屏蔽附接結構及陰影孔洞；封裝裝置的垂直資料訊號互連件之垂直接地屏蔽結構及屏蔽柵欄；以及用於封裝裝置的光電模組連接器資料訊號接點及接點針腳之接地屏蔽技術
US11211315B2 (en) Semiconductor package with terminal pattern for increased channel density
TWI719897B (zh) 電子封裝
US6538213B1 (en) High density design for organic chip carriers
US20040061223A1 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US20080078571A1 (en) Device mounting board and semiconductor module
EP1361612B1 (en) Organic substrate for flip chip bonding
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
CN111968958A (zh) 一种封装芯片及基于封装芯片的信号传输方法
JP6159820B2 (ja) 半導体装置および情報処理装置
US8446020B2 (en) Multi-chip module
US6566761B1 (en) Electronic device package with high speed signal interconnect between die pad and external substrate pad
CN211376635U (zh) 一种嵌入式无源桥接芯片及其封装结构
JPH04290258A (ja) マルチチップモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination