CN110896081B - 阵列基板、液晶面板以及有机el显示面板 - Google Patents

阵列基板、液晶面板以及有机el显示面板 Download PDF

Info

Publication number
CN110896081B
CN110896081B CN201910853614.7A CN201910853614A CN110896081B CN 110896081 B CN110896081 B CN 110896081B CN 201910853614 A CN201910853614 A CN 201910853614A CN 110896081 B CN110896081 B CN 110896081B
Authority
CN
China
Prior art keywords
wiring
source
gate
overlapping
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910853614.7A
Other languages
English (en)
Other versions
CN110896081A (zh
Inventor
吉田昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110896081A publication Critical patent/CN110896081A/zh
Application granted granted Critical
Publication of CN110896081B publication Critical patent/CN110896081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板、液晶面板以及有机EL显示面板，实现源极配线的冗余化。阵列基板具备：栅极配线，其包括相对于半导体膜隔着第1绝缘膜配置于上层侧的第1金属膜；源极配线，其包括相对于半导体膜隔着第2绝缘膜配置于下层侧的第2金属膜，与栅极配线交叉；栅极电极，其包括第1金属膜；沟道区域，其包括半导体膜的一部分，与栅极电极重叠；源极区域和漏极区域，其是将半导体膜的一部分低电阻化而成的；源极重叠配线，其是将半导体膜的一部分低电阻化而成的，与源极区域相连，并且至少一部分与源极配线重叠，通过在第2绝缘膜中的跨越栅极配线的多个位置开口形成的接触孔连接到源极配线。

Description

阵列基板、液晶面板以及有机EL显示面板
技术领域
本发明涉及阵列基板、液晶面板以及有机EL显示面板。
背景技术
以往，作为液晶显示装置所具备的阵列基板的一个例子，已知在下述专利文献1中记载的阵列基板。该专利文献1所记载的阵列基板具备薄膜晶体管，上述薄膜晶体管的特征在于，具备：栅极电极；栅极绝缘膜，其位于上述栅极电极之上或之下；沟道区域，其隔着上述栅极绝缘膜与上述栅极电极相互重叠；以及源极区域和漏极区域，其与上述沟道区域位于相同的层，与上述沟道区域连接，以上述沟道区域为中心且相互相对，上述沟道区域、以及上述源极区域和上述漏极区域包含氧化物半导体，上述源极区域和上述漏极区域的载流子浓度大于上述沟道区域的载流子浓度。
现有技术文献
专利文献
专利文献1：特开2013-251526号公报
发明内容
发明要解决的问题
根据上述的专利文献1所记载的阵列基板，顶栅型的薄膜晶体管中的栅极电极与半导体层的源极区域或漏极区域之间的寄生电容被降低。然而，在连接到源极区域的数据线发生了断线的情况下，无法向位于比断线部位靠前的位置的薄膜晶体管供应信号。
本发明是基于上述这样的情况而完成的，其目的在于，实现源极配线的冗余化。
用于解决问题的方案
(1)本发明的一个实施方式是一种阵列基板，具备：半导体膜；第1绝缘膜，其配置在上述半导体膜的上层侧；第1金属膜，其配置在上述第1绝缘膜的上层侧；第2绝缘膜，其配置在上述半导体膜的下层侧或上述第1金属膜的上层侧；第2金属膜，其相对于上述半导体膜隔着上述第2绝缘膜配置于下层侧，或相对于上述第1金属膜隔着上述第2绝缘膜配置于上层侧；栅极配线，其包括上述第1金属膜；源极配线，其包括上述第2金属膜，与上述栅极配线交叉；栅极电极，其构成薄膜晶体管，包括上述第1金属膜，与上述栅极配线相连；沟道区域，其构成上述薄膜晶体管，包括上述半导体膜的一部分，以与上述栅极电极重叠的方式配置；源极区域，其构成上述薄膜晶体管，是将上述半导体膜的一部分低电阻化而成的，与上述沟道区域相连；漏极区域，其构成上述薄膜晶体管，是将上述半导体膜的一部分低电阻化而成的，从与上述源极区域侧相反的一侧与上述沟道区域相连；以及源极重叠配线，其是将上述半导体膜的一部分低电阻化而成的，与上述源极区域相连，并且以至少一部分与上述源极配线重叠的方式配置，通过至少在上述第2绝缘膜中的跨越上述栅极配线的多个位置开口形成的接触孔连接到上述源极配线。
(2)另外，本发明的某实施方式是一种阵列基板，在上述(1)的构成的基础上，上述第2绝缘膜配置在上述半导体膜的下层侧，上述第2金属膜相对于上述半导体膜隔着上述第2绝缘膜配置在下层侧。
(3)另外，本发明的某实施方式是一种阵列基板，在上述(2)的构成的基础上，具备遮光部，上述遮光部包括上述第2金属膜，以至少与上述沟道区域重叠的方式配置。
(4)另外，本发明的某实施方式是一种阵列基板，在上述(3)的构成的基础上，上述遮光部被设为连接到上述栅极电极的下层侧栅极电极。
(5)另外，本发明的某实施方式是一种阵列基板，在上述(1)至上述(4)中的任意一个构成的基础上，上述源极重叠配线具有：栅极配线非重叠部，其沿着上述源极配线延伸，与上述栅极配线不重叠；以及栅极配线重叠部，其与上述栅极配线非重叠部相连，与上述栅极配线重叠。
(6)另外，本发明的某实施方式是一种阵列基板，在上述(5)的构成的基础上，上述源极重叠配线形成为上述栅极配线重叠部的宽度比上述栅极配线非重叠部窄。
(7)另外，本发明的某实施方式是一种阵列基板，在上述(1)至上述(4)中的任意一个构成的基础上，上述源极重叠配线选择性地与上述源极配线重叠，以不与上述栅极配线重叠。
(8)另外，本发明的某实施方式是一种阵列基板，在上述(1)至上述(7)中的任意一个构成的基础上，具备像素电极，上述像素电极呈长度方向与上述源极配线的延伸方向一致的长条状，且连接到上述漏极区域，上述栅极配线以在上述长度方向上从两侧夹着上述像素电极的方式配置有至少一对。
(9)另外，本发明的某实施方式是一种阵列基板，在上述(1)至上述(8)中的任意一个构成的基础上，在上述栅极配线中，成为与上述源极配线和上述源极重叠配线不重叠的部分中的一部分被设为宽度比与上述源极配线和上述源极重叠配线重叠的部分宽的宽幅部，上述源极重叠配线通过包含于多个上述接触孔并配置在与上述宽幅部相邻的位置的上述接触孔连接到上述源极配线。
(10)本发明的一个实施方式是一种液晶面板，具备上述(1)至上述(9)中的任意一个构成所述的阵列基板。
(11)本发明的一个实施方式是一种有机EL显示面板，具备上述(1)至上述(9)中的任意一个构成所述的阵列基板。
发明效果
根据本发明，能够实现源极配线的冗余化。
附图说明
图1是本发明的实施方式1的液晶面板的截面图。
图2是示出构成液晶面板的阵列基板的像素排列的俯视图。
图3是将阵列基板中的TFT附近放大的俯视图。
图4是液晶面板中的图3的A-A线截面图。
图5是液晶面板中的图3的B-B线截面图。
图6是液晶面板中的图3的C-C线截面图。
图7是将本发明的实施方式2的阵列基板中的TFT附近放大的俯视图。
图8是液晶面板中的图7的C-C线截面图。
图9是示出构成本发明的实施方式3的有机EL显示面板的阵列基板中的像素排列的俯视图。
图10是示出阵列基板的像素的电气构成的电路图。
图11是阵列基板中的图9的D-D线截面图。
图12是主要示出阵列基板所具备的各金属膜的图案的俯视图。
图13是主要示出阵列基板所具备的半导体膜的图案的俯视图。
附图标记说明
10…液晶面板，10A…阵列基板，11…TFT(薄膜晶体管)，11A…第1栅极电极(栅极电极)，11B…源极区域，11C…漏极区域，11D…沟道区域，11E…第2栅极电极(遮光部、下层侧栅极电极)，12…像素电极，13、113、213…栅极配线，13A…宽幅部，14、114、214…源极配线，21、121、221…半导体膜，22、222…第1绝缘膜，23、223…第1金属膜，24、224…第2绝缘膜，25、225…第2金属膜，34、134、234…源极重叠配线，34A…栅极配线非重叠部，34B…栅极配线重叠部，40…有机EL显示面板，41…阵列基板，49…第3TFT(薄膜晶体管)，CH3、CH4…接触孔，CH9…接触孔。
具体实施方式
＜实施方式1＞
通过图1至图6来说明本发明的实施方式1。在本实施方式中例示构成液晶面板(显示面板)10的阵列基板10A。此外，在各附图的一部分中示出了X轴、Y轴以及Z轴，各轴方向描绘为各附图所示的方向。另外，将图4至图6的上侧设为表侧，将下侧设为里侧。
图1是液晶面板10的概略性截面图。如图1所示，液晶面板10具备：阵列基板10A；CF基板(相对基板)10B，其配置为与阵列基板10A相对；液晶层10C，其介于两基板10A、10B之间；以及密封部10D，其包围液晶层10C而将液晶层10C密封。另外，在两基板10A、10B的外表面侧分别贴附有未图示的偏振板。
液晶面板10被划分为其显示面能显示图像的显示区域、以及包围显示区域的非显示区域。图2是阵列基板10A中的显示区域的俯视图。此外，在图2中还图示了CF基板10B侧的构成的一部分。如图2所示，在阵列基板10A中的显示区域中，作为开关元件的TFT(薄膜晶体管)11和像素电极12按矩阵状(行列状)排列设置有许多个。在TFT11和像素电极12的周围，以包围它们的方式配设有大致呈格子状的栅极配线(扫描线)13和源极配线(数据线、信号线)14。栅极配线13大体沿着X轴方向延伸，源极配线14大体沿着Y轴方向延伸。栅极配线13和源极配线14分别连接到TFT11的第1栅极电极(栅极电极)11A和源极区域11B，像素电极12连接到TFT11的漏极区域11C。并且，TFT11基于分别供应到栅极配线13和源极配线14的各种信号而被驱动，随着其驱动，对电位向像素电极12的供应进行控制。另外，TFT11相对于像素电极12(源极配线14)，在X轴方向上是向图2所示的左右偏置的。TFT11排列成相对于像素电极12(源极配线14)向左侧偏置的TFT11与相对于像素电极12(源极配线14)向右侧偏置的TFT11在Y轴方向上交替反复排列，而平面配置为之字形(锯齿状)。
如图2所示，像素电极12配置在由栅极配线13和源极配线14包围的纵长的大致方形的区域。像素电极12在自身的长边方向(长度方向)上在中途弯曲。像素电极12在Y轴方向(长边方向)上由一对栅极配线13从两侧夹着，并且在X轴方向(短边方向)上由一对源极配线14从两侧夹着。在阵列基板10A的显示区域，以与像素电极12重叠的形式形成有大体满面状的共用电极15。在共用电极15中的与各像素电极12重叠的部分，分别形成有沿着各像素电极12的长边方向(Y轴方向)延伸的多条(在图2中为6条)狭缝15A。当在相互重叠的像素电极12与共用电极15之间产生了电位差时，在液晶层10C中，除了包含沿着阵列基板10A的板面的成分外还包含相对于阵列基板10A的板面的法线方向的成分的边缘电场(斜电场)会被施加到狭缝15A。也就是说，具备本实施方式的阵列基板10A的液晶面板10的动作模式被设为FFS(Fringe Field Switching；边缘场开关)模式。以与源极配线14重叠的形式大体沿着Y轴方向延伸的共用电极配线32连接到该共用电极15。该共用电极配线32将共用电位供应到共用电极15并且包括片电阻低于共用电极15的材料，因此，在实现共用电极15的低电阻化上是优选的。另外，CF基板10B具有与各像素电极12重叠的部分分别开口的大致格子状的黑矩阵(像素间遮光部)16。黑矩阵16被设为与TFT11、栅极配线13以及源极配线14等重叠的配置。另外，CF基板10B具有用于保持液晶层10C的厚度(单元间隙)的间隔物17。间隔物17平面配置为与栅极配线13的一部分(后述的宽幅部13A)重叠。
图3是阵列基板10A中的TFT11附近的俯视图。使用图3来详细地说明TFT11的构成。如图3所示，TFT11被设为相对于作为其连接对象的像素电极12在Y轴方向上位于图1所示的下侧的相邻之处的配置。TFT11具有包括栅极配线13的一部分的第1栅极电极11A。栅极配线13的线宽根据在X轴方向上的位置而变化，栅极配线13的成为第1栅极电极11A的部分(与沟道区域11D的交叉部位)的宽度被设为最窄。此外，栅极配线13的与源极配线14的交叉部位、以及与后述的第2栅极电极11E的连接部位的宽度被设为第二窄，栅极配线13的成为TFT11与源极配线14之间的部分为宽度最宽的宽幅部13A。在该宽幅部13A重叠配置有间隔物17，从而，间隔物17的前端部稳定地抵接于阵列基板10A的最内表面。TFT11具有连接到源极配线14的源极区域11B。源极配线14具有多个源极配线分支部14A，多个源极配线分支部14A是从相对于与栅极配线13交叉的部分在Y轴方向上成为与作为其连接对象的像素电极12侧相反的一侧的部分分支的。该源极配线分支部14A沿着X轴方向延伸，其前端部通过后述的源极重叠配线34连接到源极区域11B。源极配线分支部14A按照已述的各TFT11的配置，以排列为之字形的方式配置。TFT11具有在Y轴方向上与源极区域11B空开间隔配置的漏极区域11C。漏极区域11C的与源极区域11B(沟道区域11D)侧相反的一侧的端部连接到像素电极12。TFT11具有与第1栅极电极11A重叠并且与源极区域11B和漏极区域11C相连的沟道区域11D。沟道区域11D沿着Y轴方向延伸，其一端侧与源极区域11B相连，另一端侧与漏极区域11C相连。而且，TFT11具有配置为与第1栅极电极11A和沟道区域11D重叠的第2栅极电极(遮光部、下层侧栅极电极)11E。第2栅极电极11E相对于沟道区域11D配置在里侧，也就是说在Z轴方向上与第1栅极电极11A侧相反的一侧。第2栅极电极11E沿着X轴方向延伸，第2栅极电极11E的与重叠于沟道区域11D的重叠部位侧相反的一侧的端部连接到栅极配线13。因此，传输到栅极配线13的扫描信号在相同的定时输入到第1栅极电极11A和第2栅极电极11E。并且，当TFT11基于供应到第1栅极电极11A和第2栅极电极11E的扫描信号而被驱动时，供应到源极配线14的图像信号(电荷)会从源极区域11B经由沟道区域11D被供应到漏极区域11C。其结果是，像素电极12被充电到基于图像信号的电位。另外，第2栅极电极11E被设为能遮挡从里侧照射到沟道区域11D的光。这种光被设为例如从背光源装置照射到液晶面板10的用于显示的光等。通过使去往沟道区域11D的上述的光被第2栅极电极11E遮挡，从而，能够抑制在光照射到沟道区域11D的情况下可能产生的TFT11的特性的变动。
图4是液晶面板10中的图3的A-A线截面图。如图4所示，在CF基板10B的显示区域中，在与阵列基板10A侧的各像素电极12呈相对状的位置，按矩阵状排列设置有许多个彩色滤光片18。彩色滤光片18配置为R(红色)、G(绿色)、B(蓝色)这三色按规定的顺序重复排列，与相对的像素电极12一起构成作为显示单位的像素。在相邻的彩色滤光片18之间配置有已述的黑矩阵16，从而防止了混色等。另外，在彩色滤光片18的内表面侧，为了平坦化而形成有外覆膜19。在外覆膜19的内表面侧形成有已述的间隔物17。间隔物17从CF基板10B的内表面沿着Z轴方向朝向阵列基板10A侧突出，其前端部被设为抵接或接近于阵列基板10A的最内表面的配置。此外，在两基板10A、10B的与液晶层10C接触的最内表面分别形成有用于使液晶层10C所包含的液晶分子取向的取向膜20。
如图4所示，阵列基板10A是在玻璃基板(基板)的内表面侧层叠形成各种膜而成的。使用图4来详细地说明阵列基板10A的内表面侧所具备的各个膜。具体而言，如图4所示，阵列基板10A至少具有：半导体膜21；第1绝缘膜22，其配置在半导体膜21的上层侧；第1金属膜23，其配置在第1绝缘膜22的上层侧；第2绝缘膜24，其配置在半导体膜21的下层侧；以及第2金属膜25，其配置在第2绝缘膜24的下层侧。而且，阵列基板10A具有：第3绝缘膜26，其配置在第1金属膜23的上层侧；第4绝缘膜27，其配置在第3绝缘膜26的上层侧；第3金属膜28，其配置在第4绝缘膜27的上层侧；第1透明电极膜29，其配置在第3金属膜28的上层侧；第5绝缘膜30，其配置在第1透明电极膜29的上层侧；第2透明电极膜31，其配置在第5绝缘膜30的上层侧；以及取向膜20，其配置在第2透明电极膜31的上层侧。
第1金属膜23、第2金属膜25以及第3金属膜28均被设为包括1种金属材料的单层膜或包括不同种类的金属材料的层叠膜、合金，从而具有导电性和遮光性。如图4所示，第1金属膜23构成栅极配线13、TFT11的第1栅极电极11A等。第2金属膜25构成源极配线14、TFT11的第2栅极电极11E等。第3金属膜28构成共用电极配线32等。第1绝缘膜22、第2绝缘膜24以及第3绝缘膜26均包括作为一种无机绝缘材料(无机树脂材料)的SiO2(氧化硅、硅氧化物)等。第5绝缘膜30包括作为一种无机绝缘材料的SiNx(氮化硅)等。第1绝缘膜22介于半导体膜21与第1金属膜23之间而将它们绝缘。第2绝缘膜24介于半导体膜21与第2金属膜25之间而将它们绝缘。特别是，通过第1绝缘膜22中的与第1栅极电极11A重叠的部分，第1栅极电极11A与沟道区域11D之间的间隔被保持为固定，并且通过第2绝缘膜24中的与第2栅极电极11E重叠的部分，第2栅极电极11E与沟道区域11D之间的间隔被保持为固定。第3绝缘膜26从上层侧覆盖半导体膜21和第1金属膜23。第5绝缘膜30介于第1透明电极膜29与第2透明电极膜31之间而将它们绝缘。第4绝缘膜27包括作为一种具有感光性的有机绝缘材料(有机材料)的PMMA(丙烯酸树脂)等，其膜厚大于包括无机树脂材料的其它绝缘膜22、24、26、30。通过该第4绝缘膜27，阵列基板10A的表面被平坦化。在上述的各绝缘膜22、24、26、27、30中的第3绝缘膜26和第4绝缘膜27，以与TFT11的漏极区域11C和像素电极12的重叠部位重叠的形式开口形成有像素接触孔CH1。在该像素接触孔CH1重叠配置有包括第3金属膜28的连接部33。因此，漏极区域11C和像素电极12经由穿过像素接触孔CH1的连接部33实现了连接。通过利用该连接部33覆盖像素接触孔CH1，从而，在通过已图案化的光致抗蚀剂对第3金属膜28进行蚀刻时，能够防止漏极区域11C被过蚀刻。另外，如图5所示，在第1绝缘膜22和第2绝缘膜24中的、与TFT11的第1栅极电极11A和第2栅极电极11E双方重叠的位置，开口形成有栅极电极间接触孔CH2。通过该栅极电极间接触孔CH2实现了两栅极电极11A、11E之间的连接。另外，虽然省略了图示，但在第5绝缘膜30中的、与共用电极15和共用电极配线32双方重叠的位置，开口形成有共用电极用接触孔。通过该共用电极用接触孔实现了共用电极15与共用电极配线32之间的连接。
半导体膜21被设为例如将氧化物半导体用作材料的氧化物半导体膜。半导体膜21除了将构成TFT11的源极区域11B、漏极区域11C以及沟道区域11D构成之外，还构成像素电极12等。作为半导体膜21的具体材料，例如可列举In-Ga-Zn-O系的半导体(例如铟镓锌氧化物)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1以及In：Ga：Zn＝1：1：2等，但并不限于此。In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质，但在结晶质的情况下，优选c轴大体垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。第1透明电极膜29和第2透明电极膜31例如包括ITO(Indium Tin Oxide；氧化铟锡)、IZO(IndiumZinc Oxide；氧化铟锌)等透明电极材料。第1透明电极膜29构成像素电极12，第2透明电极膜31构成共用电极15。这样，本实施方式的TFT11的包括半导体膜21的沟道区域11D由包括第1金属膜23的第1栅极电极11A和包括第2金属膜25的第2栅极电极11E从表里夹着，被设为所谓的双栅型。
在此，如图4所示，本实施方式的阵列基板10A所具备的半导体膜21在制造过程中一部分被低电阻化，包括低电阻化区域和非低电阻化区域。此外，在图4和图6中，相对地将半导体膜21中的低电阻化区域图示为阴影状。半导体膜21的低电阻化区域与非低电阻化区域相比，电阻率极低，例如为1/10000000000～1/100左右，作为导电体发挥功能。虽然半导体膜21中的非低电阻化区域被设为电荷仅能在指定的条件(扫描信号供应到各栅极电极11A、11E的情况)下移动，但低电阻化区域被设为电荷始终能移动而作为导电体发挥功能。通过半导体膜21的非低电阻化区域来构成沟道区域11D等。除了通过半导体膜21的低电阻化区域来构成源极区域11B和漏极区域11C之外，还通过半导体膜21的低电阻化区域来构成以与源极配线14(包含源极配线分支部14A)重叠的形式配置的源极重叠配线34。源极重叠配线34以与源极配线14并行的形式大体沿着Y轴方向延伸，与源极配线14在大致整个长度上重叠。源极重叠配线34通过在介于其与第2金属膜25之间的第2绝缘膜24开口形成的接触孔CH3、CH4连接到源极配线14。从而，即使是源极配线14在中途发生了断线的情况下，也能通过从源极重叠配线34绕行来维持图像信号的传输。由于源极重叠配线34是与TFT11的源极区域11B相连的，因此，能够将由源极配线14传输的图像信号供应到源极区域11B。此外，源极重叠配线34的设置数量与源极配线14的设置数量是相同的。
然而，在半导体膜21中，由于在阵列基板10A的制造过程中选择性地进行低电阻化处理，从而部分地形成有低电阻化区域。具体而言，如图4所示，上述的低电阻化处理是将相对于半导体膜21隔着第1绝缘膜22配置于上层侧的第1金属膜23作为掩模来进行的。也就是说，仅半导体膜21中的没有被第1金属膜23覆盖的部分被低电阻化，半导体膜21中的被第1金属膜23覆盖的部分没有被低电阻化。第1金属膜23通过层叠在自身的上层侧且以成为规定的图案的方式被进行了曝光、显影的光致抗蚀剂而与第1绝缘膜22一起被蚀刻，从而成为了第1栅极电极11A等。因此，在半导体膜21中，作为被第1栅极电极11A覆盖的部分的沟道区域11D不会被选择性地低电阻化。此外，作为低电阻化处理，优选使用规定的气体的等离子体处理等。然而，如图5所示，第1金属膜23除了构成第1栅极电极11A之外，还构成栅极配线13，该栅极配线13与包括第2金属膜25的源极配线14交叉，因此，其处于也与包括半导体膜21的源极重叠配线34重叠的关系。也就是说，源极重叠配线34具有与栅极配线13不重叠的栅极配线非重叠部34A、以及与栅极配线非重叠部34A相连且与栅极配线13重叠的栅极配线重叠部34B。因此，源极重叠配线34中的与栅极配线13重叠的栅极配线重叠部34B在进行低电阻化处理时，被栅极配线13遮掩而成为非低电阻化区域。当源极重叠配线34像这样不是整个区域成为低电阻化区域，其一部分(栅极配线重叠部34B)成为非低电阻化区域时，在其非低电阻化区域中，配线电阻局部变高，因此，担心传输的图像信号产生钝化。因此，在源极配线14产生了断线的情况下，虽然通过从源极重叠配线34绕行，图像信号的传输得以维持，但容易产生信号钝化，有可能会产生行上的显示不均。
为此，如图2所示，本实施方式的阵列基板10A所具备的源极重叠配线34通过在第2绝缘膜24中的跨越栅极配线13的多个位置开口形成的接触孔CH3、CH4连接到源极配线14。通过这样，即使在如上述那样源极重叠配线34中的与栅极配线13重叠的部分不被低电阻化而成为了非低电阻化区域的情况下，也能通过源极配线14绕开该非低电阻化区域。具体而言，当在源极配线14中的、成为跨越栅极配线13的多个接触孔CH3、CH4之间的部分以外的部位产生了断线的情况下，能够通过源极重叠配线34绕开源极配线14的断线部位，能够通过源极配线14绕开源极重叠配线34中的与栅极配线13重叠而没有被低电阻化的栅极配线重叠部34B。从而，不易产生由于源极重叠配线34中的没有被低电阻化的栅极配线重叠部34B而致使源极配线14的配线电阻变高的事态。此外，栅极配线重叠部34B在1条源极重叠配线34中在Y轴方向上空开固定的间隔配置有多个，其设置数量和排列间隔与栅极配线13的设置数量和排列间隔一致。
详细地说，如图2所示，源极重叠配线34与作为其重叠对象的源极配线14同样为分支结构，具有与源极配线分支部14A重叠的源极重叠配线分支部34C。该源极重叠配线分支部34C是与TFT11的源极区域11B相连的。此外，源极重叠配线分支部34C与源极区域11B同样地为栅极配线非重叠部34A的一部分，为低电阻化区域。如图3和图6所示，源极重叠配线分支部34C配置为在Y轴方向上与栅极配线13相邻。源极重叠配线34的该源极重叠配线分支部34C通过多个接触孔CH3、CH4中的第1接触孔CH3连接到源极配线分支部14A。而且，源极重叠配线34中的、在Y轴方向上与源极重叠配线分支部34C侧相反的一侧与栅极配线13相邻的部分通过另一个第2接触孔CH4连接到源极配线14。也就是说，在Y轴方向上隔着各栅极配线13(各栅极配线重叠部34B)的位置，分别平面配置有2个接触孔CH3、CH4。此外，以下，在区分夹着栅极配线13的2个接触孔CH3、CH4的情况下，将与源极重叠配线分支部34C重叠的接触孔设为第1接触孔CH3，将与源极重叠配线分支部34C不重叠的接触孔设为第2接触孔CH4。针对1条源极重叠配线34的接触孔CH3、CH4的设置数量被设为栅极配线13的设置数量的2倍。与源极重叠配线分支部34C不重叠的第2接触孔CH4配置为与栅极配线13中的宽幅部13A相邻。通过这样，与假设栅极配线13中的、与源极配线14和源极重叠配线34重叠的部分被设为与宽幅部13A为同一宽度的情况相比，以跨越栅极配线13的方式配置的2个接触孔CH3、CH4之间的距离变短。从而，源极配线14的冗余性得到进一步提高。另外，源极重叠配线34是以与第2接触孔CH4重叠的部分的宽度比其它部分宽的方式形成的。从而，得以充分确保第2接触孔CH4的开口面积，源极重叠配线34与源极配线14的连接可靠性变高。
如图3所示，源极重叠配线34形成为栅极配线重叠部34B的宽度比栅极配线非重叠部34A窄。详细地说，源极重叠配线34中的、从源极重叠配线分支部34C的分支位置到第2接触孔CH4之间的部分形成为比其它部分宽度窄，该宽度窄的部分包含栅极配线重叠部34B的整个区域和栅极配线非重叠部34A的一部分。也就是说，源极重叠配线34的宽度窄的部分包括栅极配线重叠部34B、以及栅极配线非重叠部34A中的分别与栅极配线重叠部34B的两端部相连的部分。在此，如已述的那样，由于源极重叠配线34中的栅极配线重叠部34B是半导体膜21中的非低电阻化区域，因此，当来自背光源装置等的光照射到栅极配线重叠部34B时，可能会在栅极配线重叠部34B产生电荷移动，这样就可能致使源极重叠配线34的配线电阻发生变动，或源极重叠配线34与栅极配线13之间的负载发生变动。在这方面，如上所述，源极重叠配线34中的栅极配线重叠部34B被设为宽度比栅极配线非重叠部34A窄，因此，能照射到栅极配线重叠部34B的光量变少。从而，在栅极配线重叠部34B不易产生由光的照射带来的电荷移动，源极重叠配线34的配线电阻不易发生变动，并且源极重叠配线34与栅极配线13之间的负载不易发生变动。
如图2所示，源极重叠配线34通过配置在分别跨越一对栅极配线13的位置的至少4个接触孔CH3、CH4连接到重叠的源极配线14。更详细地说，将1条源极重叠配线34与1条源极配线14连接的接触孔CH3、CH4的数量被设为沿着Y轴方向排列的栅极配线13的设置数量的2倍。根据这种构成，即使是在源极配线14中的、大体沿着Y轴方向延伸且与像素电极12相邻的部分产生了断线的情况下，也能由通过上述的接触孔CH3、CH4连接的源极重叠配线34维持图像信号的传输。也就是说，即使是在源极配线14中的、除了与栅极配线13交叉的部分附近以外的大部分产生断线，也能够维持信号的传输，能够充分确保源极配线14的冗余性。
如以上说明的那样，本实施方式的阵列基板10A具备：半导体膜21；第1绝缘膜22，其配置在半导体膜21的上层侧；第1金属膜23，其配置在第1绝缘膜22的上层侧；第2绝缘膜24，其配置在半导体膜21的下层侧；第2金属膜25，其相对于半导体膜21隔着第2绝缘膜24配置于下层侧；栅极配线13，其包括第1金属膜23；源极配线14，其包括第2金属膜25，与栅极配线13交叉；第1栅极电极(栅极电极)11A，其构成TFT(薄膜晶体管)11，包括第1金属膜23，与栅极配线13相连；沟道区域11D，其构成TFT11，包括半导体膜21的一部分，以与第1栅极电极11A重叠的方式配置；源极区域11B，其构成TFT11，是将半导体膜21的一部分低电阻化而成的，与沟道区域11D相连；漏极区域11C，其构成TFT11，是将半导体膜21的一部分低电阻化而成的，从与源极区域11B侧相反的一侧与沟道区域11D相连；以及源极重叠配线34，其是将半导体膜21的一部分低电阻化而成的，与源极区域11B相连，并且以至少一部分与源极配线14重叠的方式配置，通过至少在第2绝缘膜24中的跨越栅极配线13的多个位置开口形成的接触孔CH3、CH4连接到源极配线14。
通过这样，当随着与包括第1金属膜23的栅极配线13相连的第1栅极电极11A的通电而TFT11被驱动时，电荷会经由沟道区域11D在包括半导体膜21的源极区域11B与漏极区域11C之间移动。与包括半导体膜21的源极区域11B相连的源极重叠配线34与包括第2金属膜25的源极配线14重叠，并且通过至少在第2绝缘膜24开口形成的接触孔CH3、CH4连接到源极配线14。从而，传输到源极配线14的信号经由源极重叠配线34供应到源极区域11B。通过使源极重叠配线34以与源极配线14重叠的方式配置，即使是在源极配线14产生了断线的情况下，信号也被传输到源极重叠配线34，从而能够绕开源极配线14的断线部位。由此，实现了源极配线14的冗余化。另外，第2绝缘膜24介于第2金属膜25与半导体膜21之间而将它们绝缘，因此，在将第2金属膜25用到除源极配线14以外的构成(第2栅极电极11E)等方面是优选的。
此外，源极重叠配线34是将半导体膜21的一部分与源极区域11B和漏极区域11C一起低电阻化而成的。半导体膜21的低电阻化是通过将包括相对于半导体膜21隔着第1绝缘膜22配置于上层侧的第1金属膜23的第1栅极电极11A作为掩模来进行的，从而，半导体膜21中的与第1栅极电极11A重叠的沟道区域11D没有被选择性地低电阻化。然而，第1金属膜23除了构成第1栅极电极11A之外，还构成栅极配线13，该栅极配线13与源极配线14交叉，因此，其可能处于也与源极重叠配线34重叠的关系。若在源极重叠配线34中存在与栅极配线13重叠的部分，则该部分也会被栅极配线13遮掩，因此，可能会成为没有被低电阻化的部分。在这方面，源极重叠配线34至少在第2绝缘膜24中通过配置在跨越栅极配线13的多个位置的接触孔CH3、CH4连接到源极配线14，因此，即使是如上所述，在源极重叠配线34中存在与栅极配线13重叠的部分且该部分没有被低电阻化的情况下，也能通过源极配线14绕开该没有被低电阻化的部分。具体而言，当在源极配线14中的、成为跨越栅极配线13的多个接触孔CH3、CH4之间的部分以外的部位产生了断线的情况下，能够通过源极重叠配线34绕开源极配线14的断线部位，能够通过源极配线14绕开源极重叠配线34中的与栅极配线13重叠且没有被低电阻化的部分。从而，不易产生由于源极重叠配线34中的没有被低电阻化的部分而致使源极配线14的配线电阻变高的事态。
另外，第2绝缘膜24配置在半导体膜21的下层侧，第2金属膜25相对于半导体膜21隔着第2绝缘膜24配置于下层侧。通过这样，与假设第2绝缘膜24配置在第1金属膜23的上层侧而第2金属膜25相对于第1金属膜23隔着第2绝缘膜24配置于上层侧的情况相比，在栅极配线13与源极配线14的交叉部，栅极配线13不会成为被源极配线14和源极重叠配线34夹着的构成。即，栅极配线13的负载不会变大，能够抑制扫描信号(栅极信号)的钝化。
另外，阵列基板10A具备第2栅极电极11E，第2栅极电极11E是包括第2金属膜25且以至少与沟道区域11D重叠的方式配置的遮光部。即使是在光从下层侧照射到半导体膜21的情况下，由于作为包括相对于半导体膜21隔着第2绝缘膜24配置于下层侧的第2金属膜25的遮光部的第2栅极电极11E配置为至少与沟道区域11D重叠，去往沟道区域11D的光也会被作为遮光部的第2栅极电极11E遮挡。从而，能够抑制在光照射到沟道区域11D的情况下可能产生的TFT11的特性的变动。另外，作为遮光部的第2栅极电极11E包括与源极配线14相同的第2金属膜25，因此，与假设第2绝缘膜24配置在第1金属膜23的上层侧，构成源极配线14的第2金属膜25相对于第1金属膜23隔着第2绝缘膜24配置于上层侧的情况下需要另外设置用于作为遮光部的第2栅极电极11E的金属膜相比，能够实现制造成本的降低。
另外，遮光部被设为连接到第1栅极电极11A的第2栅极电极(下层侧栅极电极)11E。通过这样，除了第1栅极电极11A之外第2栅极电极11E也被供应信号，从而，能够使与第2栅极电极11E重叠的沟道区域11D中的电荷的流通量增加。另外，能够抑制TFT11被设为截止状态时的漏电流量的变动。
另外，源极重叠配线34具有沿着源极配线14延伸且与栅极配线13不重叠的栅极配线非重叠部34A、以及与栅极配线非重叠部34A相连且与栅极配线13重叠的栅极配线重叠部34B。通过这样，源极重叠配线34配置为没有中断地与源极配线14重叠。从而，源极配线14的冗余性变得更好。
另外，源极重叠配线34形成为栅极配线重叠部34B的宽度比栅极配线非重叠部34A窄。源极重叠配线34中的栅极配线重叠部34B在将半导体膜21低电阻化时，被重叠的栅极配线13遮掩，因此，与沟道区域11D同样不会被低电阻化。因此，当光照射到栅极配线重叠部34B时，可能会在栅极配线重叠部34B产生电荷移动，这样就可能致使源极重叠配线34的配线电阻发生变动，或源极重叠配线34与栅极配线13之间的负载发生变动。在这方面，如上所述，源极重叠配线34中的栅极配线重叠部34B被设为宽度比栅极配线非重叠部34A窄，因此，能照射到栅极配线重叠部34B的光量变少。从而，在栅极配线重叠部34B不易产生由光的照射带来的电荷移动，源极重叠配线34的配线电阻不易发生变动，并且源极重叠配线34与栅极配线13之间的负载不易发生变动。
另外，阵列基板10A具备像素电极12，像素电极12呈长度方向与源极配线14的延伸方向一致的长条状，且连接到漏极区域11C，栅极配线13以在长度方向上从两侧夹着像素电极12的方式配置有至少一对。通过这样，源极重叠配线34通过配置在分别跨越一对栅极配线13的位置的多个接触孔CH3、CH4连接到重叠的源极配线14。即使是在源极配线14中的、沿着像素电极12的长度方向延伸且与像素电极12的部分产生了断线的情况下，也能由通过上述的接触孔CH3、CH4连接的源极重叠配线34维持信号的传输。也就是说，即使在源极配线14的大部分产生断线，也能够维持信号的传输，能够充分确保源极配线14的冗余性。
另外，在栅极配线13中，成为与源极配线14和源极重叠配线34不重叠的部分中的一部分被设为宽度比与源极配线14和源极重叠配线34重叠的部分宽的宽幅部13A，源极重叠配线34通过包含于多个接触孔CH3、CH4并配置在与宽幅部13A相邻的位置的接触孔CH3、CH4连接到源极配线14。通过这样，与作为栅极配线13中的成为与源极配线14和源极重叠配线34不重叠的部分的宽幅部13A相比，栅极配线13中的与源极配线14和源极重叠配线34重叠的部分的宽度窄。并且，连接源极重叠配线34与源极配线14的多个接触孔CH3、CH4中包含配置在与宽幅部13A相邻的位置的接触孔，因此，与假设栅极配线13中的与源极配线14和源极重叠配线34重叠的部分被设为与宽幅部13A为同一宽度的情况相比，以跨越栅极配线13的方式配置的多个接触孔CH3、CH4之间的距离变短。从而，源极配线14的冗余性得到进一步提高。
另外，本实施方式的液晶面板10具备上述的阵列基板10A。根据这种构成的液晶面板10，由于不易产生阵列基板10A所具备的源极配线14的配线电阻变高的事态，因此，能得到优异的显示质量。
＜实施方式2＞
通过图7或图8来说明本发明的实施方式2。在该实施方式2中示出变更了源极重叠配线134的实施方式。此外，对于与上述的实施方式1同样的结构、作用以及效果，省略重复的说明。
如图7所示，本实施方式的源极重叠配线134以选择性地与源极配线114重叠的方式配置，以不与栅极配线113重叠。也就是说，源极重叠配线134不具有与栅极配线113重叠的部分(实施方式1的栅极配线重叠部34B)，其整个区域为栅极配线非重叠部134A。此外，在图7中，通过阴影状图示出源极重叠配线134。因此，源极重叠配线134成为了按沿着Y轴方向排列的多个栅极配线113中的每一个栅极配线113被分割的分割结构。可以说源极重叠配线134包括多个分割源极重叠配线134S。构成1条源极重叠配线134的分割源极重叠配线134S的数量，也就是说源极重叠配线134的分割数量被设为与Y轴方向上的像素电极12的排列数量为相同的数量。在Y轴方向上相邻的分割源极重叠配线134S通过被设为跨越栅极配线113的配置的2个接触孔CH3、CH4连接到相同的源极配线114。从而，得以充分确保源极配线114的冗余性。由于源极重叠配线134这样设为与栅极配线113不重叠，因此，在制造过程中选择性地将半导体膜121低电阻化时，能避免被栅极配线113遮掩。因此，源极重叠配线134的整个区域成为低电阻化区域，避免了包含非低电阻化区域。从而，即使是在来自背光源装置等的光照射到源极重叠配线134的情况下，也能避免源极重叠配线134产生电荷移动，不易产生源极重叠配线134的配线电阻发生变动的事态、或源极重叠配线134与栅极配线113之间的负载发生变动的事态等。
如以上说明的那样，根据本实施方式，源极重叠配线134以选择性地与源极配线114重叠的方式配置，以不与栅极配线113重叠。通过这样，在将半导体膜121低电阻化时，源极重叠配线134由于被设为与栅极配线113不重叠，因此不会被栅极配线113遮掩。因此，能避免源极重叠配线134包含没有被低电阻化的部分。从而，即使是在光照射到源极重叠配线134的情况下，也能避免在源极重叠配线134产生电荷移动，不易产生源极重叠配线134的配线电阻发生变动的事态、或源极重叠配线134与栅极配线113之间的负载发生变动的事态等。此外，源极重叠配线134通过被设为跨越栅极配线113的配置的多个接触孔CH3、CH4连接到源极配线114，因此，得以充分确保源极配线114的冗余性。
＜实施方式3＞
通过图9至图13来说明本发明的实施方式3。在该实施方式3中示出有机EL显示面板(有机EL显示装置)40所具备的阵列基板41。此外，对于与上述的实施方式1同样的结构、作用以及效果，省略重复的说明。
如图9所示，本实施方式的有机EL显示面板40具备形成有各种配线等的阵列基板41。图9是示出阵列基板41中的像素排列的俯视图。在该阵列基板41上，虽然均省略了图示，但层叠有有机EL器件层、阴极侧电极层以及密封层等。其中的有机EL器件层是包括空穴注入层、空穴输送层、电子注入层、电子输送层以及发光层等的已知的构成。发光层夹在空穴输送层与电子输送层之间，利用在发光层内空穴与电子结合从而产生的能量来激发发光层中包含的发光物质而进行发光。从发光层发出的光朝向在Z轴方向(厚度方向)上与阵列基板41侧相反的一侧出射。也就是说，本实施方式的有机EL显示面板40被设为所谓的顶部发光型。以下说明阵列基板41的详细构成。
如图9所示，在阵列基板41设置有构成作为显示单位的像素PX的阳极侧电极42。阳极侧电极42作为将从发光层发出的光进行反射从而使其去往在Z轴方向上与阵列基板41侧相反的一侧的“反射电极”发挥功能。阳极侧电极42在俯视时呈大致方形形状，沿着X轴方向和Y轴方向空开间隔地各排列有多个而排列成矩阵状。栅极配线213和源极配线214以将这些阳极侧电极42之间分隔开的方式各排列有多条。在阵列基板41设置有分别以与栅极配线213并行的形式延伸的子栅极配线43、EM配线(发光控制配线)44以及初始化电源配线45。子栅极配线43及初始化电源配线45相对于栅极配线213空开间隔配置在Y轴方向上与阳极侧电极42侧相反的一侧。初始化电源配线45相对于子栅极配线43空开间隔配置在Y轴方向上与栅极配线213侧相反的一侧，配置为夹在子栅极配线43与扫描顺序为前一个(第(n-1)个)的像素PX的EM配线44之间。此外，在本实施方式中，从图9所示的下侧向上侧进行像素PX的扫描。EM配线44相对于阳极侧电极42空开间隔配置在Y轴方向上与栅极配线213侧相反的一侧。而且，在阵列基板41设置有呈沿着X轴方向和Y轴方向延伸的格子状且以跨越所有的阳极侧电极42的方式配置的阳极侧电源配线46。这些各配线43～46的详细的功能等将在后面另行说明。
如图9和图10所示，在阵列基板41，为了对上述的阳极侧电极42施加电压，每个像素PX设置有7个TFT47～53。图10是示出阵列基板41的像素PX的电气构成的电路图。7个TFT47～53分别具有第1栅极电极、第2栅极电极、源极区域、漏极区域以及沟道区域。此外，本实施方式的各TFT47～53的基本构成与上述的实施方式1所记载的TFT11(参照图3和图4)是同样的，省略各TFT47～53所具备的构成部位的附图标记的记载等。
如图9和图10所示，7个TFT47～53中的第1TFT47的第1栅极电极和第2栅极电极连接到子栅极配线43，源极区域连接到第1连接配线54，漏极区域连接到第2连接配线55。第2TFT48的第1栅极电极和第2栅极电极连接到栅极配线213，源极区域连接到第3连接配线56，漏极区域连接到第2连接配线55。第3TFT49的第1栅极电极和第2栅极电极连接到与第2TFT48相同的栅极配线213，源极区域连接到源极配线214，漏极区域连接到第4连接配线57。第4TFT50的第1栅极电极和第2栅极电极连接到第2连接配线55，源极区域连接到第4连接配线57，漏极区域连接到第3连接配线56。第5TFT51的第1栅极电极和第2栅极电极连接到EM配线44，源极区域连接到第5连接配线58，漏极区域连接到第4连接配线57。第6TFT52的第1栅极电极和第2栅极电极连接到与第5TFT51相同的EM配线44，源极区域连接到第3连接配线56，漏极区域连接到第6连接配线59。第7TFT53的第1栅极电极和第2栅极电极连接到扫描顺序为后一个(第(n+1)个)的像素PX所具备的子栅极配线43，源极区域连接到扫描顺序为后一个(第(n+1)个)的像素PX所具备的第1连接配线54，漏极区域连接到第6连接配线59。
如图9和图10所示，第1连接配线分别连接到第1TFT47的源极区域、扫描顺序为前一个(第(n-1)个)的像素PX所具备的第7TFT53的源极区域以及初始化电源配线45。第2连接配线55分别连接到第1TFT47的漏极区域、第2TFT48的漏极区域以及第4TFT50的第1栅极电极和第2栅极电极。第3连接配线56分别连接到第2TFT48源极区域、第4TFT50的漏极区域以及第6TFT52的源极区域。第4连接配线57分别连接到第3TFT49漏极区域、第4TFT50的源极区域以及第5TFT51的漏极区域。第5连接配线58分别连接到第5TFT51的源极区域和阳极侧电源配线46。第6连接配线59分别连接到第6TFT52的漏极区域和第7TFT53的漏极区域。而且，在阵列基板41具备连接到第6连接配线59和阳极侧电极42的第7连接配线60。
接着，使用图11来说明层叠在阵列基板41上的各种膜。图11是阵列基板41的截面图。如图11所示，阵列基板41具备半导体膜221、第1绝缘膜222、第1金属膜223、第2绝缘膜224、第2金属膜225以及第3绝缘膜226，这一点与构成上述的实施方式1所记载的液晶面板10的阵列基板10A(参照图6)是共同的。另一方面，本实施方式的阵列基板41具备配置在第2金属膜225的下层侧的底涂膜61、配置在第3绝缘膜226的上层侧的第3金属膜62、配置在第3金属膜62的上层侧的第4绝缘膜63、配置在第4绝缘膜63的上层侧的第5绝缘膜64、配置在第5绝缘膜64的上层侧的第4金属膜65、以及配置在第4金属膜65的上层侧的保护层66，这一点与上述的实施方式1不同。第3金属膜62和第4金属膜65均被设为包括1种金属材料的单层膜或包括不同种类的金属材料的层叠膜、合金，从而具有导电性和遮光性。底涂膜61和第4绝缘膜63与第1绝缘膜222等同样地包括无机绝缘材料。第5绝缘膜64与实施方式1所记载的第4绝缘膜27(参照图6)同样地包括有机绝缘材料(有机材料)，其膜厚比包括无机树脂材料的其它绝缘膜61、63、222、224、226大，具有平坦化功能。保护层66包括聚酰亚胺等有机绝缘材料。保护层66虽然覆盖阳极侧电极42的外周端部分，但与阳极侧电极42的中央侧部分重叠的部分是开口的，通过该开口部66A对阳极侧电极42蒸镀有机EL器件层。
接下来、使用图12和图13来说明上述的各金属膜223、225、62、65或半导体膜221构成阵列基板41的哪个结构。图12是用实线表示各金属膜223、225、62、65，用双点划线表示半导体膜221的俯视图。在图12中将第1金属膜223和第2金属膜225图示为不同的阴影状。图13是用实线表示半导体膜221，用双点划线表示各金属膜223、225、62、65的俯视图。在图13中，将半导体膜221中的低电阻化区域图示为阴影状，将非低电阻化区域图示为空心状。在本实施方式中，如图12所示，第1金属膜223构成栅极配线213、子栅极配线43以及EM配线44，并且构成第4TFT50的第1栅极电极。第4TFT50的第1栅极电极虽然比阳极侧电极42小，但以与阳极侧电极42的大部分重叠的方式平面配置。此外，栅极配线213的一部分构成第2TFT48和第3TFT49的各第1栅极电极，子栅极配线43的一部分构成第1TFT47和第7TFT53的各第1栅极电极，EM配线44的一部分构成第5TFT51和第6TFT52的各第1栅极电极。第2金属膜225构成各TFT47～53的各第2栅极电极和源极配线214，并且构成阳极侧电源配线46的一部分(与初始化电源配线45交叉的部分)。第3金属膜62构成阳极侧电源配线46的大部分(与初始化电源配线45不交叉的部分)、初始化电源配线45、第2连接配线55的一部分(与栅极配线213交叉的部分)以及第7连接配线60的一部分(与EM配线44交叉的部分)。阳极侧电源配线46具有与阳极侧电极42和第4TFT50的第1栅极电极重叠的方形形状的部分，该部分虽然比阳极侧电极42小，但比第4TFT50的第1栅极电极大。从而，在阳极侧电源配线46与第4TFT50的第1栅极电极之间形成有保持电容67。在阳极侧电源配线46中，包括第3金属膜62的部分与包括第2金属膜225的部分通过在第1绝缘膜222、第2绝缘膜224以及第3绝缘膜226开口形成的第1配线间接触孔CH5连接。第7连接配线60的包括第3金属膜62的部分重叠于与EM配线44交叉的阳极侧电极42的大部分。第4金属膜65专门构成阳极侧电极42。
如图13所示，半导体膜221分别构成各TFT47～53的源极区域、漏极区域以及沟道区域，并且构成源极重叠配线234，而且还构成各连接配线54～60的大部分。详细地说，第1连接配线54、第3连接配线56、第4连接配线57、第5连接配线58以及第6连接配线59各自的整个区域与第1金属膜223不重叠，而包括半导体膜221的低电阻化区域。第2连接配线55除了与栅极配线213交叉的、包括第3金属膜62的部分之外的部分包括半导体膜221的低电阻化区域，包括第3金属膜62的部分与包括半导体膜221的低电阻化区域的部分通过在第3绝缘膜226开口形成的第2配线间接触孔CH6连接。在第7连接配线60中，从第6连接配线59分支的部分包括半导体膜221的低电阻化区域，包括半导体膜221的低电阻化区域的部分与除此以外的包括第3金属膜62的部分通过在第3绝缘膜226开口形成的第3配线间接触孔CH7连接。另外，第7连接配线60中的、包括第3金属膜62的部分与包括第4金属膜65的阳极侧电极42的一部分(在Y轴方向上朝向第6TFT52侧突出的部分)通过在第4绝缘膜63和第5绝缘膜64开口形成的电极用接触孔CH8连接。另外，第5连接配线58通过在第3绝缘膜226开口形成的第4配线间接触孔CH10连接到阳极侧电源配线46中的包括第3金属膜62的部分。
并且，如图12和图13所示，本实施方式的阵列基板41所具备的源极重叠配线234通过分别在第2绝缘膜224中的、跨越包括第1金属膜223的栅极配线213、子栅极配线43以及EM配线44的各多个位置开口形成的接触孔CH9连接到源极配线214。详细地说，本实施方式的接触孔CH9在俯视时分别配置在跨越栅极配线213的2个位置、跨越子栅极配线43的2个位置以及跨越EM配线44的2个位置。因此，每1条源极配线214的接触孔CH9的设置数量与Y轴方向上的阳极侧电极42(像素PX)的排列数量的6倍一致。在本实施方式中，在源极配线214和源极重叠配线234中的、源极配线分支部214A和源极重叠配线分支部234C不配置接触孔CH9，这一点与实施方式1不同。通过这种构成，能够得到与上述的实施方式1同样的作用和效果。即，即使是在源极重叠配线234中的分别与栅极配线213、子栅极配线43以及EM配线44重叠的部分没有被低电阻化而成为了非低电阻化区域的情况下，也能够通过源极配线214绕开该非低电阻化区域，不易产生源极配线214的配线电阻变高的事态。
使用图9和图10来说明这种构成的有机EL显示装置40的作用。首先，截止信号被输入到第n个像素PX的EM配线44。从而，第n个像素PX的第5TFT51和第6TFT52变为截止状态(非驱动状态)。接着，扫描信号在相同的定时供应到第(n-1)个像素PX(扫描顺序为前一个的像素PX)的栅极配线213和第n个像素PX的子栅极配线43。此时，第n个像素PX的第1TFT47被驱动，因此，初始化电源配线45与第2连接配线55导通。于是，由初始化电源配线45传输的初始化信号通过第1TFT47的源极区域、沟道区域以及漏极区域，再经由第2连接配线55供应到第4TFT50的第1栅极电极和第2栅极电极。初始化信号为超过第4TFT50的阈值电压的电位，因此，第4TFT50变为被驱动的状态。此时，第3连接配线56与第4连接配线57导通。之后，截止信号被输入到第n个像素PX的子栅极配线43，因此，第n个像素PX的第1TFT47变为截止状态。此外，由于第2TFT48被设为截止状态，因此，供应到第2连接配线55的初始化信号不会被供应到第3连接配线56。另外，图像信号供应到第(n-1)个像素PX的源极配线214，之后，发光控制信号供应到第(n-1)个像素PX的EM配线44。
接着，扫描信号在相同的定时供应到第n个像素PX的栅极配线213和第(n+1)个像素PX(扫描顺序为后一个的像素PX)的子栅极配线43。此时，第n个像素PX的第2TFT48和第3TFT49被驱动，因此，源极配线214与第4连接配线57导通，并且第3连接配线56与第2连接配线55导通。如果在该定时图像信号被供应到源极配线214，则图像信号会从源极配线214传输到第4连接配线57。此时，第4TFT50基于供应到第1栅极电极和第2栅极电极的初始化信号而被驱动，其第1栅极电极和第2栅极电极的电位由形成在其与阳极侧电源配线46之间的保持电容67保持。因此，传输到第4连接配线57的图像信号通过第4TFT50的源极区域、沟道区域以及漏极区域供应到第3连接配线56。传输到第3连接配线56的图像信号通过第2TFT48的源极区域、沟道区域以及漏极区域供应到第2连接配线55。传输到第2连接配线55的图像信号供应到第4TFT50的第1栅极电极和第2栅极电极。第4TFT50的第1栅极电极和第2栅极电极由上述的保持电容67保持为图像信号的电位。之后，截止信号被输入到第n个像素PX的栅极配线213。另外，扫描信号供应到第(n+1)个像素PX的子栅极配线43，从而第n个像素PX的第7TFT53被驱动，因此，第6连接配线59及第7连接配线60与初始化电源配线45导通。从而，第n个像素PX的阳极侧电极42变为初始化信号的电位。
之后，发光控制信号供应到第n个像素PX的EM配线44。发光控制信号为超过第5TFT51和第6TFT52的阈值电压的电位，因此，第5TFT51和第6TFT52变为被驱动的状态。此时，第4连接配线57与第5连接配线58导通，并且第3连接配线56与第6连接配线59、第7连接配线60导通。由于第5连接配线58是连接到阳极侧电源配线46的，因此，传输到阳极侧电源配线46的电源信号从第5连接配线58通过第5TFT51的源极区域、沟道区域以及漏极区域供应到第4连接配线57。传输到第4连接配线57的电源信号通过第4TFT50的源极区域、沟道区域以及漏极区域供应到第3连接配线56。此时，供应到第3连接配线56的电源信号变为第4TFT50的第1栅极电极和第2栅极电极的电位，即变为基于供应到源极配线214的图像信号的电位。这样被调整为基于供应到源极配线214的图像信号的电位后的电源信号从第3连接配线56通过第6TFT的源极区域、沟道区域以及漏极区域供应到第6连接配线59和第7连接配线60，之后供应到阳极侧电极42。从而，阳极侧电极42变为基于供应到源极配线214的图像信号的电位，因此，连接到阳极侧电极42的有机EL器件层的发光层发出与该电位相应的量的光。之后，当截止信号被输入到第n个像素PX的EM配线44时，第5TFT51和第6TFT52变为截止状态，有机EL器件层的发光层停止发光。因此，发光层的发光期间为从第n个像素PX的EM配线44被输入发光控制信号到被输入截止信号为止的期间。也就是说，通过调整将发光控制信号和截止信号输入到EM配线44的定时，能够控制发光层的发光期间和非发光期间。
如以上说明的那样，本实施方式的有机EL显示面板40具备上述的阵列基板41。根据这种构成的有机EL显示面板40，不易产生阵列基板41所具备的源极配线214的配线电阻变高的事态，因此能得到优异的显示质量。
＜其它实施方式＞
本发明不限于通过上述记述和附图说明的实施方式，例如下面这样的实施方式也包含在本发明的技术范围内。
(1)在上述的各实施方式中示出了第2金属膜相对于半导体膜隔着第2绝缘膜配置于下层侧的构成，也可以是第2金属膜相对于第1金属膜隔着第2绝缘膜配置于上层侧的构成。在该情况下，用于连接包括第2金属膜的源极配线与包括半导体膜的源极重叠配线的接触孔开口也形成在第2绝缘膜。也就是说，源极重叠配线会通过在跨越第2绝缘膜的栅极配线的多个位置开口形成的接触孔连接到源极配线。另外，在该情况下，能够设第3金属膜为相对于第2金属膜隔着第3绝缘膜配置于上层侧的构成。此外，也可以是第3金属膜相对于半导体膜隔着第3绝缘膜配置于下层侧的构成。
(2)在上述的各实施方式中示出了在跨越栅极配线的位置各配置有2个用于连接源极配线与源极重叠配线的接触孔的构成，但在跨越栅极配线的位置也可以各配置有3个以上的接触孔。
(3)在上述的各实施方式中示出了源极重叠配线中的栅极配线重叠部的宽度比栅极配线非重叠部窄的情况，但栅极配线重叠部也可以与栅极配线非重叠部为同一宽度。
(4)在上述的实施方式1、2中示出了构成TFT的第1栅极电极与第2栅极电极通过栅极电极间接触孔直接连接的构成，但也能采用例如第1栅极电极与第2栅极电极经由包括第3金属膜的栅极电极间连接部连接的构成。在该情况下，只要以与第1栅极电极和第2栅极电极双方重叠的方式配置栅极电极间连接部，在第3绝缘膜和第4绝缘膜中的与第1栅极电极和栅极电极间连接部重叠的位置开口形成用于连接两者的第1栅极电极间接触孔，在第2绝缘膜、第3绝缘膜以及第4绝缘膜中的与第2栅极电极和栅极电极间连接部重叠的位置开口形成用于连接两者的第2栅极电极间接触孔即可。
(5)在上述的实施方式1、2中示出了构成TFT的第1栅极电极连接到包括第2金属膜的第2栅极电极的情况，但也能使第2栅极电极不与第1栅极电极连接。在该情况下，第2栅极电极不构成TFT，成为针对沟道区域的具有遮光功能的“遮光部”。另外，也能省略第2栅极电极(遮光部)。
(6)在上述的实施方式1、2中示出了不具有触摸面板功能的液晶显示装置，但也可以是内置有触摸面板功能的液晶显示装置。在该情况下，只要将共用电极分隔为多个触摸电极，将包括第3金属膜的共用电极配线以分别连接到多个触摸电极的方式设置多个，在此基础上，分时地对各共用电极配线在显示图像的显示期间供应共用电位信号，在进行触摸检测的感测期间供应触摸信号即可。
(7)在上述的实施方式1、2中示出了包括第3金属膜的连接部配置为与像素接触孔重叠的情况，但也能省略连接部。另外，也能省略包括第3金属膜的共用电极配线。而且，在不设置共用电极配线、连接部的情况下，也能省略第3金属膜本身。
(8)在上述的实施方式1、2中示出了像素电极包括第1透明电极膜的情况，但像素电极也可以包括半导体膜的低电阻化区域的一部分。在该情况下，像素电极成为直接与包括相同的低电阻化区域的TFT的漏极区域相连的构成，而不需要像素接触孔。另外，在该情况下，2个透明电极膜中的一个是不需要的，并且不需要介于像素电极与第1金属膜之间的绝缘膜(第3绝缘膜和第4绝缘膜)。也就是说，仅形成构成共用电极的透明电极膜即可。
(9)在上述的实施方式1、2中示出了在阵列基板中TFT平面配置为之字形的情况，但TFT也可以平面配置为矩阵状。
(10)在上述的实施方式3中示出了在阵列基板中TFT平面配置为矩阵状的情况，但TFT也可以平面配置为之字形。
(11)在上述的实施方式1、2中示出了栅极配线的线宽是中途发生变化的情况，但栅极配线的线宽也可以是大致固定的。
(12)除了上述的实施方式1、2以外，液晶面板的显示模式还可以是TN模式、VA模式、IPS模式等。
(13)在上述的实施方式1、2中图示了源极配线在像素电极的长度方向的中央位置附近稍微弯曲的构成，但除此以外，源极配线的具体的平面形状(布线形状)也能适当地变更。在变更源极配线的平面形状的情况下，优选也相应地变更像素电极的平面形状。例如，如果源极配线是沿着Y轴方向直线的延伸的构成，则优选像素电极被设为长边部沿着Y轴方向直线地延伸的构成。
(14)除了上述的实施方式1、2以外，设置于共用电极的狭缝的具体的平面形状也能适当地变更。优选狭缝的平面形状被设为适合于源极配线和像素电极的平面形状。另外，与1个像素电极重叠的狭缝的数量除了6个以外，还能适当地进行变更。
(15)在上述的实施方式1、2中示出了在共用电极侧设置有狭缝的情况，但也能在像素电极侧设置狭缝。
(16)在上述的实施方式1、2中例示了具备透射型的液晶面板的液晶显示装置，但也可以是具备反射型的液晶面板或半透射型的液晶面板的液晶显示装置。
(17)在上述的实施方式3中示出了顶部发光型的有机EL显示面板，但也可以是从发光层发出的光朝向阵列基板侧出射的底部发光型的有机EL显示面板。
(18)除了上述的实施方式3以外，还能适当地变更用于将信号供应到阳极侧电极的具体的电路构成。例如，也能将TFT的设置数量变更为7个以外的数量。另外，能适当地变更阳极侧电源配线或阳极侧电极的具体的平面形状(布线形状)、各连接配线的具体的平面形状等。另外，能适当地变更栅极配线、子栅极配线、EM配线以及初始化电源配线的具体的排列顺序、平面形状等。另外，能适当地变更关于子栅极配线、EM配线、初始化电源配线以及阳极侧电源配线使用哪个金属膜。另外，能适当地变更关于各连接配线使用哪个金属膜或半导体膜的低电阻化区域。
(19)在上述的各实施方式中示出了半导体膜包括氧化物半导体的情况，但也可以使半导体膜包括非晶硅或多晶硅(LTPS；低温多晶硅)。
(20)在上述的各实施方式中例示了液晶面板、有机EL显示面板所具备的阵列基板，但也可以是其它种类的显示面板(EPD(微胶囊型电泳方式的显示器面板)等)所具备的阵列基板。

Claims (10)

1.一种阵列基板，其特征在于，具备：
半导体膜；
第1绝缘膜，其配置在上述半导体膜的上层侧；
第1金属膜，其配置在上述第1绝缘膜的上层侧；
第2绝缘膜，其配置在上述半导体膜的下层侧或上述第1金属膜的上层侧；
第2金属膜，其相对于上述半导体膜隔着上述第2绝缘膜配置于下层侧，或相对于上述第1金属膜隔着上述第2绝缘膜配置于上层侧；
栅极配线，其包括上述第1金属膜；
源极配线，其包括上述第2金属膜，与上述栅极配线交叉；
栅极电极，其构成薄膜晶体管，包括上述第1金属膜，与上述栅极配线相连；
沟道区域，其构成上述薄膜晶体管，包括上述半导体膜的一部分，以与上述栅极电极重叠的方式配置；
源极区域，其构成上述薄膜晶体管，是将上述半导体膜的一部分低电阻化而成的，与上述沟道区域相连；
漏极区域，其构成上述薄膜晶体管，是将上述半导体膜的一部分低电阻化而成的，从与上述源极区域侧相反的一侧与上述沟道区域相连；以及
源极重叠配线，其是将上述半导体膜的一部分低电阻化而成的，与上述源极区域相连，并且以至少一部分与上述源极配线重叠的方式配置，通过至少在上述第2绝缘膜中的跨越上述栅极配线的多个位置开口形成的接触孔连接到上述源极配线，
在上述栅极配线中，成为与上述源极配线和上述源极重叠配线不重叠的部分中的一部分被设为宽度比与上述源极配线和上述源极重叠配线重叠的部分宽的宽幅部，
上述源极重叠配线通过包含于多个上述接触孔并配置在与上述宽幅部相邻的位置的上述接触孔连接到上述源极配线。
2.根据权利要求1所述的阵列基板，
上述第2绝缘膜配置在上述半导体膜的下层侧，上述第2金属膜相对于上述半导体膜隔着上述第2绝缘膜配置在下层侧。
3.根据权利要求2所述的阵列基板，
具备遮光部，上述遮光部包括上述第2金属膜，以至少与上述沟道区域重叠的方式配置。
4.根据权利要求3所述的阵列基板，
上述遮光部被设为连接到上述栅极电极的下层侧栅极电极。
5.根据权利要求1至权利要求4中的任意一项所述的阵列基板，
上述源极重叠配线具有：栅极配线非重叠部，其沿着上述源极配线延伸，与上述栅极配线不重叠；以及栅极配线重叠部，其与上述栅极配线非重叠部相连，与上述栅极配线重叠。
6.根据权利要求5所述的阵列基板，
上述源极重叠配线形成为上述栅极配线重叠部的宽度比上述栅极配线非重叠部窄。
7.根据权利要求1至权利要求4中的任意一项所述的阵列基板，
上述源极重叠配线选择性地与上述源极配线重叠，以不与上述栅极配线重叠。
8.根据权利要求1至权利要求4中的任意一项所述的阵列基板，
具备像素电极，上述像素电极呈长度方向与上述源极配线的延伸方向一致的长条状，且连接到上述漏极区域，
上述栅极配线以在上述长度方向上从两侧夹着上述像素电极的方式配置有至少一对。
9.一种液晶面板，其特征在于，
具备权利要求1至权利要求8中的任意一项所述的阵列基板。
10.一种有机EL显示面板，其特征在于，
具备权利要求1至权利要求8中的任意一项所述的阵列基板。
CN201910853614.7A 2018-09-12 2019-09-10 阵列基板、液晶面板以及有机el显示面板 Active CN110896081B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862730017P 2018-09-12 2018-09-12
US62/730,017 2018-09-12

Publications (2)

Publication Number Publication Date
CN110896081A CN110896081A (zh) 2020-03-20
CN110896081B true CN110896081B (zh) 2024-01-12

Family

ID=69785433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910853614.7A Active CN110896081B (zh) 2018-09-12 2019-09-10 阵列基板、液晶面板以及有机el显示面板

Country Status (2)

Country Link
US (1) US10957716B2 (zh)
CN (1) CN110896081B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067659A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822738A (zh) * 2005-01-20 2006-08-23 精工爱普生株式会社 电光学装置及其制造方法、以及电子仪器
CN102741905A (zh) * 2010-09-29 2012-10-17 松下电器产业株式会社 El显示面板、el显示装置及el显示面板的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101967480B1 (ko) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP2015206819A (ja) * 2014-04-17 2015-11-19 株式会社ジャパンディスプレイ 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822738A (zh) * 2005-01-20 2006-08-23 精工爱普生株式会社 电光学装置及其制造方法、以及电子仪器
CN102741905A (zh) * 2010-09-29 2012-10-17 松下电器产业株式会社 El显示面板、el显示装置及el显示面板的制造方法

Also Published As

Publication number Publication date
US20200357825A1 (en) 2020-11-12
CN110896081A (zh) 2020-03-20
US10957716B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
US11282870B2 (en) Display device
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
TWI599049B (zh) 半導體裝置及顯示裝置
CN106802519B (zh) 液晶显示装置及其制造方法
JP6193401B2 (ja) 表示装置
US20180083076A1 (en) Display device
US11670203B2 (en) Display device having pixels including pixel TFTs provided in a display area and switching TFTs located outside of the display area
US9899422B2 (en) Thin film transistor substrate and display device including the same
US10768496B2 (en) Thin film transistor substrate and display panel
US10503035B2 (en) Display device
CN109427874B (zh) 显示装置及其制造方法
CN110896081B (zh) 阵列基板、液晶面板以及有机el显示面板
US20200185527A1 (en) Thin-film transistor and method of producing thin-film transistor
US10254608B2 (en) Display device
US20220328532A1 (en) Display device
US20190081076A1 (en) Thin film transistor substrate and display panel
CN111208685B (zh) 阵列基板和显示装置
CN110783344B (zh) 薄膜晶体管基板和薄膜晶体管基板的制造方法
US11282866B2 (en) Wiring substrate and display device
JP2022161827A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant