CN110896050A - 介电薄膜的形成方法 - Google Patents
介电薄膜的形成方法 Download PDFInfo
- Publication number
- CN110896050A CN110896050A CN201811062992.5A CN201811062992A CN110896050A CN 110896050 A CN110896050 A CN 110896050A CN 201811062992 A CN201811062992 A CN 201811062992A CN 110896050 A CN110896050 A CN 110896050A
- Authority
- CN
- China
- Prior art keywords
- precursor
- dielectric film
- dielectric
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004140 cleaning Methods 0.000 claims abstract description 15
- 239000006227 byproduct Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000010926 purge Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 48
- 239000011229 interlayer Substances 0.000 abstract description 22
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- SLXKOJJOQWFEFD-UHFFFAOYSA-N 6-aminohexanoic acid Chemical compound NCCCCCC(O)=O SLXKOJJOQWFEFD-UHFFFAOYSA-N 0.000 description 1
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/32—Carbides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供一种介电薄膜的形成方法，包括：将前驱体‑A注入置有待处理元件的反应腔室，在待处理元件表面吸附形成单分子层；清洗气体清洗去除待处理元件表面未吸附的前驱体‑A；将前驱体‑B在反应腔室外形成等离子体后注入腔室，与前驱体‑A反应形成介电薄膜；清洗气体清洗去除未反应的前驱体‑B及反应副产物；以预定次数重复循环步骤a‑d至薄膜达到预定厚度。使用本发明提供的方法形成的介电薄膜具有较低的介电常数，其形成的层间介电层能够有效的降低电阻‑电容延迟，使设备具有更佳的电性能。
Description
技术领域
本发明涉及半导体存储器制造技术。特别涉及半导体中介电薄膜的形成方法。
背景技术
随着集成电路(IC)尺寸的缩减，半导体制造领域出现了许多技术挑战。在后道工艺(BEOL)中，布线，电阻-电容(RC)延迟(金属线电阻及其互电容的产物)成为IC尺寸缩减的主要问题。作为层间电介质(Interlayer Dielectric，ILD)，选用更好的地介电常数材料代替SiO2以获得更优异的设备性能，成为本领域的一重要课题。
发明内容
本发明提供一种介电薄膜的形成方法。以该方法制备的低介电常数的介电薄膜形成层间介电层，取代现有技术中主流的SiO2形成的层间介电层。同时该制造方法能够形成较优的碳含量及孔隙度，以适于薄膜的低介电常数，同时保证介电薄膜的质量。
本发明提供一种介电薄膜的形成方法，在层间介电层的形成工艺中，形成一低介电常数的层间介电层；包括以下步骤：a.将前驱体-A注入置有待处理元件的反应腔室，在待处理元件表面吸附形成单分子层；b.清洗气体清洗去除待处理元件表面未吸附的前驱体-A；c.将前驱体-B在反应腔室外形成等离子体后注入腔室，与前驱体-A反应形成介电薄膜；d.清洗气体清洗去除未反应的前驱体-B及反应副产物；e.以预定次数重复循环步骤a-d至薄膜达到预定厚度。
在一些实施例中，待处理元件具有多层金属互连的结构。
在一些实施例中，前驱体-A为八甲基环四硅氧烷；所述前驱体-B为H2。
在一些实施例中，前驱体-B在100W的电压下形成等离子体。
在一些实施例中，介电薄膜的形成方法的步骤a-e在温度为100℃至300℃之间的条件下进行。
在一些实施例中，介电薄膜的形成方法的步骤a-e在气压为1.5托至2托之间的条件下进行。
在一些实施例中，H2的流量为50-100sccm。
在一些实施例中，清洗气体为不活泼气体。
在一些实施例中，不活泼气体为Ar、He、N2或其中任意两种或以上的气体混合。
在一些实施例中，介电薄膜的沉积率在0.5至
/周期之间。
在一些实施例中，介电薄膜碳含量为10％至20％，氧含量为40％至50％，介电常数为2至3。
本发明的有益效果在于，使用本发明提供的方法形成的介电薄膜具有较低的介电常数(2至3)，其形成的层间介电层能够有效的降低电阻-电容延迟，使设备具有更佳的电性能。
附图说明
图1是本发明的介电薄膜的形成方法的过程示意图；
图2是本发明的介电薄膜的形成方法中等离子体H2进行原子层沉积步骤的简略示意图；
图3是本发明的介电薄膜的形成过程与现有技术的介电薄膜的形成过程的对比图；
图4是本发明的介电薄膜覆盖凹槽结构的示意图；
图5是本发明的方法的一实施例形成的IC芯片的结构示意图。
具体实施方式
以下是通过特定的具体实例来说明本发明所公开有关“一种半导体芯片氧化层蚀刻方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
参见图1-图2。本发明提供一种层间介电层的形成方法，以更低介电常数的SiOC介电薄膜替代现有技术中SiO2的介电薄膜形成层间介电层。介电薄膜的主要成分由SiO2替换为SiOC后具有更低的介电常数。具体的流程参见图1，图1是本发明的介电薄膜制造方法中的过程示意图。以该方法制造一主要成分为SiOC的介电薄膜，由该介电薄膜形成IC芯片的层间介电层。参考图1，该过程主要包括4个步骤：
a.将前驱体-A(八甲基环四硅氧烷)注入置有待处理元件的反应腔室；前驱体-A在待处理元件表面(硅衬底)上进行原子层沉积，吸附形成单分子层；
b.清洗气体清洗去待处理元件表面未吸附的前驱体-A；
c.将前驱体-B(等离子体H2)在反应腔室外的质量流量控制器(MFC，Mass FlowCotroller)控制下经由反应腔室外的等离子体***(PS，Plasma System)转化为等离子体H2气体后注入反应腔室；前驱体-B在待处理元件表面上进行原子层沉积(参见图2)，同时与步骤a中吸附形成单分子层的前驱体-A(八甲基环四硅氧烷)反应，生成SiOC和副产物；
d.清洗气体清洗去除残留物和副产物。
其中待处理元件可具有多层金属互连结构。
上述过程中发生如下反应
C8H24O4Si4+H2(等离子体)→SiOC+副产物
其中副产物包括但不限于CO、CO2、CH2O、H2O。
e.重复循环上述步骤a-d一预定次数，SiOC层层叠加，直至SiOC薄膜达到预定厚度。
上述过程中，过程的温度可为100℃至300℃之间。过程的气压可为1.5托至2托之间。前驱体-B在100W的电压下形成等离子体。等离子体H2的流量为50-100sccm。清洗气体为不活泼气体，优选为Ar、He、N2或其中任意两种或以上的气体混合。在一些优选实施例中，过程的温度为130±30℃，过程的气压为2托。
介电薄膜的厚度，根据实际的沉积率，由预先设定好的周期(循环次数)决定。沉积率优选在0.5至
/周期之间。在一些优选实施例中，沉积率为
/周期。
上述方法形成的薄膜，碳含量为约10％至20％，氧含量约为40％至50％，介电常数约为2至3，通常能够达到2.7以下，通过调整反应条件，能够达到2.5，2.3甚至接近2。而现有技术中通常使用的SiO2介电薄膜的介电常数通常为3.9甚至更高。因此相较于现有技术以SiO2为主要成分的介电薄膜，本发明的方法形成的介电薄膜具有更低的介电常数。现有技术中介电薄膜是厚度随时间增长而线性增长的，而本发明的方法中，薄膜的形成过程是周期性完成的(参见图3)，即，现有技术中，薄膜的形成单纯由时间来控制，而本发明的方法中，薄膜的形成则以周期为单元控制。这样周期性增长的薄膜在生产中具有更佳的可控性。同时形成的薄膜整体更能保持薄膜所覆盖结构的原始外形。并且薄膜整体具有更佳的均一性。薄膜的均一性可参见图4，在凹槽结构的底部的薄膜厚度d与凸起结构顶端的薄膜厚度a可达到d/a＝1，同时凸起结构的侧壁薄膜厚度b与凸起结构顶端的薄膜厚度a可以达到b/a＝0.99。以本发明的方法形成的介电薄膜形成的层间介电层能够有效的降低电阻-电容延迟，使设备具有更佳的电性能。由于各金属互连层之间的寄生电容为C＝εS/d(ε为金属层间介质的介电常数，S为金属层面积，d为金属层间的距离)，层间介电层由于本发明的方法形成的介电薄膜主要成分为SiOC，介电常数较现有技术的SiO2的介电薄膜低，因此寄生电容也相对较少，从而能够减少电阻-电容延迟，使电流传输信号更快。此外，本发明的方法中，等离子体在腔室外产生，并由流量控制后通入腔室进行反应。而现有技术中通常等离子体是在腔室内部生成并直接反应。相比现有技术，本发明的方法可减少等离子体生成过程中对薄膜和薄膜接触部分的损坏，也可减少等离子体对腔室内机台和腔体的损伤。
以下提供一应用本发明方法形成的介电薄膜的IC芯片实例。该芯片具有多层金属互连层，金属互连层之间由接触部连接，各导电金属层之间由介电薄膜形成层间介电层。多层金属互连层包括上层金属层M3、布线金属层M2和下层金属层M1(参见图5)。层间介电层(M1Ox、V1Ox、V2Ox)由一层或多层介电薄膜形成。
在该实施例中，层间介电层由多层介电薄膜形成，其中覆盖布线金属层的部分V2Ox(即布线金属层M2周围以及布线金属层和上层金属层M3之间的部分)，为由三层相同材料的介电薄膜形成，三层介电薄膜的厚度自底层向顶层分别为100nm、400nm和400nm。这些介电薄膜由上述的形成方法形成。介电薄膜的主要成分为SiOC，碳含量为10％至20％，氧含量为40％至50％，介电常数为2至3。
在其他一些实施例中，下层金属层M1各金属部分之间的层间介电层M1Ox的厚度(介电薄膜厚度)为200nm。下层金属层M1和布线金属层M2之间的层间介电层V1Ox的厚度(介电薄膜厚度)为300nm。
这样的IC芯片，采用SiOC为主要成分的介电薄膜形成的层间介电层，具有较现有技术的SiO2的介电薄膜具有更低的介电常数。能够有效的降低电阻-电容延迟，使设备具有更佳的电性能。同时，在V2Ox使用了SiOC为主要成分的介电薄膜而具有了更低的介电常数的前提下，V1Ox和M1Ox的厚度能够更加降低。给不影响金属层间电性性能的前提下缩减层间距离提供了可能。
如上所述的，本发明的有益效果在于，提供一种介电薄膜的形成方法。并提供了具有这样的介电薄膜形成层间介电层的IC芯片的实例。利用该方法形成的介电薄膜主要成分为SiOC，相较现有技术以SiO2为主要成分的薄膜具有较低的介电常数(2至3)，并且薄膜的均一性更好。以本发明的方法形成的介电薄膜形成的层间介电层能够有效的降低电阻-电容延迟，使设备具有更佳的电性能。
以上为本发明所提供的介电薄膜的形成方法的一些实施例，通过实施例的说明，相信本领域技术人员能够了解本发明的技术方案及其运作原理。然而以上仅为本发明的优选实施例，并非对本发明加以限制。本领域技术人员可根据实际需求对本发明所提供技术方案进行适当修改，所做修改及等效变换均不脱离本发明所要求保护的范围。本发明所要求保护的权利范围，当以所附的权利要求书为准。
Claims (11)
1.一种介电薄膜的形成方法，包括：
a.将前驱体-A注入置有待处理元件的反应腔室，在待处理元件表面吸附形成单分子层；
b.清洗气体清洗去除待处理元件表面未吸附的前驱体-A；
c.将前驱体-B在反应腔室外形成等离子体后注入腔室，与前驱体-A反应形成介电薄膜；
d.清洗气体清洗去除未反应的前驱体-B及反应副产物；
e.以预定次数重复循环步骤a-d至薄膜达到预定厚度。
2.如权利要求1所述的介电薄膜的形成方法，其中，所述待处理元件具有多层金属互连的结构。
3.如权利要求1所述的介电薄膜的形成方法，其中，所述前驱体-A为八甲基环四硅氧烷；所述前驱体-B为H2。
4.如权利要求1所述的介电薄膜的形成方法，其中，所述前驱体-B在100W的电压下形成等离子体。
5.如权利要求1所述的介电薄膜的形成方法，其中，所述介电薄膜的形成方法的步骤a-e在温度为100℃至300℃之间的条件下进行。
6.如权利要求1所述的介电薄膜的形成方法，其中，所述介电薄膜的形成方法的过程步骤a-e在气压为1.5托至2托之间的条件下进行。
7.如权利要求3所述的介电薄膜的形成方法，其中，所述H2的流量为50-100sccm。
8.如权利要求1所述的介电薄膜的形成方法，其中，所述清洗气体为不活泼气体。
9.如权利要求8所述的介电薄膜的形成方法，其中，所述不活泼气体为Ar、He、N2或其中任意两种或以上的气体混合。
10.如权利要求1所述的介电薄膜的形成方法，其中，所述介电薄膜的沉积率在0.5至
/周期之间。
11.如权利要求1所述的介电薄膜的形成方法，其中，所述介电薄膜碳含量为10％至20％，氧含量为40％至50％，介电常数为2至3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811062992.5A CN110896050A (zh) | 2018-09-12 | 2018-09-12 | 介电薄膜的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811062992.5A CN110896050A (zh) | 2018-09-12 | 2018-09-12 | 介电薄膜的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110896050A true CN110896050A (zh) | 2020-03-20 |
Family
ID=69785108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811062992.5A Pending CN110896050A (zh) | 2018-09-12 | 2018-09-12 | 介电薄膜的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110896050A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115522180A (zh) * | 2022-09-20 | 2022-12-27 | 苏州源展材料科技有限公司 | 一种低介电常数的硅基薄膜的制备方法及其应用 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101416293A (zh) * | 2006-03-31 | 2009-04-22 | 应用材料股份有限公司 | 用于介电膜层的阶梯覆盖与图案加载 |
| CN102074500A (zh) * | 2009-11-12 | 2011-05-25 | 诺发***有限公司 | 半导体处理中用于k恢复及表面清洁的紫外线及还原处理 |
| CN104517994A (zh) * | 2013-10-01 | 2015-04-15 | 乐金显示有限公司 | 有机发光二极管显示装置及其制造方法 |
| CN105088191A (zh) * | 2009-07-15 | 2015-11-25 | 应用材料公司 | Cvd腔室的流体控制特征结构 |
| US20150357181A1 (en) * | 2014-06-04 | 2015-12-10 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| CN108315717A (zh) * | 2018-01-24 | 2018-07-24 | 复旦大学 | 一种氮化锰薄膜的制备方法 |
-
2018
- 2018-09-12 CN CN201811062992.5A patent/CN110896050A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101416293A (zh) * | 2006-03-31 | 2009-04-22 | 应用材料股份有限公司 | 用于介电膜层的阶梯覆盖与图案加载 |
| CN105088191A (zh) * | 2009-07-15 | 2015-11-25 | 应用材料公司 | Cvd腔室的流体控制特征结构 |
| CN102074500A (zh) * | 2009-11-12 | 2011-05-25 | 诺发***有限公司 | 半导体处理中用于k恢复及表面清洁的紫外线及还原处理 |
| CN104517994A (zh) * | 2013-10-01 | 2015-04-15 | 乐金显示有限公司 | 有机发光二极管显示装置及其制造方法 |
| US20150357181A1 (en) * | 2014-06-04 | 2015-12-10 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| CN108315717A (zh) * | 2018-01-24 | 2018-07-24 | 复旦大学 | 一种氮化锰薄膜的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115522180A (zh) * | 2022-09-20 | 2022-12-27 | 苏州源展材料科技有限公司 | 一种低介电常数的硅基薄膜的制备方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9847221B1 (en) | Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing | |
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| US20150126027A1 (en) | Method for manufacturing semiconductor device | |
| TW201532139A (zh) | 使用遠端電漿源以凹陷超低ｋ介電質 | |
| JP6467239B2 (ja) | ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法 | |
| TWI295485B (en) | Method of improving low-k film property and damascene process using the same | |
| US8377821B2 (en) | Method for forming contact hole structure | |
| US6534360B2 (en) | Process for depositing layers on a semiconductor wafer | |
| TW200407979A (en) | Method of manufacturing low K layer | |
| TW202017108A (zh) | 半導體結構及其形成方法 | |
| CN110896050A (zh) | 介电薄膜的形成方法 | |
| US11830741B2 (en) | Method for forming film | |
| KR101767538B1 (ko) | 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들 | |
| CN101123214B (zh) | 双镶嵌结构的制作方法 | |
| KR102118580B1 (ko) | 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들 | |
| KR20150101359A (ko) | 원자층 증착법에 의한 루테늄 박막 형성 방법 | |
| TW517271B (en) | Method of manufacturing semiconductor device | |
| JP2006024668A (ja) | 半導体装置の製造方法 | |
| CN115775768B (zh) | 半导体结构及其制作方法 | |
| US20230098689A1 (en) | Deposition of boron nitride films using hydrazido-based precursors | |
| CN116190209B (zh) | 低介电常数介质层及金属互连结构的制作方法 | |
| KR20060058583A (ko) | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| JP2008085297A (ja) | 半導体装置の製造方法 | |
| KR101078728B1 (ko) | 반도체 소자의 절연막 형성방법 | |
| TW200849467A (en) | Interconnection process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200320 |