CN110890890B - 一种模拟量多采样率转换方法及装置 - Google Patents
一种模拟量多采样率转换方法及装置 Download PDFInfo
- Publication number
- CN110890890B CN110890890B CN201811048968.6A CN201811048968A CN110890890B CN 110890890 B CN110890890 B CN 110890890B CN 201811048968 A CN201811048968 A CN 201811048968A CN 110890890 B CN110890890 B CN 110890890B
- Authority
- CN
- China
- Prior art keywords
- analog quantity
- interpolation
- sampling
- processing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/126—Multi-rate systems, i.e. adaptive to different fixed sampling rates
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本发明公开了一种模拟量多采样率转换方法,该方法使用一个模拟量采样数据源,由FPGA进行“抽点‑滤波‑同步插值”处理,输出多种不同采样率的模拟量采样数据,支持多重应用;每种采样率的转换对应一个处理支路,各处理支路数据流和参数相互独立;处理支路增减灵活;可同时实现多通道模拟量的同步,消除通道间角差;该方法的全部运算由FPGA实现,速度快、延时小,简化了***结构,降低了CPU或DSP处理器的计算负荷。本发明还公开了相应的转换装置。
Description
技术领域
本发明涉及电力***保护、测量与控制领域,尤其涉及一体化模拟量处理技术。
背景技术
传统模拟量采样率转换由“低通滤波-抽取-插值”三个环节构成,且由DSP或者CPU完成计算,一个模拟量采样数据源仅能支持一个应用。随着数字化智能变电站及就地化技术的发展,出现了单一模拟量采样源需要支持多重应用的多采样率的需求,其相关待解决的问题也凸显出来,表现为以下几个方面:
1)多采样率转换问题。一方面,不同的应用对模拟量的采样率有不同的要求,如测控应用所需的模拟量采样率与保护应用所需的采样率并不相同;另一方面,不同的应用所跟踪的目标***频率也可能会不相同,如同步相量测量所跟踪的目标***频率为秒脉冲的频率,其所需的1.2KHz采样率与保护所需的1.2KHz采样率自然也不相同。
2)相同间隔内或关联多间隔间的各路电压、电流信号的同步测量问题。有功功率、无功功率等量的计算都依赖对原始采样数据的同步测量,而现实中多通道模拟量在进行采样时往往存在通道间角差。
3)采用DSP或CPU进行同步和频率转换时计算负荷重、效率低等问题。由于DSP或CPU串行执行指令的特征,在进行多通道大数据量的数字信号处理时,存在计算延时大、速度慢等缺陷,最终可能导致***响应变慢。
发明内容
本发明的目的在于,为了解决上述问题,提供一种模拟量多采样率转换方法及装置,使用一个模拟量采样数据输入源,根据目标应用所需的不同采样率,分成若干并行处理支路,并利用FPGA并行计算的特点,将全部处理支路放在FPGA内部实现,输出可供多重应用直接使用的模拟量采样数据。
为实现上述技术目的,本发明通过以下技术方案实现:一种模拟量多采样率转换方法,同一个模拟量采样数据输入源,在FPGA内部经过多条抽点-低通滤波-同步插值处理支路,所述处理支路各输出一种采样率的模拟量采样数据。
上述方案中,所有处理支路的运算全部在FPGA内部完成。
上述方案中,每条处理支路的输入是共同的模拟量采样数据输入源,各处理支路并行工作,参数和数据流相互独立。
上述方案中,每条处理支路的抽点环节是对原始模拟量采样数据进行下采样。
上述方案中,所述抽点环节,在根据应用需求将较高频率的原始采样率进行降频处理时,下采样率参数可配置;当配置成1时,等效于旁路该环节。
上述方案中,每条处理支路的低通滤波环节是对对抽点处理后的数据进行低通滤波处理。
上述方案中,每条处理支路低通滤波环节的滤波器长度和参数可配置。
上述方案中,每条处理支路的同步插值环节是根据插值中断,将输入的所有通道的模拟量采样数据进行同步插值,输出插值结果。
上述方案中,所述插值中断由FPGA内部产生或者由外部输入。
上述方案中,所述同步插值环节,将模拟量采样数据通过插值运算,计算出插值中断所对应的时间断面上的该处理支路上的所有模拟通道的采样值,实现通道间同步。
上述方案中,所述同步插值环节,通过调整插值中断的周期,实现采样率的调整。
上述方案中,所述模拟量采样数据输入源为本地采样或者是接收到的远方数据。
上述方案中,所述模拟量采样数据输入源为单通道的模拟量采样数据或者为多通道模拟量采样数据。
每条处理支路的处理步骤具体如下:
步骤1、对原始模拟量采样数据源进行抽点,根据应用需求,将较高频率的原始采样率进行降频处理,下采样率参数可配置,当配置成1时即不进行抽点,等效于旁路该环节;
步骤2、对抽点处理后的数据进行低通滤波处理,消除高频噪声和频率混叠,滤波器长度和参数可配置;
步骤3、在同步插值环节,将单通道或多通道模拟量,在插值中断所对应的时间断面进行插值,插值后的数据输出至应用;插值中断可由FPGA内部的定时器产生,也可由外部提供;应用在同步跟踪目标***时,通过实时调整插值中断周期,实现采样率的转换。
本发明还同时提供了一种模拟量多采样率转换装置,所述装置包括FPGA,所述FPGA内部设置多个处理支路模块,所述处理支路模块包括:抽点单元、低通滤波单元、同步插值单元;多个处理支路模块共用同一个模拟量采样数据输入源;
所述抽点单元,用于对原始模拟量采样数据源进行抽点,根据应用需求,将较高频率的原始采样率进行降频处理,下采样率参数可配置,当配置成1时即不进行抽点,等效于旁路该环节;
所述低通滤波单元,用于接收抽点单元的输出,对抽点处理后的数据进行低通滤波处理,消除高频噪声和频率混叠,滤波器长度和参数可配置;
所述同步插值单元,用于接收低通滤波单元的输出,将单通道或多通道模拟量,在插值中断所对应的时间断面进行插值,插值后的数据输出至应用;插值中断由FPGA内部的定时器产生,或者由外部提供;应用在同步跟踪目标***时,通过实时调整插值中断周期,实现采样率的转换。
本发明的有益效果是:
第一、一个原始模拟量采样数据源经过多个并行处理支路后,同时输出多个采样率的模拟量采样数据,支持多重应用。
第二、在同步插值的环节中,通过调节插值中断周期,可实现采样率的灵活转换,并且在进行采样率的转换的同时,也实现了多个模拟通道的同步,消除了多通道间的角差。
第三、模拟量的多采样率转换及同步处理全部在FPGA内部实现,***结构简单,具备计算速度快、延时小的特点,在模拟量通道数较多、所需支持的应用较多时,该特点尤其明显。
附图说明
图1是本发明一种模拟量多采样率转换方法结构框图。
具体实施方式
下面结合附图和具体的实施例对本发明技术方案作进一步的详细描述,以使本领域的技术人员可以更好的理解本发明并能予以实施,但所举实施例不作为对本发明的限定。
一种模拟量多采样率转换方法,如图1所示,使用同一个模拟量采样数据输入源,FPGA进行多采样率转换后,输出多种不同采样率的模拟量采样数据,以支持多重应用的不用需采样率需求。在FPGA内部有多条“抽点-低通滤波-同步插值”并行处理支路,所有处理支路的输入是共同的模拟量采样数据输入源,每条支路输出一种采样率的模拟量采样数据供一种应用使用。各处理支路并行工作,参数和数据流相互独立,所有处理支路的运算全部在FPGA内部完成。
模拟量采样数据源既可以是本地采样,也可以是接收到远方数据源;该数据源既可以是单通道的模拟量采样数据,也可以包含多通道模拟量采样数据。FPGA将输入的模拟量采样数据分发至各个处理支路,每条处理支路的处理步骤具体如下:
步骤1、对原始模拟量采样数据源进行抽点,根据应用需求,将较高频率的原始采样率进行降频处理,下采样率参数可配置。例如每两个点抽取一个点,进行2倍下采样,或者每4个点抽取一个点,进行4倍下采样,当配置成1时即不进行抽点,等效于旁路该环节;
步骤2、对抽点处理后的数据进行低通滤波处理,消除高频噪声和频率混叠,滤波器长度和参数可配置。例如,选取FIR滤波器,设定好滤波器参数后,由FPGA进行滤波运算,输出滤波后的结果。也可以通过设定特定的滤波器参数,旁路该环节;
步骤3、在同步插值环节,将单通道或多通道模拟量,在插值中断所对应的时间断面进行插值,插值后的数据输出至应用;插值中断可由FPGA内部的定时器产生,也可由外部输入。当FPGA内部定时器是定周期时,所输出的转换后的采样率也是固定的,当定时器的周期随着应用的调节需求而改变时,所输出的转换后的采样率是动态变化的。例如,应用在同步跟踪目标***如电网频率或者秒脉冲PPS时,通过实时调整插值中断周期,实现采样率的动态转换,以保持与目标***的同步。
各支路输出的模拟量采样数据,传送给应用后,应用可直接使用,减少DSP或CPU计算负荷,提高整个***延时性能。
特别地,也可通过配置某个处理支路中的各环节参数,实现模拟量采样数据的透传,直接输出至应用。
一般地,可根据实际场景所需支持的应用个数,生成对应数量的处理支路,某个支路的删减或者增加不影响其他支路,每个处理支路个环节的参数由具体应用需求生成。
本发明还同时提供了一种模拟量多采样率转换装置,所述装置包括FPGA,所述FPGA内部设置多个处理支路模块,所述处理支路模块包括:抽点单元、低通滤波单元、同步插值单元;多个处理支路模块共用同一个模拟量采样数据输入源;
所述抽点单元,用于对原始模拟量采样数据源进行抽点,根据应用需求,将较高频率的原始采样率进行降频处理,下采样率参数可配置,当配置成1时即不进行抽点,等效于旁路该环节;
所述低通滤波单元,用于接收抽点单元的输出,对抽点处理后的数据进行低通滤波处理,消除高频噪声和频率混叠,滤波器长度和参数可配置;
所述同步插值单元,用于接收低通滤波单元的输出,将单通道或多通道模拟量,在插值中断所对应的时间断面进行插值,插值后的数据输出至应用;插值中断由FPGA内部的定时器产生,或者由外部提供;应用在同步跟踪目标***时,通过实时调整插值中断周期,实现采样率的转换。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或者等效流程变换,或者直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (13)
1.一种模拟量多采样率转换方法,其特征在于,同一个模拟量采样数据输入源,在FPGA内部经过多条抽点-低通滤波-同步插值处理支路,所述处理支路各输出一种采样率的模拟量采样数据;每条处理支路的输入是共同的模拟量采样数据输入源,各处理支路并行工作,参数和数据流相互独立。
2.根据权利要求1所述的一种模拟量多采样率转换方法,其特征在于,所有处理支路的运算全部在FPGA内部完成。
3.根据权利要求1所述的一种模拟量多采样率转换方法,其特征在于,每条处理支路的抽点环节是对原始模拟量采样数据进行下采样。
4.根据权利要求3所述的一种模拟量多采样率转换方法,其特征在于,所述抽点环节,在根据应用需求将较高频率的原始采样率进行降频处理时,下采样率参数可配置;当配置成1时,等效于旁路该环节。
5.根据权利要求1所述的一种模拟量多采样率转换方法,其特征在于,每条处理支路的低通滤波环节是对抽点处理后的数据进行低通滤波处理。
6.根据权利要求5所述的一种模拟量多采样率转换方法,其特征在于,每条处理支路低通滤波环节的滤波器长度和参数可配置。
7.根据权利要求1所述的一种模拟量多采样率转换方法,其特征在于,每条处理支路的同步插值环节是根据插值中断,将输入的所有通道的模拟量采样数据进行同步插值,输出插值结果。
8.根据权利要求7所述的一种模拟量多采样率转换方法,其特征在于,所述插值中断由FPGA内部产生或者由外部输入。
9.根据权利要求7所述的一种模拟量多采样率转换方法,其特征在于,所述同步插值环节,将模拟量采样数据通过插值运算,计算出插值中断所对应的时间断面上的该处理支路上的所有模拟通道的采样值,实现通道间同步。
10.根据权利要求7所述的一种模拟量多采样率转换方法,其特征在于,所述同步插值环节,通过调整插值中断的周期,实现采样率的调整。
11.根据权利要求1所述的一种模拟量多采样率转换方法,其特征在于,所述模拟量采样数据输入源为本地采样或者是接收到的远方数据。
12.根据权利要求1所述的一种模拟量多采样率转换方法,其特征在于,所述模拟量采样数据输入源为单通道的模拟量采样数据或者为多通道模拟量采样数据。
13.一种模拟量多采样率转换装置,其特征在于,所述装置包括FPGA,所述FPGA内部设置多个处理支路模块,所述处理支路模块包括:抽点单元、低通滤波单元、同步插值单元;多个处理支路模块共用同一个模拟量采样数据输入源;每条处理支路的输入是共同的模拟量采样数据输入源,各处理支路并行工作,参数和数据流相互独立;
所述抽点单元,用于对原始模拟量采样数据源进行抽点,根据应用需求,将较高频率的原始采样率进行降频处理,下采样率参数可配置,当配置成1时即不进行抽点,等效于旁路该环节;
所述低通滤波单元,用于接收抽点单元的输出,对抽点处理后的数据进行低通滤波处理,消除高频噪声和频率混叠,滤波器长度和参数可配置;
所述同步插值单元,用于接收低通滤波单元的输出,将单通道或多通道模拟量,在插值中断所对应的时间断面进行插值,插值后的数据输出至应用;插值中断由FPGA内部的定时器产生,或者由外部提供;应用在同步跟踪目标***时,通过实时调整插值中断周期,实现采样率的转换。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811048968.6A CN110890890B (zh) | 2018-09-10 | 2018-09-10 | 一种模拟量多采样率转换方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811048968.6A CN110890890B (zh) | 2018-09-10 | 2018-09-10 | 一种模拟量多采样率转换方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110890890A CN110890890A (zh) | 2020-03-17 |
CN110890890B true CN110890890B (zh) | 2022-07-22 |
Family
ID=69744973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811048968.6A Active CN110890890B (zh) | 2018-09-10 | 2018-09-10 | 一种模拟量多采样率转换方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110890890B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102735971A (zh) * | 2012-06-26 | 2012-10-17 | 国电南瑞科技股份有限公司 | 一种基于fpga的电力***同步向量测量计算的装置 |
CN103792419A (zh) * | 2014-03-04 | 2014-05-14 | 济南大学 | 实现模拟量与数字量混合接入的同步采样方法 |
-
2018
- 2018-09-10 CN CN201811048968.6A patent/CN110890890B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102735971A (zh) * | 2012-06-26 | 2012-10-17 | 国电南瑞科技股份有限公司 | 一种基于fpga的电力***同步向量测量计算的装置 |
CN103792419A (zh) * | 2014-03-04 | 2014-05-14 | 济南大学 | 实现模拟量与数字量混合接入的同步采样方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110890890A (zh) | 2020-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5392044A (en) | Method and apparatus for digitizing a wide frequency bandwidth signal | |
US20140101218A1 (en) | Decimation filter | |
CN113346871B (zh) | 多通道多相多速率适配fir数字滤波处理架构 | |
US7233268B1 (en) | Multi-stage sample rate converter | |
CN110890890B (zh) | 一种模拟量多采样率转换方法及装置 | |
US20090045992A1 (en) | Digital sample rate conversion | |
US3639739A (en) | Digital low pass filter | |
US6829629B1 (en) | Comb filter system for decimating a sequence of digital input values to a sequence of digital output values by a non-integer factor | |
Babic et al. | Decimation by irrational factor using CIC filter and linear interpolation | |
Yamamoto et al. | Signal reconstruction via sampled-data control with multirate filter banks | |
CN108776259B (zh) | 基于数字带宽限制技术的功率分析仪 | |
JP2004248477A (ja) | ディジタル保護リレー | |
CN109782646A (zh) | 多通道数据同步采集*** | |
Soldado et al. | Controlling the reconstruction error in Hybrid Filter Banks | |
CA2952416C (en) | Butterfly channelizer | |
KR100879971B1 (ko) | 영차 업샘플링 인터폴레이션 cic 필터 | |
US5712808A (en) | Digital signal processing | |
CN216819826U (zh) | 一种基于延时采集的继保仪输入装置 | |
US10530339B2 (en) | Fixed latency configurable tap digital filter | |
CN103066958A (zh) | 小型电子侦察设备的信号采集*** | |
CN117538588B (zh) | 一种幅频响应和相频响应的补偿装置、补偿方法及示波器 | |
CN111277279B (zh) | 一种数据处理方法及装置 | |
JP3248133B2 (ja) | デジタル保護リレー装置 | |
KR101265494B1 (ko) | 오버 샘플링을 위한 다중 위상 필터 뱅크 시스템 | |
Mehra et al. | FPGA Based Design of CIC Interpolator using Embedded LUT Structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |