CN110875140A - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN110875140A
CN110875140A CN201910805544.8A CN201910805544A CN110875140A CN 110875140 A CN110875140 A CN 110875140A CN 201910805544 A CN201910805544 A CN 201910805544A CN 110875140 A CN110875140 A CN 110875140A
Authority
CN
China
Prior art keywords
internal electrodes
edge
multilayer capacitor
dielectric layers
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910805544.8A
Other languages
English (en)
Other versions
CN110875140B (zh
Inventor
朴柄圭
姜素罗
延龙震
崔才烈
朴廷珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180123342A external-priority patent/KR102118495B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110875140A publication Critical patent/CN110875140A/zh
Application granted granted Critical
Publication of CN110875140B publication Critical patent/CN110875140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层电容器。所述多层电容器包括:主体、多个内电极和设置在所述主体的外表面上并电连接到所述内电极的外电极,其中,在所述主体中,所述盖部的拐角包括曲面,并且10μm≤R≤T/4,其中R是曲面拐角的曲率半径并且T是所述主体的厚度,并且当从所述主体的表面到所述多个内电极中的最靠近所述主体的所述表面的内电极的距离是边缘时,在所述盖部中的形成为曲面的所述拐角中的每个的边缘δ大于或等于所述主体在宽度方向上的边缘Wg。

Description

多层电容器
本申请要求于2018年8月29日在韩国知识产权局提交的第10-2018-0102001号韩国专利申请和于2018年10月16日在韩国知识产权局提交的第10-2018-0123342号韩国专利申请的优先权的权益,所述韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
电容器是可在其中存储电的元件,并且当在两个电极基本上设置为彼此面对的状态下向电容器施加电压时,电在各个电极中累积。当向电容器施加直流(DC)电压时,电流流入电容器同时累积电,但当电的累积完成时,电流不流入电容器。另一方面,当向电容器施加交流(AC)电压时,AC电流流入电容器中,同时电极的极***替。
这样的电容器根据设置在电极之间的绝缘体的种类可分为数种电容器,诸如,铝电解电容器(利用铝形成电极,并且薄氧化层设置在利用铝形成的电极之间)、钽电容器(使用钽作为电极材料)、陶瓷电容器(在电极之间使用诸如钛酸钡的具有高介电常数的介电材料)、多层陶瓷电容器(MLCC,在多层结构中使用具有高介电常数的陶瓷作为设置在电极之间的介电材料)、薄膜电容器(使用聚苯乙烯膜作为设置在电极之间的介电材料)等。
在这些电容器中,多层陶瓷电容器由于它具有优异的温度特性和频率特性,并且可以以小尺寸实现,因此近来主要用于诸如高频电路等的各种领域。
根据现有技术的多层陶瓷电容器包括通过堆叠多个介电片而形成的层压体和设置在层压体的外表面上并具有不同极性的外电极,其中,在层压体中交替堆叠的内电极可电连接到相应的外电极。
近来,随着电子产品的小型化和集成度的提高,关于多层陶瓷电容器的小型化和集成度提高已经进行了许多研究。具体地,在多层陶瓷电容器中,为了增大多层陶瓷电容器的电容和使多层陶瓷电容器小型化,已经进行了通过减小介电层的厚度来增加堆叠的介电层的数量和改善内电极的连接性的各种尝试。
具体地,在开发具有超高电容的多层陶瓷电容器时,确保其中堆叠的薄膜介电层和内电极的数量很多的产品的可靠性变得更加重要。随着堆叠的介电层和内电极的数量增加,由于内电极和介电层之间的厚度差异导致的台阶增加。这些台阶由于在压制主体的致密化工艺中介电层在横向上的伸展而引起内电极的末端部分的翘曲现象。
也就是说,内电极的末端部分被弯曲以填充台阶,并且在边缘部分中,由台阶导致的空的空间通过盖的凹陷和边缘宽度的减小被去除。由于台阶引起的空的空间被去除,使得电容层也被伸展了与边缘宽度减小的一样多。如上所述,由于内电极的结构不规则伸展导致诸如耐受电压特性等的多层陶瓷电容器的可靠性降低。
为了解决这样的问题,已经开发了一种切割主体的在宽度方向上的相对的侧表面然后将侧表面边缘部分附着到相对的侧表面的方法。然而,这样的方法可能是复杂的,使得生产率可能低,并且当侧表面边缘部分形成为具有小的厚度时,拐角边缘部分的厚度也变小,使得主体的耐湿可靠性劣化。
发明内容
本公开的一个方面可提供一种多层电容器,在所述多层电容器中有效体积可显著增加并且可确保耐湿可靠性。
根据本公开的一个方面,一种多层电容器可包括:主体,包括堆叠多个介电层和多个内电极的堆叠结构,且所述多个介电层中的每个介于所述内电极之间;以及外电极,设置在所述主体的外表面上并电连接到所述多个内电极,其中,所述主体包括通过设置在其中的所述多个内电极形成电容的有效部和分别设置在所述有效部的在所述多个介电层的堆叠方向上的上表面和下表面上的盖部,所述主体具有使所述多个内电极暴露且彼此相对的第一表面和第二表面、在所述堆叠方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面。在所述主体中,所述盖部的拐角可包括曲面。所述盖部的所述拐角中的每个的边缘δ大于或等于所述主体的侧部的边缘Wg,其中,所述边缘δ是从所述盖部的所述拐角的表面到所述多个内电极的最近部分的距离,并且所述边缘Wg是从所述主体的所述第五表面到所述多个内电极的最近部分或从所述第六表面到所述多个内电极的最近部分的距离。
10μm≤R≤T/4,其中,R是所述曲面的曲率半径,并且T是所述主体在所述堆叠方向上的厚度。
在所述盖部中,所述第三表面连接到所述第五表面处和所述第三表面连接到所述第六表面处的拐角以及所述第四表面连接到所述第五表面处和所述第四表面连接到所述第六表面处的拐角可包括曲面。
1≤δ/Wg≤1.2。
0.5μm≤Wg≤T/12,其中,T是所述主体的在所述堆叠方向上的厚度。
0.5μm≤Wg≤15μm。
Wg<Tg,其中,Tg是所述第三表面和所述第四表面中的每个的边缘。
10μm≤R≤60μm,其中,R是所述曲率半径。
所述盖部中的形成为曲面的所述拐角中的每个的所述边缘δ可小于所述曲率半径R。
所述多个内电极可具有均匀的宽度。
在所述主体中,当围绕所述多个内电极的***区域是边缘区域时,在所述边缘区域中的介电层的密度可比在其它区域中的介电层的密度低。
根据本公开的另一方面,一种多层电容器可包括:主体,包括堆叠多个介电层和多个内电极的堆叠结构,且所述多个介电层中的每个介于所述内电极之间;以及外电极,设置在所述主体的外表面上并电连接到所述多个内电极,其中,所述主体包括通过设置在其中的所述多个内电极形成电容的有效部和分别设置在所述有效部的在所述多个介电层的堆叠方向上的上表面和下表面上的盖部,所述主体具有使所述多个内电极暴露且彼此相对的第一表面和第二表面、在所述堆叠方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面。在所述主体中,所述盖部的拐角包括曲面。所述盖部的所述拐角中的每个的边缘δ大于或等于所述主体的侧部的边缘Wg,其中,所述边缘δ是从所述盖部的所述拐角的表面到所述多个内电极的最近部分的距离,并且所述边缘Wg是从所述主体的所述第五表面到所述多个内电极的最近部分或从所述主体的所述第六表面到所述多个内电极的最近部分的距离。在所述主体中,当围绕所述多个内电极的***区域是边缘区域时,在所述边缘区域中的介电层的密度比在其它区域中的介电层的密度低。
在所述边缘区域中,所述多个介电层可包括具有不同密度的至少两个层,并且与所述多个内电极相邻的层的介电层的密度可高于所述至少两个层中的其它层的介电层的密度。
所述边缘区域可包括多个孔。
所述多个孔可以是针状孔。
所述多个孔可具有所述多个孔按照与所述主体的外形对应的形状排列的形式。
所述多个孔可形成多个行,其中,每行被定义为按照与所述主体的外形对应的形状排列的一行孔。
所述多个行的孔密度可彼此不同,并且更靠近所述主体的外表面的区域的孔密度可高于所述多个行中其它区域的孔密度。
附图说明
通过以下结合附图的详细描述,将更清楚地理解本公开的上述和其它方面、特征和优点,在附图中:
图1是示出根据本公开的示例性实施例的多层电容器的示意性透视图;
图2和图4是图1的多层电容器的沿线I-I'截取的截面图,并且在图4中,通过虚线表示设置有内电极的区域的外侧;
图3是图1的多层电容器的沿线II-II'截取的截面图;以及
图5至图13是示出根据本公开的示例性实施例的多层电容器的制造工艺的示图。
具体实施方式
在下文中,现在将参照附图详细描述本公开的示例性实施例。
图1是示出根据本公开的示例性实施例的多层电容器的示意性透视图。
图2和图4是图1的多层电容器的沿线I-I'截取的截面图,并且在图4中,通过虚线表示设置有内电极的区域的外侧。图3是图1的多层电容器的沿线II-II'截取的截面图。
参照图1至图4,根据本公开的示例性实施例的多层电容器100可包括:主体110,包括堆叠的介电层111和多个内电极121和122,且介电层111中的每个介于内电极之间;以及外电极131和132。在主体110中,盖部A1和A2的拐角可以是曲面。在这种情况下,如下所述,10μm≤R≤T/4,其中,R是主体110中的盖部A1和A2的曲面拐角的曲率半径,并且T是主体110的厚度。
主体110可具有其中堆叠多个介电层111的形式,并且可通过堆叠然后烧结例如多个生片来获得。多个介电层111可通过这种烧结工艺具有彼此一体化的形式。主体110的形状和尺寸以及堆叠的介电层111的数量不限于本示例性实施例中所示的那些,并且例如,如图1中所示,主体110可具有类似于矩形平行六面体(长方体)形状的形状。主体110可具有:第一表面S1和第二表面S2,内电极121和122分别暴露于第一表面S1和第二表面S2;第三表面S3和第四表面S4,在多个介电层111的堆叠方向(Z方向)上彼此相对;以及第五表面S5和第六表面S6,连接到第一表面S1、第二表面S2、第三表面S3和第四表面S4并且彼此相对。
包括在主体110中的介电层111可包括具有高介电常数的陶瓷材料,例如,BT基陶瓷材料,即,钛酸钡(BaTiO3)基陶瓷材料,但可包括本领域已知的其它材料,只要可获得足够的电容即可。如果需要,介电层111可与作为主要成分的陶瓷材料一起进一步包括添加剂、有机溶剂、增塑剂、粘合剂、分散剂等。这里,添加剂可包括金属成分,并且可在制造工艺中以金属氧化物形式添加。这种金属氧化物添加剂的示例可包括MnO2、Dy2O3、BaO、MgO、Al2O3、SiO2、Cr2O3和CaCO3中的至少一种。
多个内电极121和122中的每个可通过在陶瓷生片的一个表面上以预定厚度印刷包括导电金属的膏体然后进行烧结来获得。在这种情况下,如图3中所示,多个内电极121和122可包括分别暴露于主体110的彼此相对的第一表面S1和第二表面S2的第一内电极121和第二内电极122。在这种情况下,第一内电极121和第二内电极122可分别连接到不同的外电极131和132,以在多层电容器被驱动时具有不同的极性,并且可通过设置在它们之间的介电层111中的每个彼此电隔离。如示出的形式,多个内电极121和122可具有均匀的宽度。然而,根据另一示例性实施例,可改变外电极131和132的数量以及内电极121和122的连接方式。内电极121和122的主要材料可包括例如镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)等或它们的合金。
外电极131和132可包括设置在主体110的外表面上并分别电连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。外电极131和132可通过制造膏体形式的包括导电金属的材料然后将膏体涂覆到主体110的方法形成,并且导电金属可包括:例如,镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或它们的合金。另外,如果需要,外电极131和132还可包括镀层以将多层电容器100安装在板上。
在本示例性实施例中,主体110的拐角可包括曲面以抑制碎裂缺陷。另外,根据本示例性实施例的主体110的结构特征可详述如下。具体地,当将从主体110的表面到多个内电极121和122中的距主体110的表面最近的内电极的距离定义为边缘时,在盖部A1和A2中的形成为曲面的拐角中的每个的边缘可大于或等于主体110的在宽度方向上的边缘,这将在下面描述。
在本示例性实施例中,可基于多层电容器的期望性能来确定主体110中的边缘的尺寸(曲面的曲率半径、厚度、宽度等)。根据本公开的示例性实施例的多层电容器100尽管小型化,但可具有高水平的电容,并且此外,可具有改善的耐湿可靠性。这将在下文中详细描述。
主体110可分为有效部A3和盖部A1和A2。这里,有效部A3可对应于通过设置在其中的多个内电极121和122形成电容的区域。盖部A1和A2可分别设置在有效部A3的在多个介电层111的堆叠方向(附图中的Z方向)上的上表面和下表面上。
如上所述,在主体110的盖部A1和A2中,拐角可包括可用于减少多层电容器100的碎裂缺陷的曲面。详细地,在盖部A1和A2中,第三表面S3连接到第五表面S5处和第三表面S3连接到第六表面S6处的拐角(图2中的上拐角)以及第四表面S4连接到第五表面S5处和第四表面S4连接到第六表面S6处的拐角(图2中的下拐角)可包括曲面。
将参照图4描述主体110中的边缘尺寸(曲面的曲率半径、厚度、宽度等)的最佳条件。在图4中,其中设置内电极121和122的区域被定义为内电极区域120并且由虚线表示。在这种情况下,Z方向指的是主体110的厚度方向,Y方向指的是主体110的宽度方向,T和W分别指的是主体110的厚度和宽度。另外,X方向指的是主体110的长度方向。
首先,主体110的边缘可指的是从主体110的表面到多个内电极中的距主体110的表面最近的内电极的距离。详细地,在盖部A1和A2中的形成为曲面的拐角中的每个的边缘可以是δ。另外,第五表面S5和第六表面S6中的每个的边缘可以是Wg,其对应于主体110的在宽度方向上的边缘。在本示例性实施例中,曲面拐角的边缘δ可大于或等于主体110的在宽度方向上的边缘Wg。在现有技术中,内电极彼此不对齐,使得难以形成主体的在宽度方向上的边缘。为了解决这样的问题,使用了单独地形成主体的在宽度方向上的边缘的工艺。在这种结构中,难以充分确保主体110的曲面拐角的边缘δ,特别是在主体110小型化并且堆叠的内电极的数量增加的情况下,主体110的耐湿可靠性劣化。
在本示例性实施例中,如下所述,主体110的拐角(更具体地,盖部A1和A2的拐角)通过喷涂陶瓷浆料的工艺可具有曲面。由于这种形式,可充分确保曲面拐角的边缘δ,并且曲面拐角的边缘δ可大于或等于主体110的在宽度方向上的边缘Wg。更详细地,1≤δ/Wg≤1.2,其中,δ是曲面拐角的边缘并且Wg是主体110的在宽度方向上的边缘。当曲面拐角的边缘δ超过主体110的在宽度方向上的边缘Wg的1.2倍时,盖部A1和A2中的内电极121和122的宽度(未示出)会显著减小。因此会降低电容。
随着曲面拐角的边缘δ增加,即使在小型化主体110中也可改善耐湿可靠性,并且主体110可包括大量内电极121和122以实现提高电容。这意味着当基于主体110的相同体积计算时,电容(即,有效体积)增加。
另一方面,在本示例性实施例中,设置在有效部A3中的内电极121和122可具有均匀的宽度。如下所述,内电极121和122的均匀的宽度可通过将陶瓷层压体切割为单个片单元的工艺来实现。这里,内电极121和122的宽度的均匀性可基于内电极121和122的端部的位置来确定,并且内电极121和122的端部的位置的在宽度方向(Y方向)上的偏差可小于或等于0.1μm。
另外,Wg<Tg,其中,Tg是主体110的在厚度方向上的边缘(即,第三表面S3和第四表面S4中的每个的边缘),并且Wg是主体110的在宽度方向上的边缘。如下所述,主体110的在厚度方向上的边缘Tg和主体110的在宽度方向上的边缘Wg可通过相同的工艺形成。当与用于盖的基层116和117相对应的介电层分别设置在最上内电极和最下内电极上时,主体110的在厚度方向上的边缘Tg可略大于主体110的在宽度方向上的边缘Wg。另外,0.5μm≤Wg≤15μm,其中,Wg是主体110的在宽度方向上的边缘,并且主体110的在宽度方向上的边缘Wg可被设计为确保主体110的耐湿可靠性并确保足够的电容。同样地,0.5μm≤Tg≤15μm,其中,Tg是主体110的在厚度方向上的边缘。另外,主体110的在宽度方向上的边缘Wg可考虑主体110的厚度T来设定,具体地,0.5μm≤Wg≤T/12。这里,主体110的厚度T可以是例如约200μm至400μm。
此外,盖部A1和A2中的形成为曲面的拐角中的每个的曲率半径R可设计成承受多层电容器100的重量和由于工艺中的负荷导致的碎裂,具体地,曲率半径R在10μm≤R≤60μm的范围内。在本公开的另一示例性实施例中,可考虑主体110的厚度T来设定曲率半径R,具体地,在10μm≤R≤T/4的范围内。如上所述,主体110的厚度T可以是例如约200μm至400μm。另外,如图4中所示,在盖部A1和A2的曲面拐角中,边缘δ可小于曲率半径R。
另一方面,在主体110中,当围绕多个内电极121和122的***区域(即,图4中的围绕内电极区域120的区域)是边缘区域112和113时,在边缘区域112和113中的介电层111的密度可低于其它区域中的介电层111的密度。如下所述,边缘区域112和113可以按照制造陶瓷层压体然后涂覆陶瓷层压体的方式获得,并且密度的差异可能是由于这种制造方式上的差异导致的。这里,所述密度可理解为与介电层中存在的孔密度成反比的概念。
为了更清楚地理解上述多层电容器的结构,将参照图5至图13描述制造多层电容器的方法的示例。
首先,根据本公开的示例性实施例,如图5中所示,可通过堆叠介电层111和内电极121和122来制备陶瓷层压体115。这里,由于介电层111处于烧结前的状态,因此介电层111可处于陶瓷生片的状态。可通过将陶瓷粉末、粘合剂、溶剂等彼此混合以制备浆料并通过刮刀法将浆料制成厚度为几微米的片状来制造陶瓷生片。然后,可烧结陶瓷生片以形成介电层111。
可将用于内电极的导电膏涂覆到陶瓷生片上,以在陶瓷生片上形成内电极图案。在这种情况下,可通过丝网印刷法或凹版印刷法形成内电极图案。用于内电极的导电膏可包括导电金属和添加剂。添加剂可以是非金属氧化物和金属氧化物中的一种或更多种。导电金属可包括镍。添加剂可包括钛酸钡或钛酸锶作为金属氧化物。
可堆叠和压制其上形成有内电极图案的多个陶瓷生片,以实现陶瓷层压体115。在这种情况下,陶瓷层压体115可包括设置在其最上部和最下部的用于盖的基层116和117,以有效地保护内电极121和122。在这种情况下,用于盖的基层116和117可根据预期的功能包括与介电层111的材料相同的材料或者与介电层111的材料不同的材料,并且可比介电层111厚。然后,如果需要,可将陶瓷层压体115切割为单独的片单元。在这种情况下,可使内电极121和122暴露以便连接到外电极131和132。通过切割工艺暴露的内电极121和122可具有均匀的宽度。例如,内电极121和122的最大宽度和最小宽度之间的差可小于0.1μm。
然后,可在陶瓷层压体115的表面上设置涂层118(参见图10)。为此,可执行合适的涂覆工艺。在本示例性实施例中,如图6中所示,可利用使用喷涂装置201喷涂涂覆陶瓷浆料202的方法。在这种情况下,陶瓷浆料202可进一步包括与用于形成介电层111的陶瓷生片的成分相同的成分或者赋予陶瓷生片流动性的成分,例如,液体粘合剂等。将描述本涂覆工艺的示例。首先,如图7和图8中所示,可将陶瓷层压体115设置在涂覆装置301中,并且可从涂覆装置301的底部朝向其顶部产生气流(由图7和图8中的箭头表示)。在陶瓷层压体115以这种方式悬浮之后,陶瓷浆料202可通过设置在涂覆装置301的底部(参见图7)或顶部(参见图8)的喷涂装置201的喷嘴喷涂到陶瓷层压体115。与图7和图8中所示的形式不同,喷涂装置201也可设置在涂覆装置301的侧部上。具有均匀厚度的涂层118可以以这种涂覆方式设置在陶瓷层压体115的表面上。在制造陶瓷层压体115之后单独形成涂层118,使得主体110的边缘区域可均匀且薄薄地形成,并且可获得在主体110的具有较差的耐湿性能的拐角区域中具有足够厚度的边缘。
另外,作为另一涂覆方式,如图9中所示,可使用具有球形容器形式的涂覆装置302。在这种情况下,突起303可设置在涂覆装置302的内侧上。陶瓷层压体115可在涂覆装置302旋转的同时翻转并运动。在该工艺中,可均匀地涂覆陶瓷层压体115。
图10是示出涂层118设置在陶瓷层压体115的全部表面上的状态的示图,图11是沿图10中的线III-III'截取的截面图。如图10和图11中所示,在陶瓷层压体115经历上述涂覆工艺之后,涂层118的拐角可具有曲面。然后,可在涂覆涂层118的状态下烧结陶瓷层压体115。因此,包括在陶瓷层压体115中的陶瓷生片和涂层118可成为一体式主体。
在烧结工艺之后,可去除主体110的一部分以使内电极121和122暴露。这里,主体110的使内电极121和122暴露于其上的表面可对应于参照图1描述的第一表面S1和第二表面S2。然而,如果需要,也可暴露于主体110的其它表面。可使用抛光工艺、磨光工艺等作为去除主体110的一部分的表面抛光工艺。图12示出了在烧结工艺之后经历表面抛光工艺的主体110和从主体110暴露的内电极121和122。然后,外电极可设置为连接到暴露的内电极121和122。
另一方面,在上述工艺中,介电层111可利用陶瓷生片形成,并且边缘区域(精确地,在边缘区域中除了用于盖的基层116和117之外的区域)可由通过喷涂陶瓷浆料的涂覆工艺形成。因此,在烧结工艺之后,主体110的内部结构上可能存在差异。换言之,诸如密度等的特性在主体110的内电极区域120与边缘区域112和113之间可不同。这将参照图13进行描述。图13是示出图12的区域A的放大平面图。
当比较主体110中的边缘区域与除了边缘区域之外的区域(即,内电极区域)之间的介电层111的密度时,在边缘区域112和113中的密度可比除了边缘区域以外的区域中的密度相对低。另外,在边缘区域112和113中,在靠近内电极121和122的区域中的密度可比在靠近主体110的外部的区域中的密度相对高。换言之,在边缘区域112和113中,介电层111可以是具有不同密度的至少两个层,并且介电层111的密度在所述至少两个层中的与多个内电极121和122相邻的层中可更高。在这种情况下,在烧结工艺之前与用于盖的基层116和117相对应的区域可通过堆叠陶瓷生片形成,因此可具有比边缘区域112和113的其它区域的密度高的密度。
边缘区域112和113的这些密度特性可通过上述涂覆工艺获得。当喷涂陶瓷浆料时,可在陶瓷层压体115的表面上形成多叠薄涂层,并且可在涂层之间形成多个孔,而且即使在烧结工艺之后也可保留该多个孔。如图13中所示,多个针状孔P可保留在主体110的边缘区域112和113中。由于在形成多叠薄涂层的工艺中产生多个针状孔P,因此通过多个针状孔P形成的多个行R1、R2和R3可具有多个行R1、R2和R3按照与主体110的外形对应的形状排列的形式。通过多个针状孔P形成的多个行R1、R2和R3的孔密度可彼此不同,并且随着区域变得距离主体110的表面更近,该区域可被较晚涂覆,因此该区域的孔密度可相对较高。
如上所述,根据本公开的示例性实施例的多层电容器在小型化方面可以以是有利的,可具有高电容,并且可具有优异的耐湿特性以具有高可靠性。虽然已经在上面示出和描述了示例性实施例,但是对于本领域技术人员来说显而易见的是,在不脱离由所附权利要求限定的本发明的范围的情况下,可进行修改和变化。

Claims (17)

1.一种多层电容器,包括:
主体,包括堆叠多个介电层和多个内电极的堆叠结构,且所述多个介电层中的每个介于所述内电极之间;以及
外电极,设置在所述主体的外表面上并电连接到所述多个内电极,
其中,所述主体包括通过设置在其中的所述多个内电极形成电容的有效部和分别设置在所述有效部的在所述多个介电层的堆叠方向上的上表面和下表面上的盖部,
所述主体具有使所述多个内电极暴露且彼此相对的第一表面和第二表面、在所述堆叠方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面,
在所述主体中,所述盖部的拐角包括曲面,并且
所述盖部的所述拐角中的每个的边缘δ大于或等于所述主体的侧部的边缘Wg,其中,所述边缘δ是从所述盖部的所述拐角的表面到所述多个内电极的最近部分的距离,并且所述边缘Wg是从所述主体的所述第五表面到所述多个内电极的最近部分或从所述主体的所述第六表面到所述多个内电极的最近部分的距离。
2.根据权利要求1所述的多层电容器,其中,10μm≤R≤T/4,其中,R是所述曲面的曲率半径,并且T是所述主体的在所述堆叠方向上的厚度。
3.根据权利要求1所述的多层电容器,其中,在所述盖部中,所述第三表面连接到所述第五表面处和所述第三表面连接到所述第六表面处的拐角以及所述第四表面连接到所述第五表面处和所述第四表面连接到所述第六表面处的拐角包括曲面。
4.根据权利要求1所述的多层电容器,其中,1≤δ/Wg≤1.2。
5.根据权利要求1所述的多层电容器,其中,0.5μm≤Wg≤T/12,其中,T是所述主体的在所述堆叠方向上的厚度。
6.根据权利要求1所述的多层电容器,其中,0.5μm≤Wg≤15μm。
7.根据权利要求1所述的多层电容器,其中,Wg<Tg,其中,Tg是所述第三表面和所述第四表面中的每个的边缘。
8.根据权利要求1所述的多层电容器,其中,10μm≤R≤60μm,其中,R是所述曲面的曲率半径。
9.根据权利要求1所述的多层电容器,其中,所述盖部中的形成为曲面的所述拐角中的每个的所述边缘δ小于所述曲面的曲率半径R。
10.根据权利要求1所述的多层电容器,其中,所述多个内电极具有均匀的宽度。
11.一种多层电容器,包括:
主体,包括堆叠多个介电层和多个内电极的堆叠结构,且所述多个介电层中的每个介于所述内电极之间;以及
外电极,设置在所述主体的外表面上并电连接到所述多个内电极,
其中,所述主体包括通过设置在其中的所述多个内电极形成电容的有效部和分别设置在所述有效部的在所述多个介电层的堆叠方向上的上表面和下表面上的盖部,
所述主体具有使所述多个内电极暴露且彼此相对的第一表面和第二表面、在所述堆叠方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面,
在所述主体中,所述盖部的拐角包括曲面,
所述盖部的所述拐角中的每个的边缘δ大于或等于所述主体的侧部的边缘Wg,其中,所述边缘δ是从所述盖部的所述拐角的表面到所述多个内电极的最近部分的距离,并且所述边缘Wg是从所述主体的所述第五表面到所述多个内电极的最近部分或从所述主体的所述第六表面到所述多个内电极的最近部分的距离,并且
在所述主体中,当围绕所述多个内电极的***区域是边缘区域时,在所述边缘区域中的介电层的密度比在所述主体的其它区域中的介电层的密度低。
12.根据权利要求11所述的多层电容器,其中,在所述边缘区域中,所述多个介电层包括具有不同密度的至少两个层,并且与所述多个内电极相邻的层的介电层的密度高于所述至少两个层中的其它层的介电层的密度。
13.根据权利要求11所述的多层电容器,其中,所述边缘区域包括多个孔。
14.根据权利要求13所述的多层电容器,其中,所述多个孔是针状孔。
15.根据权利要求13所述的多层电容器,其中,所述多个孔具有所述多个孔按照与所述主体的外形对应的形状排列的形式。
16.根据权利要求15所述的多层电容器,其中,所述多个孔形成为多个行,其中,每行被定义为按照与所述主体的外形对应的形状排列的一行孔。
17.根据权利要求16所述的多层电容器,其中,所述多个行的孔密度彼此不同,并且
更靠近所述主体的外表面的区域的孔密度高于所述多个行中其它区域的孔密度。
CN201910805544.8A 2018-08-29 2019-08-29 多层电容器 Active CN110875140B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180102001 2018-08-29
KR10-2018-0102001 2018-08-29
KR10-2018-0123342 2018-10-16
KR1020180123342A KR102118495B1 (ko) 2018-08-29 2018-10-16 적층형 커패시터

Publications (2)

Publication Number Publication Date
CN110875140A true CN110875140A (zh) 2020-03-10
CN110875140B CN110875140B (zh) 2022-12-13

Family

ID=69639624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910805544.8A Active CN110875140B (zh) 2018-08-29 2019-08-29 多层电容器

Country Status (3)

Country Link
US (1) US11217394B2 (zh)
JP (1) JP7435947B2 (zh)
CN (1) CN110875140B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7492306B2 (ja) 2020-05-22 2024-05-29 太陽誘電株式会社 セラミック電子部品およびその製造方法
WO2024070607A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 積層セラミック電子部品の製造方法および積層セラミック電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
CN105206423A (zh) * 2014-05-28 2015-12-30 三星电机株式会社 多层陶瓷电容器及其制造方法和具有多层陶瓷电容器的板
CN105374555A (zh) * 2014-08-13 2016-03-02 株式会社村田制作所 层叠陶瓷电容器、包含其的层叠陶瓷电容器串及其安装体
US20170011852A1 (en) * 2015-07-09 2017-01-12 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299146A (ja) 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法
JP2006278557A (ja) 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
JP2007243040A (ja) 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
JP2011003845A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP5024421B2 (ja) 2010-04-27 2012-09-12 Tdk株式会社 積層電子部品
KR101541505B1 (ko) 2010-12-06 2015-08-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
KR102122934B1 (ko) * 2013-07-22 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101701049B1 (ko) 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
KR101792385B1 (ko) 2016-01-21 2017-11-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2018037492A (ja) 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7044465B2 (ja) 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP7125093B2 (ja) * 2018-04-11 2022-08-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10971308B2 (en) * 2018-07-20 2021-04-06 Samsung Electro-Mechanics Co., Ltd Multilayer capacitor
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11094469B2 (en) * 2018-09-05 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102144765B1 (ko) * 2018-11-08 2020-08-14 삼성전기주식회사 적층형 커패시터
KR102144766B1 (ko) * 2018-11-12 2020-08-14 삼성전기주식회사 적층형 커패시터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
CN105206423A (zh) * 2014-05-28 2015-12-30 三星电机株式会社 多层陶瓷电容器及其制造方法和具有多层陶瓷电容器的板
CN105374555A (zh) * 2014-08-13 2016-03-02 株式会社村田制作所 层叠陶瓷电容器、包含其的层叠陶瓷电容器串及其安装体
US20170011852A1 (en) * 2015-07-09 2017-01-12 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same

Also Published As

Publication number Publication date
US20200075258A1 (en) 2020-03-05
US11217394B2 (en) 2022-01-04
CN110875140B (zh) 2022-12-13
JP7435947B2 (ja) 2024-02-21
JP2020036001A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
CN111161953B (zh) 多层电容器
CN111180202B (zh) 多层电容器
CN110875140B (zh) 多层电容器
CN110880422B (zh) 多层电容器
US10971308B2 (en) Multilayer capacitor
CN110875145B (zh) 多层电容器
CN110880419B (zh) 多层电容器
US10115528B2 (en) Multilayer ceramic electronic component
KR102504064B1 (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
KR102198536B1 (ko) 적층형 커패시터
CN114496562A (zh) 多层电容器
KR102149962B1 (ko) 적층형 커패시터
KR102118495B1 (ko) 적층형 커패시터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant