CN110870226A - 数据处理装置和方法 - Google Patents
数据处理装置和方法 Download PDFInfo
- Publication number
- CN110870226A CN110870226A CN201780092939.7A CN201780092939A CN110870226A CN 110870226 A CN110870226 A CN 110870226A CN 201780092939 A CN201780092939 A CN 201780092939A CN 110870226 A CN110870226 A CN 110870226A
- Authority
- CN
- China
- Prior art keywords
- data
- circuit
- demodulated
- demodulated data
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2649—Demodulators
- H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
- H04L27/2665—Fine synchronisation, e.g. by positioning the FFT window
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2697—Multicarrier modulation systems in combination with other modulation techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Radio Transmission System (AREA)
Abstract
一种数据处理装置,包括第一电路和第二电路。第一电路包括:第一前端电路,被配置为处理第一数据以获得第一解调数据;以及后端电路,连接到第一前端电路,并被配置为接收第一解调数据。第二电路包括:第二前端电路,被配置为处理第二数据以获得第二解调数据;以及发送器,连接到第二前端电路,并被配置为向第一电路发送第二解调数据。后端电路还被配置为:接收第二解调数据,以及处理第一解调数据和第二解调数据。
Description
技术领域
本公开涉及数据处理,更具体地,涉及使用多个处理电路的数据处理。
背景技术
多天线技术能够改善无线链路的性能,例如提高接收信号的信噪比。因此,多天线技术广泛用于现代无线通信***中以改善***的性能。传统的多天线无线通信***包括连接到若干个天线的单个芯片,并且该单个芯片用于处理来自多个天线的数据(也称为“天线数据”)。
然而,当单个芯片连接到多个天线时,需要相对高的处理能力来处理来自多个天线的数据。在将更多天线连接到单个芯片时,芯片可能需要更高的处理能力来处理数据。单个芯片具有有限的处理能力。进一步提高处理能力将增加设计和制造芯片的成本,降低性能成本比。通常,在传统的多天线无线通信***中,使用一个单芯片来处理来自六个或更少个连接天线的数据。缺少能够支持多于六个天线的芯片。这限制了传统多天线***的性能,使得它们不适用于需要相对高接收性能的无线应用(例如在长距离无线图像传输***中的应用)。
发明内容
根据本公开,提供了一种数据处理装置,其包括第一电路和第二电路。第一电路包括:第一前端电路,被配置为处理第一数据以获得第一解调数据;以及后端电路,连接到所述第一前端电路,并被配置为接收所述第一解调数据。第二电路包括:第二前端电路,被配置为处理第二数据以获得第二解调数据;以及发送器,连接到所述第二前端电路,并被配置为向所述第一电路发送所述第二解调数据。所述后端电路还被配置为:接收所述第二解调数据,以及处理所述第一解调数据和所述第二解调数据。
根据本公开,还提供了一种数据处理方法,包括:通过第一电路处理第一数据以获得第一解调数据;通过第二电路处理第二数据以获得第二解调数据;所述第二电路向所述第一电路发送所述第二解调数据;以及所述第一电路处理所述第一解调数据和所述第二解调数据。
根据本公开,还提供了一种数据处理电路,包括:前端电路,被配置为处理数据以获得第一解调数据;以及后端电路,连接到所述前端电路,并被配置为:接收所述第一解调数据,从存储介质读取第二解调数据,以及处理所述第一解调数据和所述第二解调数据。
根据本公开,还提供了一种数据处理方法,包括:处理数据以获得第一解调数据;从存储介质读取第二解调数据;以及处理所述第一解调数据和所述第二解调数据。
根据本公开,还提供了一种数据处理电路,包括:前端电路,被配置为处理数据以获得解调数据;以及发送器,连接到所述前端电路,并被配置为向与另一电路相关联的存储介质发送所述解调数据。
根据本公开,还提供了一种数据处理方法,包括:处理数据以获得解调数据;以及通过所述电路向与另一电路相关联的存储介质发送所述解调数据。
附图说明
图1是示出根据示例性实施例的数据处理装置的示意框图。
图2A和图2B分别示出了根据示例性实施例的数据处理装置的第一电路和第二电路的框图。
图3A示意性地示出了根据示例性实施例的数据子帧和正交频分复用符号的配置。
图3B示意性地示出了根据示例性实施例的数据分组的数据结构。
图4示出了根据示例性实施例的发送器的框图。
图5是示出根据另一示例性实施例的数据处理装置的示意框图。
图6是根据示例性实施例的数据处理方法的流程图。
图7是根据示例性实施例的数据管理方法的流程图。
具体实施方式
在下文中,将参考附图描述根据本公开的实施例,附图仅仅是用于说明性目的的示例,不旨在限制本公开的范围。只要有可能,在整个附图中将使用相同的附图标记来表示相同或相似的部分。
图1是示出了根据本公开实施例的示例性数据处理装置100的示意框图。数据处理装置100可以是例如无线通信***,并且包括经由连接接口106彼此连接的第一电路102和第二电路104。第一电路102和第二电路104中的每一个可以例如集成在包括集成电路的芯片中。连接接口106可以是适于连接两个电路的任何接口。例如,连接接口106可以是通用串行总线(USB)接口、高清多媒体接口(HDMI)或无线链路(例如Wi-Fi链路、蓝牙链路或近场通信链路)。
如图1所示,数据处理装置100还包括连接到第一电路102的第一天线集108和连接到第二电路104的第二天线集110。第一天线集108和第二天线集110中的每一个可包括一个或多个天线。在一些实施例中,第一天线集108和第二天线集110中的每一个包括六个天线或少于六个天线。
第一天线集108和第二天线集110被配置为接收无线信号。在一些实施例中,第一天线集108和第二天线集110中的每个天线可以从相同的信号源接收相同的无线信号(例如,来自无人飞行器的图像传输信号等),其可以是例如正交频分复用(OFDM)信号。然而,由于各种因素(例如传输路径中的干扰),由不同天线接收的无线信号可能包含不同量的噪声。第一天线集108可以将接收的无线信号转换为第一数据,并将第一数据发送给第一电路102以进行进一步处理。类似地,第二天线集110可以将接收的无线信号转换为第二数据,并将第二数据发送给第二电路104以进行进一步处理。
第一电路102被配置为处理第一数据,并且也被称为“第一数据处理电路”。例如,第一电路102可以处理(例如,解调)第一数据以获得第一解调数据。类似地,第二电路104被配置为处理第二数据,并且也被称为“第二数据处理电路”。例如,第二电路104可以处理(例如,解调)第二数据以获得第二解调数据。在获得第二解调数据之后,第二电路104可以向第一电路102发送第二解调数据。然后,第一电路102可以将第一解调数据和第二解调数据一起处理以获得最终处理数据。
因此,根据本公开,第一电路102和第二电路104可以首先分别处理接收的数据以获得解调数据,然后在第一电路102中进一步处理来自两个电路的解调数据以获得最终处理数据。就此而言,第一电路102也可以称为“主要电路”或“主电路”,第二电路104也可以称为“次级电路”或“从电路”。
图2A和图2B分别示出了根据本公开实施例的第一电路102的示例和第二电路104的示例的框图。如图2A所示,第一电路202包括连接到第一天线集108的第一前端电路206和连接到第一前端电路206的后端电路208。第一前端电路206被配置为从第一天线集108接收第一数据,并处理所接收的第一数据以获得第一解调数据。
如图2B所示,第二电路104包括连接到第二天线集110的第二前端电路210。第二前端电路210被配置为从第二天线集110接收第二数据,并处理所接收的第二数据以获得第二解调数据。第二电路104还包括连接到第二前端电路210的发送器212。发送器212被配置为经由连接接口106(图2A和图2B中未示出)向第一电路102发送第二解调数据。
第一前端电路206和后端电路208可以集成在同一芯片中或者分成不同的芯片。第二前端电路210和发送器212可以集成在同一芯片中或者分成不同的芯片。在一些实施例中,这些电路206、208和210中的任何两个可以在同一芯片中,而它们中的第三个在不同的芯片中。
第一电路102的后端电路208接收第一和第二解调数据,并处理第一和第二解调数据以获得最终处理数据。在一些实施例中,如图2A所示,后端电路208包括连接到第一前端电路206的组合器214和连接到组合器214的解码器216。组合器214被配置为接收并组合第一解调数据和第二解调数据以生成组合数据。组合器214可以对第一解调数据和/或第二解调数据执行例如解扰、解速率匹配、混合自动重传请求(HARQ)组合或解交织中的至少一个。解码器216被配置为对组合数据进行解码以生成最终处理数据。
尽管第一解调数据和第二解调数据最终源自相同的信号源,但是各种因素(例如处理延迟和/或传输延迟)可能导致第一解调数据和第二解调数据异步。为了适当地组合第一解调数据和第二解调数据,组合器214还配置成同步第一解调数据和第二解调数据。在一些实施例中,采用使用一个或多个同步标记进行数据同步的同步机制,如下面更详细描述的。例如,发送器212可以将同步标记添加到第二解调数据,并向第一电路102发送具有同步标记的第二解调数据。然后,组合器214可以基于第二解调数据中的同步标记来同步第一解调数据和第二解调数据。
在一些实施例中,在特定处理时间段期间由第二前端电路210生成的第二解调数据可以形成数据子帧。特定处理时间段可以是例如一毫秒。第二解调数据可以形成多个数据子帧。每个数据子帧可以具有子帧号。例如,可以为每个数据子帧分配从0到1023的子帧号。在一些实施例中,子帧号(例如0到1023)可以分别被分配给连续的数据子帧并且可以被重复使用。
发送器212可以将一个数据子帧中的第二解调数据打包成多个数据分组(例如十四个数据分组)。例如,每个数据子帧可以包括多个OFDM符号(例如十四个OFDM符号),并且每个OFDM符号可以打包成一个数据分组。可以为一个数据子帧中的每个OFDM符号分配唯一的OFDM符号标签(例如数字0到数字13中的一个)。图3A示意性地示出了数据子帧和OFDM符号的示例性配置。在图3A所示的示例中,每个数据子帧的长度约为一毫秒,并包括十四个OFDM符号。
每个数据分组可以包括分组头和分组主体。分组头可以包含标识信息和关于数据分组的其他信息。分组主体可以包含要发送的、分组的实际有效数据(例如第二解调数据)。在一些实施例中,发送器212可以将同步标记作为标识信息写入要发送的数据分组的分组头中,并将第二解调数据写入数据分组的分组主体中。分组主体中的数据可以组织为数据段。在一些实施例中,分组头还可以包含指示打包在数据分组中的有效数据的长度的信息。
同步标记可以包括适合于同步的任何标记。在将每个OFDM符号打包成一个数据分组的场景中,同步标记可以例如包括子帧号和OFDM符号标签的组合。图3B示意性地示出了OFDM符号(其作为数据分组的示例)的示例性数据结构。在图3B所示的示例中,数据分组中的第二解调数据被组织为12个数据段,即data0到data11。
根据本公开的实施例,发送器212可以向第一电路102发送包含第二解调数据的数据分组。在一些实施例中,当第一电路102的组合器214接收数据分组时,组合器214可以从数据分组的分组头中获得(例如,读取)同步标记(例如子帧号和OFDM符号标签),并基于同步标记(例如子帧号和OFDM符号标签)来同步第一解调数据和包含在数据分组中的第二解调数据。
图4示出了根据本公开实施例的发送器212的实例的框图。如图4所示,发送器212包括数据收集器402、连接到数据收集器402的缓冲器404、以及连接到缓冲器404的数据调度器406。数据收集器402也被称为“数据收集电路”,被配置为将第二解调数据打包成数据分组,并将数据分组存储到缓冲器404中。数据调度器406也被称为“数据调度电路”,被配置为从缓冲器404中读取数据分组,并向第一电路102发送数据分组。缓冲器404可以包括乒乓缓冲器,其被配置为以乒乓机制存储数据分组。例如,缓冲器404可包括两个存储部分,例如第一存储部分和第二存储部分。数据收集器402可以将数据分组写入第一存储部分,而数据调度器406从第二存储部分读取数据分组。在读取了存储在第二存储部分中的数据分组之后,数据收集器402可以开始将数据分组写入第二存储部分,并且数据调度器406可以开始从第一存储部分读取数据分组。
在一些实施例中,由第一电路102处理的第一解调数据也可以包括一个或多个同步标记,其类似于由发送器212发送的数据分组中的同步标记。例如,第一解调数据也可以是数据子帧和OFDM符号的形式。如上所述,数据子帧根据处理时间进行连续编号并被分配连续的子帧号,并且每个数据子帧包括多个OFDM。因此,第一解调数据的每个OFDM符号可以由包含该OFDM符号的数据子帧的子帧号和标识该OFDM符号在该数据子帧中的相对位置的OFDM符号标签来标识(标记)。
这样,由于第一天线集108和第二天线集110接收来自相同信号源的无线信号,因此在不同数据处理电路中生成但包含相同同步标记的解调数据(例如第一电路102中的OFDM符号和从第二电路102接收的OFDM符号)对应于由第一天线集108和第二天线集110几乎同时接收的无线信号。因此,通过基于包含在第一和第二解调数据中的同步标记(例如,子帧号和OFDM符号标签)对齐来自第一电路102的第一解调数据和来自第二电路104的第二解调数据,组合器214可以同步并适当地组合第一解调数据和第二解调数据。例如,组合器214可以识别具有相同子帧号和相同OFDM符号标签的、来自第一电路102的第一OFDM符号和来自第二电路104的第二OFDM符号,并且将第一OFDM符号中的第一解调数据与第二OFDM符号中的第二解调数据进行组合以生成组合数据。
在上述实施例中,子帧号和OFDM符号标签被描述为用于同步第一解调数据和第二解调数据的同步标记(标识信息)的示例。在一些其他实施例中,其他标识信息可以用作用于同步第一和第二解调数据的同步标记。
下面将描述根据本公开实施例的第一电路102和第二电路104之间的数据处理和管理。在一些实施例中,在添加分组头之后,发送器212可以开始收集第二解调数据并将其添加到数据分组的分组主体中。收集的数据可以临时存储在第二电路104的本地存储设备(例如发送器212的缓冲器404)中。本地存储设备可以包括例如随机存取存储器。当收集的数据的长度达到一个OFDM符号的长度时,发送器212可以向第一电路102发送已完成的数据分组。在一些实施例中,在发送器212向第一电路102发送已完成的数据分组之前,第二电路104可以检查第一电路102是否具有足够的存储空间。如果是,则发送器212可以向第一电路102发送已完成的数据分组。如果第一电路102不具有足够的存储空间,则已完成的数据分组可以保存在第二电路104的本地存储设备中,直到在第一电路102处有足够的存储空间可用。
在一些实施例中,如图2A所示,数据处理装置100还包括与第一电路102相关联的存储介质218,用于存储由发送器212发送的第二解调数据。具体地,存储介质218可以连接到后端电路208(具体地,组合器214),使得后端电路208的组合器214可以从存储介质218读取第二解调数据。在一些实施例中,存储介质218可以是包括在第一电路102中的内部存储介质,例如,存储介质218是第一电路102的一部分。在一些其他实施例中,存储介质218可以是独立于第一电路102的外部存储介质,例如,存储介质218不是第一电路102的一部分。存储介质218可以包括例如双倍数据速率(DDR)存储器。
因此,在涉及与第一电路102相关联的存储介质218的实施例中,发送器212可以向存储介质218发送包含第二解调数据的数据分组。包含第二解调数据的数据分组可以在由组合器214读取之前存储在存储介质218中。
根据例如后端电路208的处理速度,包含第二解调数据的数据分组可能需要长时间存储在存储介质218中,并且可能在存储介质218中积压更多数据分组。因此,存储介质218可能需要大的存储空间。为了减少存储介质218所需的存储空间量,可以在数据处理装置100中实现相互存储管理过程。例如,第二电路104可以停止向第一电路102发送数据分组,并在接收到来自第一电路102的特定信号之后恢复发送,如下面更详细地描述的。
在一些实施例中,在发送器212向与第一电路102相关联的存储介质218发送一个数据分组之后,第二电路104可以向第一电路102发送写完成指示。写完成指示可以是例如脉冲(例如电脉冲),其指示该数据分组的写动作已经完成。在发送写完成指示之后,第二电路104可以暂停数据发送,并等待来自第一电路102的响应。
在一些实施例中,在接收到写完成指示之后,第一电路102可以确定:要处理的包含第二解调数据的数据分组存储在存储介质218中。后端电路208的组合器214可以从存储介质218读取数据分组,然后处理数据分组。在组合器214从存储介质218读取数据分组之后,第一电路102可以向第二电路104发送读完成指示。读完成指示可以是例如脉冲,其指示读动作已经完成并且存储空间已释放以用于接收下一个数据分组。
在一些实施例中,某些先前生成的、包含第二解调数据的数据分组可能已经存储在存储介质218中。第一电路102不必等待写完成指示来开始从存储介质218读取数据分组。相反,第一电路102可以连续地从存储介质218读取数据分组,并在读取一个数据分组之后发送读完成指令。
在一些实施例中,当生成了包含第二解调数据的数据分组但是第二电路104尚未从第一电路102接收到读完成指示时,第二电路104可以将该数据分组临时存储在第二电路104的本地存储设备(例如缓冲器404)中,而不是向与第一电路102相关联的存储介质218发送该数据分组。因此,第二电路104的本地存储设备用作第一电路102的备用存储空间。也就是说,第二电路104的本地存储设备可以与第一电路102共享,因此可以减少与第一电路102相关联的存储介质218的存储空间要求。
可以通过与用于发送数据分组的连接链路不同的连接链路,在第一电路102和第二电路104之间发送写完成指示和读完成指示。在一些实施例中,第一电路102和第二电路104之间的连接接口106可以包括多个连接链路,这些连接链路可以是用于发送不同类型信息的不同类型的连接链路。例如,连接接口106可以包括发送器212和与第一电路102相关联的存储介质218之间的数据链路。发送器212可以通过数据链路发送数据分组。连接接口106还可以包括第一电路102和第二电路104之间的指令链路。指令链路可以是与数据链路不同的链路。第二电路104可以通过指令链路向第一电路102发送写完成指示。相应地,第一电路102也可以通过指令链路向第二电路104发送读完成指示。数据链路可以包括例如USB接口、HDMI或无线链路中的至少一个。指令链路可以包括例如电缆或电线中的至少一个。
再次参考图2A,第一前端电路206包括:第一预电路220,被配置为预处理第一数据以生成第一预处理数据;以及第一解调器222,连接到第一预电路220,并被配置为解调第一预处理数据以生成第一解调数据。在一些实施例中,如图2A所示,第一预电路220包括:连接到第一天线集108的第一信号电路224;连接到第一信号电路224的第一快速傅立叶变换器(FFT’er)226;以及连接在第一FFT’er 226和第一解调器222之间的第一信道估计器228。
第一信号电路224被配置为处理来自第一天线集108的第一数据,以例如减少或消除可能由第一天线集108引起的第一数据中的失真。例如,第一天线集108可以包括接收器链,该接收器链包括射频(RF)组件。RF组件可能不是理想的,这可能导致接收器链的处理同相(I)和正交(Q)相位路径的并行部分之间的不匹配,从而导致IQ不平衡。此外,由第一天线集108接收的无线信号可以包括直流(DC)分量,其可能需要在可以进一步处理无线信号之前被消除。无线信号中的IQ不平衡和/或对DC分量的消除可能导致所得到的第一数据中的失真,因此,可以通过第一信号电路224减少或消除该失真。例如,第一信号电路224可以通过对第一数据执行滤波、调整、模数(AD)转换或采样中的至少一个来处理第一数据。第一信号电路224对第一数据的处理也称为第一信号处理。
此外,第一FFT’er 226被配置为对已经通过第一信号电路224处理的第一数据执行快速傅里叶变换(FFT),以将第一数据从时域变换到频域。第一信道估计器228被配置用于为第一电路102执行信道估计,以获得解调第一数据所需的信道值。然后,第一解调器222可以基于估计的信道值来解调第一预处理数据。
类似地,如图2B所示,第二前端电路210包括:第二预电路230,被配置为预处理第二数据以生成第二预处理数据;以及第二解调器232,连接到第二预电路230,并被配置为解调第二预处理数据以生成第二解调数据。在一些实施例中,如图2B所示,第二预电路230包括连接到第二天线集110的第二信号电路234、连接到第二信号电路234的第二FFT’er 236、以及连接在第二FFT’er 236和第二解调器232之间的第二信道估计器238。
第二信号电路234被配置为处理来自第二天线集110的第二数据,以例如减少或消除可能由第二天线集110引起的第二数据中的失真,例如由IQ不平衡和/或对DC分量消除导致的失真。例如,第二信号电路234可以通过对第二数据执行滤波、调整、AD转换或采样中的至少一个来处理第二数据。第二信号电路234对第二数据的处理也称为第二信号处理。
此外,第二FFT’er 236被配置为对已经通过第二信号电路234处理的第二数据执行FFT,以将第二数据从时域变换到频域。第二信道估计器238被配置用于为第二电路104执行信道估计,以获得解调第二数据所需的信道值。然后,第二解调器232可以基于估计的信道值来解调第二预处理数据。
在一些实施例中,为了降低用于制造数据处理装置100的成本,可以基于相同类型的数据处理电路来配置第一电路102和第二电路104。也就是说,第二电路104也可以包括与第一电路102的后端电路208类似的后端电路。然而,在这些实施例中,第二电路104的后端电路可以被禁用,并且第二电路104中的数据可以在被第二解调器232解调之后发送到第一电路102,而无需由第二电路104的后端电路进一步处理。
在上述实施例中,数据处理装置包括两个数据处理电路。根据本公开实施例的数据处理装置可以包括两个以上的数据处理电路。其中一个数据处理电路用作与第一电路102类似的主要(主)电路,而另外两个或更多个数据处理电路用作与第二电路104类似的辅助(从)电路。
图5是示出了根据本公开实施例的另一示例性数据处理装置500的示意框图。数据处理装置500可以是例如无线通信***,并且包括:第一电路102、经由连接接口106连接到第一电路102的第二电路104、以及经由另一连接接口504连接到第一电路102的第三电路502。连接接口504的结构和功能可以类似于连接接口106的结构和功能,因此省略其详细描述。
数据处理装置500还包括:连接到第一电路102的第一天线集108、连接到第二电路104的第二天线集110、以及连接到第三电路502的第三天线集506。第三天线集506包括一个或多个天线,并被配置为接收无线信号。第三天线集506可以将接收到的无线信号转换为第三数据,并向第三电路502发送第三数据以进行进一步处理。
第三电路502可以具有与第二电路104类似的结构。在一些实施例中,如图5中所示,第三电路502包括第三前端电路510和连接到第三前端电路510的另一发送器512。第三前端电路510被配置为处理第三数据以获得第三解调数据,并且发送器512被配置为向第一电路102发送第三解调数据。在一些实施例中,发送器512向与第一电路102相关联的存储介质218发送第三解调数据。第三前端电路510的结构和功能类似于第二前端电路210的结构和功能,因此省略其详细描述。此外,发送器512的结构和功能类似于发送器212的结构和功能,因此省略其详细描述。
在一些实施例中,为了将来自第二电路104的第二解调数据与来自第三电路502的第三解调数据分离,与第一电路102相关联的存储介质218可以在物理上分成两个或更多个存储空间(存储部分),其中,物理上分离的存储空间中的一个被配置为存储第二解调数据,并且物理上分离的存储空间中的另一个被配置为存储第三解调数据。
图6是根据本公开实施例的示例性数据处理方法600的流程图。方法600可以在根据本公开实施例的数据处理装置(诸如上述示例性数据处理装置之一)中实现。如图6所示,在602,第一数据处理电路处理第一数据以获得第一解调数据。第一数据可以是来自第一天线集的天线数据,并且可以从由第一天线集接收的无线信号转换而来。
在604,第二数据处理电路处理第二数据以获得第二解调数据。第二数据可以是来自第二天线集的天线数据,并且可以从由第二天线集接收的无线信号转换而来。
在606,第二数据处理电路向第一数据处理电路发送第二解调数据,例如,通过第一数据处理电路和第二数据处理电路之间的连接接口进行发送。在一些实施例中,第二数据处理电路向与第一数据处理电路相关联的存储介质发送第二解调数据。
在608,第一数据处理电路处理第一解调数据和第二解调数据。在一些实施例中,第一数据处理电路同步第一解调数据和第二解调数据,组合同步的第一解调数据和第二解调数据以生成组合数据,并解码该组合数据以获得最终处理数据。在一些实施例中,第一解调数据或第二解调数据中的至少一个被打包成数据分组,每个数据分组具有包含标识信息的分组头,基于该标识信息可以同步第一解调数据和第二解调数据。标识信息可以包括例如同步标记,诸如子帧号和OFDM符号标签的组合。在一些实施例中,将第二解调数据打包成数据分组,并将同步标记写入数据分组的分组头中。第一解调数据不被打包,但包含同步标记。第一数据处理电路可以基于包含在第一解调数据中的同步标记和包含在包括第二解调数据的数据分组的分组头中的同步标记来同步第一解调数据和第二解调数据。
在以上与示例性数据处理装置有关的描述中可以找到根据本公开的数据处理方法的细节,因此省略对数据处理方法的详细描述。
图7是根据本公开实施例的示例性数据管理方法700的流程图。方法700可以在根据本公开实施例的数据处理装置(诸如上述示例性数据处理装置之一)中实现。如图7所示,在702,第一数据处理电路从与第一数据处理电路相关联的存储介质读取数据分组。然后,第一数据处理电路可以处理读取的数据。
在704,第一数据处理电路向第二数据处理电路发送读完成指令。在一些实施例中,读完成指令包括指示已读取数据分组的脉冲。在一些实施例中,第一数据处理电路可以通过第一数据处理电路和第二数据处理电路之间的指令链路向第二数据处理电路发送读完成指令。
在706,第二数据处理电路向存储介质发送另一数据分组。在一些实施例中,第二数据处理电路可以通过第二处理电路和存储介质之间的数据链路发送数据分组。数据链路可以与指令链路不同。
在708,第二数据处理电路向第一数据处理电路发送写完成指令。在一些实施例中,写完成指令包括指示已发送数据分组的脉冲。在一些实施例中,第二数据处理电路可以通过指令链路向第一数据处理电路发送写完成指令。
在以上关于示例性数据处理装置的描述中可以找到根据本公开的数据管理方法的细节,因此省略对数据管理方法的详细描述。
根据本公开,多个数据处理电路连接在一起以处理来自多个天线的数据。这样,每个数据处理电路不需要支持许多天线,因此数据处理电路的处理能力不需要非常高。然而,数据处理装置整体上可以支持许多天线,而不需要具有高处理能力的数据处理电路。数据处理装置包括的天线的数量可以影响例如数据处理装置的容量和/或接收增益。例如,可以使用以下等式计算数据处理装置的容量:
因此,根据本公开,数据处理装置的性能可以使用多个低性能或中等性能数据处理电路来改善,每个数据处理电路与少量或中等数量的天线连接,而不需要具有很高的处理能力的高性能数据处理电路。由于增加单个数据处理电路的处理能力的成本通常高于增加数据处理电路的数量的成本,因此根据本公开的数据处理装置可以在成本不高的情况下实现高处理能力。
与方法实施例相关联的图中所示的过程可以以任何合适的顺序或次序执行或进行,其不限于图中所示和上文所述的顺序和次序。例如,取决于所涉及的功能,两个连续的过程可以在适当的情况下基本上同时地或并行地执行以减少等待时间和处理时间,或者以与图中所示的顺序相反的顺序执行。
此外,与设备实施例相关联的图中的组件可以根据需要以不同于图中所示的方式连接。可以省略一些组件,并且可以添加额外的组件。
通过考虑本文公开的实施例的说明和实践,本公开的其他实施例对于本领域技术人员而言是显而易见的。说明和示例旨在仅被视为示例性的而不是限制本公开的范围,本发明的真实范围和精神由所附权利要求指示。
Claims (85)
1.一种数据处理装置,包括:
第一电路,所述第一电路包括:
第一前端电路,被配置为处理第一数据以获得第一解调数据;以及
后端电路,连接到所述第一前端电路,并被配置为接收所述第一解调数据;以及
第二电路,所述第二电路包括:
第二前端电路,被配置为处理第二数据以获得第二解调数据;以及
发送器,连接到所述第二前端电路,并被配置为向所述第一电路发送所述第二解调数据,
其中,所述后端电路还被配置为:
接收所述第二解调数据,以及
处理所述第一解调数据和所述第二解调数据。
2.根据权利要求1所述的数据处理装置,其中,所述第一电路还包括:存储介质,连接到所述后端电路,并被配置为存储所述第二解调数据。
3.根据权利要求2所述的数据处理装置,其中:
所述发送器还被配置为向所述存储介质发送所述第二解调数据,以及
所述后端电路还被配置为从所述存储介质读取所述第二解调数据。
4.根据权利要求1所述的数据处理装置,其中,所述后端电路包括:
组合器,连接到所述第一前端电路,并被配置为组合所述第一解调数据和所述第二解调数据以生成组合数据;以及
解码器,连接到所述组合器,并被配置为解码所述组合数据。
5.根据权利要求4所述的数据处理装置,其中,所述组合器还被配置为同步所述第一解调数据和所述第二解调数据。
6.根据权利要求5所述的数据处理装置,其中,所述组合器还被配置为:
从所述第二解调数据获得同步标记,以及
基于所述同步标记来同步所述第一解调数据和所述第二解调数据。
7.根据权利要求1所述的数据处理装置,其中,所述发送器还被配置为将所述第二解调数据打包成数据分组,并向所述第一电路发送所述数据分组。
8.根据权利要求7所述的数据处理装置,其中,所述发送器还被配置为将同步标记添加到所述数据分组之一的分组头。
9.根据权利要求8所述的数据处理装置,其中,所述数据分组包括包含所述第二解调数据的正交频分复用OFDM符号。
10.根据权利要求9所述的数据处理装置,其中:
所述OFDM符号被分组为至少一个数据子帧,以及
所述同步标记包括子帧号或OFDM符号标签中的至少一个。
11.根据权利要求7所述的数据处理装置,其中,所述第二电路还被配置为:
向所述第一电路的存储介质发送所述数据分组,以及
在向所述存储介质发送所述数据分组之一后,向所述第一电路发送写完成指示。
12.根据权利要求11所述的数据处理装置,其中,所述第一电路被配置为在所述后端电路从所述存储介质读取所述数据分组之一后向所述第二电路发送读完成指示。
13.根据权利要求11所述的数据处理装置,还包括:
所述发送器和所述存储介质之间的数据链路,
其中,所述发送器被配置为通过所述数据链路发送所述数据分组。
14.根据权利要求12所述的数据处理装置,还包括:
所述第一电路和所述第二电路之间的指令链路,所述指令链路与数据链路不同,
其中:
所述第二电路被配置为通过所述指令链路向所述第一电路发送所述写完成指示,以及
所述第一电路被配置为通过所述指令链路向所述第二电路发送所述读完成指示。
15.根据权利要求13所述的数据处理装置,其中,所述数据链路包括通用串行总线USB接口、高清多媒体接口HDMI或无线链路中的至少一个。
16.根据权利要求1所述的数据处理装置,还包括:
一个或多个第一天线,连接到所述第一前端电路,并被配置为接收无线信号,将接收到的无线信号转换为所述第一数据,并且向所述第一前端电路发送所述第一数据;以及
一个或多个第二天线,连接到所述第二前端电路,并被配置为接收所述无线信号,将接收到的无线信号转换为所述第二数据,并且向所述第二前端电路发送所述第二数据。
17.根据权利要求16所述的数据处理装置,其中:
所述第一前端电路包括:
第一预电路,被配置为预处理来自所述一个或多个第一天线的所述第一数据以生成第一预处理数据;以及
第一解调器,连接到所述第一预电路,并被配置为解调所述第一预处理数据以生成所述第一解调数据,以及
所述第二前端电路包括:
第二预电路,被配置为预处理来自所述一个或多个第二天线的所述第二数据以生成第二预处理数据;以及
第二解调器,连接到所述第二预电路,并被配置为解调所述第二预处理数据以生成所述第二解调数据。
18.根据权利要求17所述的数据处理装置,其中:
所述第一预电路包括:
第一信号电路,被配置为对所述第一数据执行滤波、调整、模数AD转换或采样中的至少一个;
第一快速傅立叶变换器,连接到所述第一信号电路,并被配置为对通过所述第一信号电路处理的第一数据执行快速傅里叶变换FFT;以及
第一信道估计器,连接在所述第一快速傅立叶变换器和所述第一解调器之间,并被配置为执行第一信道估计以获得用于解调所述第一数据的第一信道值,以及
所述第二预电路包括:
第二信号电路,被配置为对所述第二数据执行滤波、调整、模数AD转换或采样中的至少一个;
第二快速傅立叶变换器,连接到所述第二信号电路,并被配置为对通过所述第二信号电路处理的第二数据执行FFT;以及
第二信道估计器,连接在所述第二快速傅立叶变换器和所述第二解调器之间,并被配置为执行第二信道估计以获得用于解调所述第二数据的第二信道值。
19.根据权利要求1所述的数据处理装置,其中,所述第一电路被集成在第一芯片中,所述第二处理电路被集成在第二芯片中。
20.根据权利要求1所述的数据处理装置,
其中,所述发送器是第一发送器,
所述数据处理装置还包括:
第三电路,所述第三电路包括:
第三前端电路,被配置为处理第三数据以获得第三解调数据;以及
第二发送器,连接到所述第三前端电路,并被配置为向所述第一电路发送所述第三解调数据,
其中所述后端电路被配置为处理所述第一解调数据、所述第二解调数据和所述第三解调数据。
21.根据权利要求20所述的数据处理装置,其中:
所述第一电路还包括连接到所述后端电路的存储介质,
所述第一发送器还被配置为向所述存储介质发送所述第二解调数据,以及
所述第二发送器还被配置为向所述存储介质发送所述第三解调数据。
22.根据权利要求21所述的数据处理装置,其中,所述存储介质包括:第一存储空间,被配置为存储所述第二解调数据;以及第二存储空间,被配置为存储所述第三解调数据,所述第一存储空间与所述第二存储空间分离。
23.一种数据处理方法,包括:
通过第一电路处理第一数据以获得第一解调数据;
通过第二电路处理第二数据以获得第二解调数据;
通过所述第二电路向所述第一电路发送所述第二解调数据;以及
通过所述第一电路处理所述第一解调数据和所述第二解调数据。
24.根据权利要求23所述的数据处理方法,其中,向所述第一电路发送所述第二解调数据包括向所述第一电路的存储介质发送所述第二解调数据。
25.根据权利要求24所述的数据处理方法,还包括:
通过所述第一电路从所述存储介质读取所述第二解调数据。
26.根据权利要求23所述的数据处理方法,其中,处理所述第一解调数据和所述第二解调数据包括:
组合所述第一解调数据和所述第二解调数据以生成组合数据;以及
解码所述组合数据。
27.根据权利要求26所述的数据处理方法,其中组合所述第一解调数据和所述第二解调数据包括同步所述第一解调数据和所述第二解调数据。
28.根据权利要求27所述的数据处理方法,其中:
组合所述第一解调数据和所述第二解调数据还包括从所述第二解调数据获得同步标记,以及
同步所述第一解调数据和所述第二解调数据包括基于所述同步标记同步所述第一解调数据和所述第二解调数据。
29.根据权利要求23所述的数据处理方法,其中,向所述第一电路发送所述第二解调数据包括:
将所述第二解调数据打包成数据分组;以及
向所述第一电路发送所述数据分组。
30.根据权利要求29所述的数据处理方法,其中,将所述第二解调数据打包包括:将同步标记添加到所述数据分组之一的分组头。
31.根据权利要求30所述的数据处理方法,其中,将所述第二解调数据打包还包括:将包含所述第二解调数据的正交频分复用OFDM符号打包成所述数据分组。
32.根据权利要求31所述的数据处理方法,其中:
所述OFDM符号被分组为至少一个数据子帧,以及
将所述第二解调数据打包还包括:将子帧号或OFDM符号标签中的至少一个添加到所述数据分组之一的分组头中作为所述同步标记。
33.根据权利要求29所述的数据处理方法,
其中,向所述第一电路发送所述数据分组包括向所述第一电路的存储介质发送所述数据分组,
所述方法还包括:
在向所述存储介质发送所述数据分组之一后,通过所述第二电路向所述第一电路发送写完成指示。
34.根据权利要求33所述的数据处理方法,还包括:
在从所述存储介质读取所述数据分组之一后,通过所述第一电路向所述第二电路发送读完成指示。
35.根据权利要求33所述的数据处理方法,其中:
发送所述数据分组包括通过数据链路向所述存储介质发送所述数据分组。
36.根据权利要求34所述的数据处理方法,其中:
发送所述写完成指示包括:通过不同于指令链路的指令链路向所述第一电路发送所述写完成指示,以及
发送所述读完成指示包括:通过所述指令链路向所述第二电路发送所述读完成指示。
37.根据权利要求35所述的数据处理方法,其中,通过所述数据链路发送所述数据分组包括:通过通用串行总线USB接口、高清多媒体接口HDMI或无线链路中的至少一个发送所述数据分组。
38.根据权利要求23所述的数据处理方法,还包括:
通过连接到所述第一电路的一个或多个第一天线接收无线信号;
将接收到的无线信号转换为所述第一数据;
通过连接到所述第二电路的一个或多个第二天线接收所述无线信号;以及
将接收到的无线信号转换为所述第二数据。
39.根据权利要求23所述的数据处理方法,其中:
处理所述第一数据包括:
预处理所述第一数据以生成第一预处理数据;以及
解调所述第一预处理数据以生成所述第一解调数据,以及
处理所述第二数据包括:
预处理所述第二数据以生成第二预处理数据;以及
解调所述第二预处理数据以生成所述第二解调数据。
40.根据权利要求39所述的数据处理方法,其中:
预处理所述第一数据包括:
通过对所述第一数据执行滤波、调整、模数AD转换或采样中的至少一个,来对所述第一数据执行第一信号处理;
对经过了所述第一信号处理的第一数据执行快速傅里叶变换FFT;以及
执行第一信道估计以获得用于解调所述第一数据的第一信道值,以及
预处理所述第二数据包括:
通过对所述第二数据执行滤波、调整、模数AD转换或采样中的至少一个,来对所述第二数据执行第二信号处理;
对经过了所述第二信号处理的第二数据执行FFT;以及
执行第二信道估计以获得用于解调所述第二数据的第二信道值。
41.根据权利要求23所述的数据处理方法,还包括:
通过第三电路处理第三数据以获得第三解调数据;
通过所述第三电路向所述第一电路发送所述第三解调数据;以及
通过所述第一电路处理所述第一解调数据、所述第二解调数据和所述第三解调数据。
42.根据权利要求41所述的数据处理方法,其中:
向所述第一电路发送所述第二解调数据包括:向所述第一电路的存储介质发送所述第二解调数据,以及
向所述第一电路发送所述第三解调数据包括:向所述存储介质发送所述第三解调数据。
43.根据权利要求42所述的数据处理方法,其中:
向所述存储介质发送所述第二解调数据包括:向所述存储介质的第一存储空间发送所述第二解调数据,
向所述存储介质发送所述第三解调数据包括:向所述存储介质的第二存储空间发送所述第三解调数据,
所述第一存储空间与所述第二存储空间分离。
44.一种数据处理电路,包括:
前端电路,被配置为处理数据以获得第一解调数据;以及
后端电路,连接到所述前端电路,并被配置为:
接收所述第一解调数据,
从存储介质读取第二解调数据,以及
处理所述第一解调数据和所述第二解调数据。
45.根据权利要求44所述的数据处理电路,其中,所述存储介质包括:作为所述数据处理电路的一部分被包括在内的内部存储介质。
46.根据权利要求44所述的数据处理电路,其中,所述存储介质包括:独立于所述数据处理电路的外部存储介质。
47.根据权利要求44所述的数据处理电路,其中,所述后端电路包括:
组合器,连接到所述前端电路,并被配置为组合所述第一解调数据和所述第二解调数据以生成组合数据;以及
解码器,连接到所述组合器,并被配置为解码所述组合数据。
48.根据权利要求47所述的数据处理电路,其中,所述组合器还被配置为同步所述第一解调数据和所述第二解调数据。
49.根据权利要求48所述的数据处理电路,其中,所述组合器还被配置为:
从所述第二解调数据获得同步标记,以及
基于所述同步标记来同步所述第一解调数据和所述第二解调数据。
50.根据权利要求49所述的数据处理电路,其中:
所述第二解调数据被打包成多个数据分组,以及
所述组合器还被配置为从所述数据分组之一的分组头获得所述同步标记。
51.根据权利要求50所述的数据处理电路,其中:
所述数据分组包括包含所述第二解调数据的正交频分复用OFDM符号,所述OFDM符号被分组为至少一个数据子帧,以及
所述同步标记包括所述OFDM符号之一的分组头中的子帧号或OFDM符号标签中的至少一个。
52.根据权利要求44所述的数据处理电路,其中:
所述第二解调数据被打包成多个数据分组,以及
所述电路被配置为在所述后端电路从所述存储介质读取所述数据分组之一后发送读完成指示。
53.根据权利要求44所述的数据处理电路,其中,所述前端电路包括:
预电路,被配置为预处理所述数据以生成预处理数据;以及
解调器,连接到所述预电路,并被配置为解调所述预处理数据以生成所述第一解调数据。
54.根据权利要求53所述的数据处理电路,其中,所述预电路包括:
信号电路,被配置为对所述数据执行滤波、调整、模数AD转换或采样中的至少一个;
快速傅里叶变换器,连接到所述信号电路,并被配置为对通过所述信号电路处理的数据执行快速傅立叶变换;以及
信道估计器,连接在所述快速傅立叶变换器和所述解调器之间,并被配置为执行信道估计以获得用于解调所述数据的信道值。
55.根据权利要求44所述的数据处理电路,其中,所述前端电路被配置为处理从一个或多个天线接收的数据,以获得所述第一解调数据。
56.一种数据处理方法,包括:
通过电路处理数据以获得第一解调数据;
通过所述电路从存储介质读取第二解调数据;以及
通过所述电路处理所述第一解调数据和所述第二解调数据。
57.根据权利要求56所述的数据处理方法,其中,从所述存储介质读取所述第二解调数据包括:从作为所述电路的一部分的内部存储介质读取所述第二解调数据。
58.根据权利要求56所述的处理方法,其中,从所述存储介质读取所述第二解调数据包括:从独立于所述电路的外部存储介质读取所述第二解调数据。
59.根据权利要求56所述的数据处理方法,其中,处理所述第一解调数据和所述第二解调数据包括:
组合所述第一解调数据和所述第二解调数据以生成组合数据;以及
解码所述组合数据。
60.根据权利要求59所述的数据处理方法,其中组合所述第一解调数据和所述第二解调数据包括:同步所述第一解调数据和所述第二解调数据。
61.根据权利要求60所述的数据处理方法,其中:
组合所述第一解调数据和所述第二解调数据还包括:从所述第二解调数据获得同步标记,以及
同步所述第一解调数据和所述第二解调数据包括:基于所述同步标记同步所述第一解调数据和所述第二解调数据。
62.根据权利要求61所述的数据处理方法,其中:
所述第二解调数据被打包成多个数据分组,以及
从所述第二解调数据获得所述同步标记包括:从所述数据分组之一的分组头获得所述同步标记。
63.根据权利要求62所述的数据处理方法,其中:
所述数据分组包括包含所述第二解调数据的正交频分复用OFDM符号,所述OFDM符号被分组为至少一个数据子帧,以及
从所述数据分组之一的分组头获得所述同步标记包括:获得所述OFDM符号之一的分组头中的子帧号或OFDM符号标签中的至少一个。
64.根据权利要求56所述的数据处理方法,
其中所述第二解调数据被打包成多个数据分组,以及
所述方法还包括:
在从所述存储介质读取所述数据分组之一后,发送读完成指示。
65.根据权利要求56所述的数据处理方法,其中处理所述数据包括:
预处理所述数据以生成预处理数据;以及
解调所述预处理数据以生成所述第一解调数据。
66.根据权利要求65所述的数据处理方法,其中预处理所述数据包括:
通过对所述数据执行滤波、调整、模数AD转换或采样中的至少一个,来对所述数据执行信号处理;
对经过了所述信号处理的数据执行快速傅里叶变换;以及
执行信道估计以获得用于解调所述数据的信道值。
67.根据权利要求56所述的数据处理方法,还包括:
通过一个或多个天线接收无线信号;以及
将接收到的无线信号转换为所述数据。
68.一种数据处理电路,包括:
前端电路,被配置为处理数据以获得解调数据;以及
发送器,连接到所述前端电路,并被配置为向与另一电路相关联的存储介质发送所述解调数据。
69.根据权利要求68所述的数据处理电路,其中,所述发送器还被配置为将所述解调数据打包成数据分组,并向所述存储介质发送所述数据分组。
70.根据权利要求69所述的数据处理电路,其中,所述发送器还被配置为将同步标记添加到所述数据分组之一的分组头。
71.根据权利要求70所述的数据处理电路,其中,所述发送器还被配置为:将包含所述解调数据的正交频分复用OFDM符号打包为所述数据分组。
72.根据权利要求71所述的数据处理电路,其中:
所述OFDM符号被分组为至少一个数据子帧,以及
所述同步标记包括子帧号或OFDM符号标签中的至少一个。
73.根据权利要求72所述的数据处理电路,其中所述电路被配置为在向所述存储介质发送所述数据分组之一后发送写完成指示。
74.根据权利要求68所述的数据处理电路,其中,所述前端电路包括:
预电路,被配置为预处理所述数据以生成预处理数据;以及
解调器,连接到所述预电路,并被配置为解调所述预处理数据以生成所述解调数据。
75.根据权利要求74所述的数据处理电路,其中,所述预电路包括:
信号电路,被配置为对所述数据执行滤波、调整、模数AD转换或采样中的至少一个;
快速傅里叶变换器,连接到所述信号电路,并被配置为对通过所述信号电路处理的数据执行快速傅立叶变换;以及
信道估计器,连接在所述快速傅立叶变换器和所述解调器之间,并被配置为执行信道估计以获得用于解调所述数据的信道值。
76.根据权利要求68所述的数据处理电路,其中,所述前端电路被配置为处理从一个或多个天线接收的数据,以获得所述解调数据。
77.一种数据处理方法,包括:
通过电路处理数据以获得解调数据;
通过所述电路向与另一电路相关联的存储介质发送所述解调数据。
78.根据权利要求77所述的数据处理方法,其中,向所述存储介质发送所述解调数据包括:
将所述解调数据打包成数据分组;以及
向所述存储介质发送所述数据分组。
79.根据权利要求78所述的数据处理方法,其中,将所述解调数据打包成数据分组包括:将同步标记添加到所述数据分组之一的分组头。
80.根据权利要求79所述的数据处理方法,其中,将所述解调数据打包包括:将包含所述解调数据的正交频分复用OFDM符号打包为所述数据分组。
81.根据权利要求80所述的数据处理方法,其中:
所述OFDM符号被分组为至少一个数据子帧,以及
将所述解调数据打包还包括:将子帧号或OFDM符号标签中的至少一个添加到所述数据分组之一的分组头中作为所述同步标记。
82.根据权利要求78所述的数据处理方法,还包括:
在向所述存储介质发送所述数据分组之一后,发送读完成指示。
83.根据权利要求77所述的数据处理方法,其中处理所述数据包括:
预处理所述数据以生成预处理数据;以及
解调所述预处理数据以生成所述解调数据。
84.根据权利要求83所述的数据处理方法,其中预处理所述数据包括:
通过对所述数据执行滤波、调整、模数AD转换或采样中的至少一个,来对所述数据执行信号处理;
对经过了所述信号处理的数据执行快速傅里叶变换;以及
执行信道估计以获得用于解调所述数据的信道值。
85.根据权利要求77所述的数据处理方法,还包括:
通过一个或多个天线接收无线信号;以及
将接收到的无线信号转换为所述数据。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2017/095290 WO2019023888A1 (en) | 2017-07-31 | 2017-07-31 | DEVICE AND METHOD FOR PROCESSING DATA |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110870226A true CN110870226A (zh) | 2020-03-06 |
Family
ID=65232338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780092939.7A Pending CN110870226A (zh) | 2017-07-31 | 2017-07-31 | 数据处理装置和方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10887145B2 (zh) |
CN (1) | CN110870226A (zh) |
WO (1) | WO2019023888A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112039626B (zh) * | 2020-11-04 | 2021-02-05 | 电子科技大学 | 一种依赖于通信距离的随机相位调制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1380778A (zh) * | 2001-04-09 | 2002-11-20 | 日本电信电话株式会社 | Ofdm信号传输***、ofdm信号发送装置及ofdm信号接收装置 |
CN1708042A (zh) * | 2004-06-10 | 2005-12-14 | 索尼公司 | 通信***、发送装置和接收装置 |
CN1868134A (zh) * | 2003-10-17 | 2006-11-22 | 诺基亚有限公司 | 用于多频段多模式通信机的mimo和分集前端装置 |
CN1956369A (zh) * | 2005-10-24 | 2007-05-02 | 富士通株式会社 | 无线通信方法和***以及接收机设备和发送机设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100678149B1 (ko) * | 2004-06-25 | 2007-02-02 | 삼성전자주식회사 | 광대역 무선 접속 통신 시스템에서 핸드오버 시 신호 처리장치 및 방법 |
EP1953923A1 (en) * | 2005-11-21 | 2008-08-06 | Fujitsu Ten Limited | Receiver apparatus |
US8429698B2 (en) * | 2007-08-01 | 2013-04-23 | Panasonic Corporation | Digital broadcast transmission device and digital broadcast reception device |
KR100889733B1 (ko) * | 2007-08-20 | 2009-03-24 | 한국전자통신연구원 | 다수의 수신 전극을 이용한 인체통신 시스템의 수신 장치및 수신 방법 |
-
2017
- 2017-07-31 CN CN201780092939.7A patent/CN110870226A/zh active Pending
- 2017-07-31 WO PCT/CN2017/095290 patent/WO2019023888A1/en active Application Filing
-
2019
- 2019-12-31 US US16/731,792 patent/US10887145B2/en active Active
-
2021
- 2021-01-04 US US17/140,515 patent/US20210126820A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1380778A (zh) * | 2001-04-09 | 2002-11-20 | 日本电信电话株式会社 | Ofdm信号传输***、ofdm信号发送装置及ofdm信号接收装置 |
CN1868134A (zh) * | 2003-10-17 | 2006-11-22 | 诺基亚有限公司 | 用于多频段多模式通信机的mimo和分集前端装置 |
CN1708042A (zh) * | 2004-06-10 | 2005-12-14 | 索尼公司 | 通信***、发送装置和接收装置 |
CN1956369A (zh) * | 2005-10-24 | 2007-05-02 | 富士通株式会社 | 无线通信方法和***以及接收机设备和发送机设备 |
Also Published As
Publication number | Publication date |
---|---|
US10887145B2 (en) | 2021-01-05 |
US20200136872A1 (en) | 2020-04-30 |
WO2019023888A1 (en) | 2019-02-07 |
US20210126820A1 (en) | 2021-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7859985B2 (en) | Control on at least one frequency selecting data carrier frequencies | |
EP3192185A1 (en) | Parallel channel training in multi-user multiple-input and multiple-output system | |
CN103081373A (zh) | 用于ul mu mimo信令和差错处理的技术 | |
KR102206362B1 (ko) | 정보를 송수신하는 방법, 사용자 장비 및 기지국 | |
CN104283819A (zh) | 信道估计处理方法、装置和通信设备 | |
US20230171066A1 (en) | Uplink transmission resource indication method and apparatus | |
US20210126820A1 (en) | Data processing device and method | |
US10056970B2 (en) | Access network for digital telecommunications system and method of digital telecommunications | |
CN113647159B (zh) | 用于v2x侧链路通信的与传输定时误差有关的建议 | |
JP5185024B2 (ja) | 通信システム及びその従属局並びに中継伝送方法 | |
US8412252B2 (en) | System and method using rate split scheme based on cooperation between receivers | |
CN109560844B (zh) | 一种基于非正交多址接入技术的多用户中继传输方法 | |
US8462740B2 (en) | Method for generating control channel and decoding control channel, base station and mobile station thereof | |
EP3343858B1 (en) | Method and apparatus for estimating frequency offset in wireless communication system | |
CN113055917B (zh) | 一种基于多天线复用的上行数据传输方法与*** | |
US9264194B2 (en) | Preamble generation method and apparatus of station, and data frame generation method | |
US20230079027A1 (en) | Systems, methods, and devices for unified demodulation in wireless communications devices | |
CN114884639B (zh) | 一种信息接收方法、装置和存储介质 | |
EP3972322A1 (en) | Wireless communication device and wireless communication method therefor | |
CN101364827B (zh) | 一种多天线通信***的数据传输方法 | |
CN108541042B (zh) | 基于信号循环平稳特征的嵌入转发方法、嵌入转发*** | |
CN117769826A (zh) | 一种调度信令的检测方法及其装置 | |
JP5362131B2 (ja) | 通信装置、通信装置の制御方法及びプログラム | |
CN117882325A (zh) | 信道发送方法、信道接收方法、装置、设备及存储介质 | |
CN117295035A (zh) | 具有同信道共存的车辆通信协议和符号间干扰计算 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200306 |
|
WD01 | Invention patent application deemed withdrawn after publication |