CN110867363A - 等离子体处理装置 - Google Patents

等离子体处理装置 Download PDF

Info

Publication number
CN110867363A
CN110867363A CN201910519648.2A CN201910519648A CN110867363A CN 110867363 A CN110867363 A CN 110867363A CN 201910519648 A CN201910519648 A CN 201910519648A CN 110867363 A CN110867363 A CN 110867363A
Authority
CN
China
Prior art keywords
substrate chuck
channel
coolant
substrate
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910519648.2A
Other languages
English (en)
Inventor
路四清
野口恭史
李天揆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110867363A publication Critical patent/CN110867363A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Thermal Sciences (AREA)

Abstract

等离子体处理装置包括处理室、设置在处理室中的基板卡盘和温度控制器。基板卡盘被配置为容纳基板，并且包括冷却剂流过的冷却通道。温度控制器被配置为控制供应给冷却通道的冷却剂的温度。温度控制器包括：冷却器，被配置为对供应给冷却通道的冷却剂进行冷却；加热器，被配置为对供应给冷却通道的冷却剂进行加热；以及三通阀，被配置为调节冷却剂通过冷却器的第一流速和冷却剂通过加热器的第二流速。

Description

等离子体处理装置
相关申请的交叉引用
本申请要求2018年8月27日在韩国知识产权局递交的韩国专利申请No.10-2018-0100574的优先权，其全部公开内容通过引用合并于此。
技术领域
本发明构思的示例性实施例涉及半导体制造装置，更具体地，涉及等离子体处理装置。
背景技术
为了制造半导体器件，可以执行诸如沉积、蚀刻、清洗等的一系列工艺。可以通过具有处理室的沉积、蚀刻或清洗装置来执行这些工艺。例如，在蚀刻工艺的情况下，广泛使用通过使用等离子体技术在基板上蚀刻材料膜的等离子体蚀刻装置，该等离子体技术使用例如电容耦合等离子体或电感耦合等离子体。在等离子体蚀刻工艺中，期望精确地控制晶片的温度，因为温度影响蚀刻工艺的均匀性。
发明内容
本发明构思的示例性实施例提供了一种能够改善等离子体处理工艺的均匀性的等离子体处理装置
根据本发明构思的示例性实施例，等离子体处理装置包括处理室、设置在处理室中的基板卡盘和温度控制器。基板卡盘被配置为容纳基板，并且包括冷却剂流过的冷却通道。温度控制器被配置为控制供应给冷却通道的冷却剂的温度。温度控制器包括：冷却器，被配置为对供应给冷却通道的冷却剂进行冷却；加热器，被配置为对供应给冷却通道的冷却剂进行加热；以及三通阀，被配置为调节冷却剂通过冷却器的第一流速和冷却剂通过加热器的第二流速。
根据本发明构思的示例性实施例，等离子体处理装置包括处理室、设置在处理室中的基板卡盘以及被配置为控制基板卡盘的温度的温度控制器。基板卡盘被配置为容纳基板，并且包括冷却剂流过的冷却通道。冷却通道包括第一通道和第二通道。第一通道设置在基板卡盘的边缘部分附近，并且第二通道设置在基板卡盘的中心部分附近。温度控制器被配置为控制冷却剂流过第一通道的第一流速和冷却剂流过第二通道的第二流速。
根据本发明构思的示例性实施例，等离子体处理装置包括处理室、设置在处理室中的基板卡盘以及被配置为将电力传递到基板卡盘的电力杆。基板卡盘被配置为容纳基板。电力杆包括芯部和覆盖芯部的壳体部。
根据本发明构思的示例性实施例，等离子体处理装置包括处理室、设置在处理室中的基板卡盘、设置在基板卡盘下方并被配置为支撑基板卡盘的支撑件、设置在支撑件的通孔中并被配置为将电力传递到基板卡盘的电力杆、以及设置在支撑件的内壁上并被配置为反射红外线的第一热阻挡层。基板卡盘被配置为容纳基板，并且内壁由通孔形成。
根据本发明构思的示例性实施例，等离子体处理装置包括处理室、设置在处理室中并被配置为容纳基板的基板卡盘、以及围绕基板卡盘的边缘并包括含有硅杂质的石英体的盖环。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将变得更显而易见，在附图中：
图1是示出了根据示例性实施例的用于基板卡盘的温度控制器的示意图。
图2是示出了根据示例性实施例的基板卡盘的截面图。
图3是用于描述图2中所示的基板卡盘的冷却通道的视图。
图4是用于描述根据示例性实施例的基板卡盘的冷却通道的视图。
图5是示出了根据示例性实施例的基板卡盘的截面图。
图6是用于描述图5中所示的基板卡盘的冷却通道的视图。
图7是用于描述根据示例性实施例的基板卡盘的冷却通道的视图。
图8是示出了根据示例性实施例的等离子体处理装置的一部分的截面图。
图9是图8的区域IX的放大图。
图10和图11分别是用于描述根据示例性实施例的等离子体处理装置中包括的第一热阻挡层和第二热阻挡层的截面图。
图12是示出了根据示例性实施例的等离子体处理装置的一部分的截面图。
图13是示出了根据示例性实施例的等离子体处理装置的截面图。
图14是更详细示出了图13所示的基板卡盘装配的截面图。
图15是用于描述使用根据示例性实施例的等离子体处理装置来制造半导体器件的方法的流程图。
图16A和图16B是用于描述参考图15描述的等离子体蚀刻工艺的视图。
具体实施方式
以下将参考附图更全面地描述本发明构思的示例性实施例。贯穿附图的相似附图标记可以表示相似元件。
在本文中可以使用诸如“下方”、“之下”、“下部”、“下面”、“之上”、“上部”等的空间相对术语，以便于描述如在附图中示出的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。将理解的是，除了附图中描绘的取向之外，空间相对术语还意在涵盖设备在使用中或操作中的不同取向。例如，如果附图中的器件被翻转，则被描述为在其他元件或者特征“之下”或者“下方”或者“下面”的元件将被定向为在其它元件或者特征“之上”。因此，示例性术语“之下”和“下面”可以涵盖之上和之下这两个取向。
应当理解，当诸如膜、区域、层或元件的组件被称为“在……上”、“连接到”、“耦合到”或“邻近”另一组件时，它可以直接在其他组件上，连接到其他组件，耦合到其他组件或邻近其他组件，或者可以存在中间组件。还将理解，当组件被称为在两个组件“之间”时，其可以是两个组件之间的唯一组件，或者也可以存在一个或多个中间组件。还应当理解，当一个组件被称为“覆盖”另一个组件时，它可以是覆盖另一个组件的唯一组件，或者一个或多个中间组件也可以覆盖另一个组件。
应当理解，术语“第一”、“第二”、“第三”等在本文中用于将一个元件与另一个元件区分开，并且元件不受这些术语限制。因此，示例性实施例中的“第一”元件可以在另一示例性实施例中被描述为“第二”元件。
应当理解，除非上下文另有明确说明，否则每个示例性实施例中的特征或方面的描述通常应被视为可用于其他示例性实施例中的其他类似特征或方面。
图1是示出了根据示例性实施例的用于基板卡盘100的温度控制器200的示意图。
参考图1，温度控制器200可以控制基板卡盘100的温度，在基板卡盘100上安装有诸如晶片的基板。冷却剂可以流过的冷却通道110可以被包括在基板卡盘100内部。例如，冷却通道110可以具有相对于基板卡盘100的中心轴的同心或螺旋管结构，并且可以提供冷却剂可以流过的路径。
温度控制器200可以通过调整供应给冷却通道110的冷却剂的流速和/或温度来调整基板卡盘100的温度和安装在基板卡盘100上的基板的温度。
冷却剂可以包括可以在宽温度范围内操作的材料。例如，冷却剂可以包括水、乙二醇、硅油、液体特氟龙或其混合物。例如，温度控制器200可以将冷却剂的温度调整到低温温度范围，例如，在约-20℃和约-120℃之间的温度范围，或者在约-50℃和约-100℃之间的温度范围，或者可以将冷却剂的温度调整到室温。
温度控制器200可以包括被配置为对冷却剂进行冷却的冷却器210和被配置为对冷却剂进行加热的加热器220。基板卡盘100、冷却器210和加热器220可以通过冷却剂流过的流动路径彼此连接。冷却器210可以包括用于对流过流动路径的冷却剂进行冷却的任何已知的冷却设备。例如，冷却器210可以包括热交换器，热交换器在流过流动路径的冷却剂和从制冷器供应的制冷剂之间执行热交换工艺。加热器220可以包括用于对流过流动路径的冷却剂进行加热的任何已知的加热设备。例如，加热器220可以包括安装在流动路径上的电加热设备。用于使冷却剂循环的泵240可以安装在流动路径中。冷却器210、加热器220和泵240可以构成冷却剂循环***201，冷却剂通过冷却剂循环***201循环。
温度控制器200可以包括三通阀230，三通阀230用于控制冷却剂通过冷却器210的流速和冷却剂通过加热器220的流速。温度控制器200可以通过三通阀230控制冷却剂通过冷却器210的流速和冷却剂通过加热器220的流速，并且可以控制供应给基板卡盘100的冷却剂的温度。
例如，冷却器210和冷却通道110的出口可以通过第一流动路径251连接，冷却器210和基板卡盘100的冷却通道110的入口可以通过第二流动路径253连接，并且加热器220可以安装在将第一流动路径251与第二流动路径253相连的第三流动路径255中。第三流动路径255可以直接将第一流动路径251与第二流动路径253相连，使得冷却剂可以全部或部分地供应给基板卡盘100而不通过冷却器210。三通阀230可以设置在第一流动路径251和第三流动路径255彼此交叉的位置处，从而控制冷却剂通过冷却器210的流速和冷却剂通过加热器220的流速。在这种情况下，可以根据通过冷却器210的冷却剂和通过加热器220的冷却剂的混合物来确定供应给基板卡盘100的冷却剂的温度。因此，在示例性实施例中，温度控制器200可以通过向基板卡盘100供应混合冷却剂来控制基板卡盘100的温度，该混合冷却剂包括通过冷却器210的冷却剂和通过加热器220的冷却剂的混合物。
在示例性实施例中，温度控制器200可以控制三通阀230以减小冷却剂通过冷却器210的流速或完全阻止冷却剂通过冷却器210，并且增加冷却剂通过加热器220的流速，从而快速增加冷却剂的温度。温度控制器200还可以控制三通阀230以减小冷却剂通过加热器220的流速或完全阻止冷却剂通过加热器220，并增加冷却剂通过冷却器210的流速，从而快速降低冷却剂的温度。
在示例性实施例中，冷却器210可以包括制冷剂循环***203，其中用于冷却的制冷剂在该制冷剂循环***203中循环。制冷剂循环***203可以与冷却剂循环***201共享热交换器211，冷却剂通过冷却剂循环***201循环。热交换器211可以对从制冷剂流过的制冷剂流动路径219供应的制冷剂和通过第一流动路径251供应的冷却剂执行热交换工艺，从而对冷却剂进行冷却。
基板卡盘100可以是例如使用静电力固定基板的静电卡盘(ESC)。例如，可以通过静电力将基板固定/附着到ESC。可以在使用等离子体处理晶片的等离子体处理装置中使用ESC。在这种情况下，ESC可以设置在用于执行等离子体处理工艺的处理室中，并且可以用作用于等离子体产生的电极。当晶片暴露于在处理室中产生的等离子体时，由于施加到晶片的离子轰击可能发生高热负荷，这可能导致执行不均匀的等离子体处理工艺。然而，根据示例性实施例，在对晶片执行的等离子体处理工艺中，温度控制器200可以精确地控制供应给基板卡盘100的冷却通道110的冷却剂的温度，从而去除施加到晶片的热负荷。因此，可以改善等离子体处理工艺的均匀性。
可以在用于对晶片执行低温蚀刻的等离子体蚀刻装置中使用基板卡盘100。低温蚀刻可以在低温温度范围内进行，例如，在约-20℃和约-120℃之间，或者在约-50℃和约-100℃之间。在低温蚀刻工艺中，可以根据晶片的温度调整用于晶片的蚀刻轮廓，并且可以通过适当地控制基板卡盘100的温度来执行具有较高的高宽比特性的蚀刻工艺。根据示例性实施例，可以通过经由三通阀230控制冷却剂通过冷却器210的流速和冷却剂通过加热器220的流速来快速控制冷却剂的温度，从而快速提供适合于对晶片执行低温蚀刻工艺的温度。
此外，为了提高基板卡盘100的温度，可以通过减小冷却剂通过冷却器210的流速或阻止冷却剂通过冷却器210并增加冷却剂通过加热器220的流速来快速增加冷却剂的温度。因此，与等离子体处理装置的预防性维护(PM)一样，当需要将温度从低温温度增加到适合于PM的温度时，温度控制器200可以使大部分冷却剂流到加热器220，从而快速地增加基板卡盘100的温度。
图2是示出了根据示例性实施例的基板卡盘100a的截面图。图3是用于描述图2中所示的基板卡盘100a的冷却通道110a的视图。
参考图2和图3，冷却剂可以流过的冷却通道110a可以设置在基板卡盘100a内部。
冷却通道110a可以包括第一通道111、第二通道112和连接通道120。第一通道111可以在基板卡盘100a的圆周附近延伸，并且第二通道112可以设置在第一通道111内部。例如，第二通道112可以设置在第一通道111内并且可以与第一通道111同心。例如，第一通道111的圆形部分可以大于并围绕第二通道112的圆形部分，并且第一通道111和第二通道112可以在基板卡盘100a上具有相同的中心。第一通道111可以具有冷却剂流入的入口，第二通道112可以具有冷却剂从其流出的出口119。第一通道111可以与基板卡盘100a的边缘邻近，第二通道112可以与基板卡盘100a的中心部分邻近。例如，基板卡盘100a的边缘与第一通道111之间的径向距离可以小于基板卡盘100a的边缘与第二通道112之间的径向距离。连接通道120可以在第一通道111与第二通道112之间延伸，并且可以在第一通道111与第二通道112之间引导冷却剂。例如，冷却剂可以经由连接通道120在第一通道111与第二通道112之间通过。
第一通道111、连接通道120和第二通道112可以顺序连接以形成一个流动路径。在示例性实施例中，冷却剂可以流入第一通道111并且可以顺序地流过第一通道111、连接通道120和第二通道112。备选地，在示例性实施例中，冷却剂可以流入第二通道112并且可以顺序地流过第二通道112、连接通道120和第一通道111。
冷却通道110a可以包括旁路通道130，旁路通道130从连接通道120分叉并延伸到基板卡盘100a外部。旁路通道130可以被配置为将从第一通道111流到第二通道112的冷却剂部分地排出到基板卡盘100a外部。旁路通道130可以包括阀139，阀139用于控制冷却剂流过旁路通道130的流速。流过旁路通道130的冷却剂可以与流过第二通道112的冷却剂的主流组合。
在示例性实施例中，温度控制器200a可以控制通过旁路通道130排出冷却剂的流速，使得基板卡盘100a的温度始终是均匀的。例如，温度控制器200a可以基于设置在基板卡盘100a上的温度传感器(参见图14中的1114)的输出信号检测基板卡盘100a的中心部分的温度和基板卡盘100a的边缘部分的温度，并且当确定基板卡盘100a的边缘部分的温度高于基板卡盘100a的中心部分的温度时，可以通过旁路通道130排出冷却剂。当冷却剂通过旁路通道130部分地排出到基板卡盘100a外部时，冷却剂流过第二通道112的第二流速可小于冷却剂流过第一通道111的第一流速。在这种情况下，通过第二通道112对基板卡盘100a的中心部分进行冷却的速率可以与冷却剂流过基板卡盘100a的中心部分附近的第二通道112的流速的减小相对应地减小，并且基板卡盘100a的中心部分的温度可以局部增加。
例如，在低温温度范围内的等离子体处理工艺中，由于从设置在基板卡盘100a周围的组件传递的热量，基板卡盘100a的边缘部分可以具有比基板卡盘100a的中心部分相对更高的温度。基板卡盘100a的中心部分和边缘部分之间的这种温度差可能导致执行不均匀的等离子体处理工艺。然而，根据示例性实施例，通过调整通过旁路通道130排出冷却剂的流速，可以显著地减小或消除基板卡盘100a的中心部分和边缘部分之间的温度差，从而消除由于不均匀温度引起的工艺不均匀性。
图4是用于描述根据示例性实施例的基板卡盘100b的冷却通道110b的视图。
参考图4，冷却通道110b可以包括从基板卡盘100b的边缘朝向基板卡盘100b的中心顺序设置的三个或更多个通道。例如，冷却通道110b可以包括从基板卡盘100b的边缘朝向基板卡盘100b的中心顺序设置的第一通道111a、第二通道112a、第三通道113a和第四通道114a。第一通道111a可以在基板卡盘100b的圆周附近延伸。第二通道112a、第三通道113a和第四通道114a中的每一个可以设置在第一通道111a内，并且可以与第一通道111a同心。
例如，基板卡盘100b的边缘与第一通道111a之间的径向距离可以小于基板卡盘100b的边缘与第二通道112a之间的径向距离。此外，基板卡盘100b的边缘与第二通道112a之间的径向距离可以小于基板卡盘100b的边缘与第三通道113a之间的径向距离。此外，基板卡盘100b的边缘与第三通道113a之间的径向距离可以小于基板卡盘100b的边缘与第四通道114a之间的径向距离。
第一通道111a可以具有冷却剂流入的入口118，第四通道114a可以具有冷却剂从其流出的出口119。
第一通道111a、第二通道112a、第三通道113a和第四通道114a可以通过连接通道120连接以形成一个通道。将第一通道111a、第二通道112a、第三通道113a和第四通道114a相连的连接通道120中的每一个可以连接到用于将冷却剂部分地排出到基板卡盘100b外部的旁路通道130。旁路通道130均可以包括阀139，阀139用于控制冷却剂流过旁路通道130的流速。温度控制器200a可以通过控制冷却剂沿旁路通道130排出到基板卡盘100b外部的流速来控制冷却剂流过第一通道111a、第二通道112a、第三通道113a和第四通道114a中的每一个的流速。因此，可以更均匀和精确地控制基板卡盘100b的边缘部分与基板卡盘100b的中心部分之间的温度。
图5是示出了根据示例性实施例的基板卡盘100c的截面图。图6是用于描述图5中所示的基板卡盘100c的冷却通道110c的视图。
参考图5和图6，冷却通道110c可以包括彼此分离的第一通道111和第二通道112。第一通道111可以在基板卡盘100c的圆周附近延伸。第二通道112可以设置在第一通道111内并且可以与第一通道111同心。例如，第一通道111的圆形部分可以大于并围绕第二通道112的圆形部分，并且第一通道111和第二通道112可以在基板卡盘100c上具有相同的中心。第一通道111和第二通道112均可以具有冷却剂流入的入口118和冷却剂从其流出的出口119。第一通道111和第二通道112可以形成相应的独立流动路径。第二通道112可以设置在第一通道111内部。第一通道111可以与基板卡盘100c的边缘部分邻近。第二通道112可以与基板卡盘100c的中心部分邻近。例如，基板卡盘100c的边缘与第一通道111之间的径向距离可以小于基板卡盘100c的边缘与第二通道112之间的径向距离。
在示例性实施例中，温度控制器200b可以控制冷却剂流过第一通道111的第一流速和冷却剂流过第二通道112的第二流速，使得基板卡盘100c的温度始终是均匀的。例如，温度控制器200b可以基于设置在基板卡盘100c上的温度传感器(参见图14中的1114)的输出信号来检测基板卡盘100c的中心部分的温度和基板卡盘100c的边缘部分的温度，并且当确定基板卡盘100c的边缘部分的温度高于基板卡盘100c的中心部分的温度时，可能导致冷却剂流过第二通道112的第二流速小于冷却剂流过第一通道111的第一流速。在这种情况下，第二通道112对基板卡盘100c的中心部分进行冷却的速率可以与冷却剂流过基板卡盘100c的中心部分附近的第二通道112的流速的减小相对应地减小，并且基板卡盘100c的中心部分的温度可以局部增加。
例如，当基板卡盘100c的边缘部分具有比基板卡盘100c的中心部分相对更高的温度时，温度控制器200b可以控制第一流速和第二流速，使得冷却剂流过第一通道111的第一流速大于冷却剂流过第二通道112的第二流速。在这种情况下，第二通道112对基板卡盘100c的中心部分进行冷却的速率可以与冷却剂流过基板卡盘100c的中心部分附近的第二通道112的流速的减小相对应地减小，并且基板卡盘100c的中心部分的温度可以局部增加。由于基板卡盘100c的中心部分的温度局部增加，因此基板卡盘100c的中心部分的温度和基板卡盘100c的边缘部分的温度可以是均匀的。
图7是用于描述根据示例性实施例的基板卡盘100d的冷却通道110d的视图。
参考图7，冷却通道110d可以包括从基板卡盘100d的边缘朝向基板卡盘100d的中心顺序设置的三个或更多个通道。例如，冷却通道110d可以包括从基板卡盘100d的边缘朝向基板卡盘100d的中心顺序设置的第一通道111a、第二通道112a、第三通道113a和第四通道114a。第一通道111a、第二通道112a、第三通道113a和第四通道114a可以彼此分离，并且可以形成相应的独立流动路径。
第一通道111a可以在基板卡盘100d的圆周附近延伸。第二通道112a、第三通道113a和第四通道114a中的每一个可以设置在第一通道111a内，并且可以与第一通道111a同心。
例如，基板卡盘100d的边缘与第一通道111a之间的径向距离可以小于基板卡盘100d的边缘与第二通道112a之间的径向距离。此外，基板卡盘100d的边缘与第二通道112a之间的径向距离可以小于基板卡盘100d的边缘与第三通道113a之间的径向距离。此外，基板卡盘100d的边缘与第三通道113a之间的径向距离可以小于基板卡盘100d的边缘与第四通道114a之间的径向距离。
温度控制器200b可以控制冷却剂流过从基板卡盘100d的边缘朝向基板卡盘100d的中心顺序地设置的第一通道111a、第二通道112a、第三通道113a和第四通道114a中的每一个的流速，从而更均匀和精确地控制基板卡盘100d的边缘部分和中心部分之间的温度。第一通道111a、第二通道112a、第三通道113a和第四通道114a中的每一个可以具有冷却剂流入的入口118和冷却剂从其流出的出口119。
图8是示出了根据示例性实施例的等离子体处理装置的一部分的截面图。图9是图8的区域IX的放大图。
参考图8和图9，等离子体处理装置可以包括基板卡盘100、支撑基板卡盘100的支撑件190和电力杆300。
电力杆300可以将电力传递到基板卡盘100。例如，电力杆300可以是被配置为将电力传递到基板卡盘100的导电元件。电力杆300可以***支撑件190的通孔191中，并且可以连接到基板卡盘100的下部。电力杆300可以具有杆形状，并且可以具有***并固定到基板卡盘100的下部的一端。
例如，电力杆300可以连接到电源，例如偏置电源，并且可以被配置为将由电源产生的偏置电力传递到基板卡盘100。从电力杆300接收电力的基板卡盘100可以在等离子体处理工艺期间用作用于等离子体产生的电极。
电力杆300可以包括芯部310和覆盖芯部310的壳体部320。壳体部320可以覆盖芯部310的外部，并且可以形成为具有基本均匀的厚度。
在示例性实施例中，芯部310可以包括具有相对较低的导热率的材料。芯部310的导热率可以小于壳体部320的导热率。例如，芯部310可以包括特氟龙或陶瓷材料。
在示例性实施例中，芯部310可以包括特氟龙，并且壳体部可以包括铜(Cu)。
在示例性实施例中，壳体部320可以包括具有相对较高的导电率的材料。壳体部320的导电率可以高于芯部310的导电率。例如，壳体部320可以包括铜(Cu)、镍(Ni)、金(Au)、银(Ag)、铝(Al)等。
当芯部310包括具有低导热率的材料时，可以减少由于电力杆300和基板卡盘100之间的传导导致的热传递。例如，当在低温温度范围内执行等离子体处理工艺时，基板卡盘100和电力杆300之间的温度差显著增加，并且由于电力杆300的热传递，基板卡盘100的与电力杆300连接的部分的温度可以局部增加。然而，根据示例性实施例，电力杆300的芯部310可以包括具有低导热率的材料，使得可以通过电力杆300改善基板卡盘100的温度均匀性。
可以通过壳体部320执行通过电力杆300的电力传递，壳体部320几乎构成电力杆300的表面部分。因此，即使当芯部310包括具有相对低导电率的材料时，与芯部310和壳体部320都包括具有高导电率的材料的情况相比，电力传输效率可以几乎相同。
图10和图11分别是用于描述根据示例性实施例的等离子体处理装置中包括的第一热阻挡层410和第二热阻挡层420的截面图。
参考图10，等离子体处理装置可以包括基板卡盘100、用于支撑基板卡盘100的支撑件190、用于向基板卡盘100供电的电力杆300以及第一热阻挡层410。
第一热阻挡层410可以设置在由支撑件190的通孔191形成的支撑件190的内壁上。例如，第一热阻挡层410可以设置在支撑件190的通孔191的内壁上。第一热阻挡层410可以是被配置为阻挡红外线的红外反射器，并且可以反射或吸收从设置在基板卡盘100下方的组件朝向基板卡盘100行进的红外线。
例如，当在低温温度范围内执行等离子体处理工艺时，基板卡盘100与处理室中的其他组件之间的温度差可能增加，并且可能将从具有相对较高温度的组件产生的辐射热传递到基板卡盘100。该辐射热可能导致基板卡盘100的不均匀温度。然而，根据示例性实施例，第一热阻挡层410可以反射或吸收基板卡盘100下方的红外线，从而防止基板卡盘100的温度均匀性由于辐射热的传递而降低。
在示例性实施例中，第一热阻挡层410可以包括具有高红外反射率的材料。例如，第一热阻挡层410可以包括金(Au)、银(Ag)、二氧化钛(TiO2)、氮化铝(A1N)、氧化锌(ZnO)或其组合。
第一热阻挡层410可以具有膜形式。第一热阻挡层410可以具有单层结构，或者可以具有多层结构。当第一热阻挡层410具有多层结构时，第一热阻挡层410可以包括反射材料层和设置在反射材料层与支撑件190的内壁之间的粘合材料层，以增强反射材料层的吸附力。
参考图11，等离子体处理装置可以包括基板卡盘100、用于支撑基板卡盘100的支撑件190、用于向基板卡盘100供电的电力杆300以及第二热阻挡层420。
第二热阻挡层420可以设置在基板卡盘100的下表面上。第二热阻挡层420可以反射或吸收红外线，以阻挡从具有相对较高温度的处理室中的其他组件产生的辐射热被传递到基板卡盘100。例如，第二热阻挡层420可以设置在由通孔191暴露的基板卡盘100的下表面上，以反射或吸收行进到基板卡盘100的红外线。
在示例性实施例中，第二热阻挡层420可以包括具有高红外反射率的材料。例如，第二热阻挡层420可以包括金(Au)、银(Ag)、二氧化钛(TiO2)、氮化铝(A1N)、氧化锌(ZnO)或其组合。
图12是示出了根据示例性实施例的等离子体处理装置的一部分的截面图。
参考图12，等离子体处理装置可以包括其上安装有基板101的基板卡盘100、边缘环510和盖环520。
边缘环510可以设置在等离子体处理装置中的基板卡盘100上。边缘环510可以围绕基板101的外周，基板101位于基板卡盘100上。边缘环510的内部可以与基板101竖直重叠。边缘环510可以设置在基板卡盘100与盖环520之间。边缘环510可以用于使用等离子体处理工艺(例如，蚀刻、沉积等)执行半导体制造工艺。
边缘环510可以包括聚焦环，该聚焦环被配置为进一步扩展在等离子体处理装置的处理室1300中产生的等离子体。在这种情况下，当射频电力被施加到基板卡盘100并且形成电场时，由于射频电力也被施加到边缘环510，所以电场形成区域可以扩展到边缘环510的***。
在示例性实施例中，边缘环510可以包括电介质、绝缘体、半导体或其组合。例如，边缘环510可以包括硅(Si)、碳化硅(SiC)、碳(C)或其组合。
盖环520可以围绕基板卡盘100的外周和边缘环510的外周。盖环520可以包括绝缘材料，并且可以围绕边缘环510和基板卡盘100以保护边缘环510和基板卡盘100。
盖环520可以将基板卡盘100与设置在基板卡盘100的***中的组件热分离。例如，盖环520可以防止从具有相对较高温度的处理室1300中的其他组件发出的热量被传递到基板卡盘100，并且可以配置为反射或吸收红外线。
在示例性实施例中，盖环520可以是不透明的反射器。例如，盖环520可以包括含有杂质的绝缘体。例如，盖环520可以包括掺杂有硅杂质的石英体。
例如，当在低温温度范围内执行等离子体处理工艺时，基板卡盘100和***组件(例如，处理室1300的腔室壁)之间的温度差增加，这可能由于***组件和基板卡盘100之间的辐射热RH的传递而导致基板卡盘100的不均匀温度。此时，盖环520可以反射或吸收红外线，以减小由于辐射热RH的传递而导致的基板卡盘100的温度不均匀性和边缘环510的温度不均匀性。
图13是示出了根据示例性实施例的等离子体处理装置1000的截面图。图14是更详细示出了图13所示的基板卡盘装配1001的截面图。
参考图13和图14，电容耦合的等离子体蚀刻装置被描述为等离子体处理装置1000的示例。然而，本发明构思的示例性实施例不限于电容耦合的等离子体蚀刻装置，并且可以应用于使用等离子体的任何装置。例如，本发明构思的示例性实施例可以应用于电感耦合的等离子体蚀刻装置或等离子体沉积装置。
等离子体处理装置1000可以是能够使用等离子体对处理室1300中的基板101进行处理的等离子体蚀刻装置。这可以称为例如等离子体蚀刻工艺。基板101可以是诸如硅晶片的晶片。处理室1300可以是包括内部空间1310的腔室，例如等离子体室。可以在基板101上形成材料膜，例如氧化膜或氮化膜。
等离子体处理装置1000可以包括具有基板卡盘1100的基板卡盘装配1001，基板101在处理室1300中被安装在基板卡盘1100上。基板卡盘装配1001可以包括固定基板101的基板卡盘1100和控制基板卡盘1100的操作的控制单元1200。基板卡盘1100可以是上面参考图1至图12描述的基板卡盘100、100a、100b、100c或100d。
基板卡盘1100可以是用于通过静电力固定基板101的ESC。在这种情况下，基板卡盘1100可以包括基座1110、通过粘合剂层1130接合到基座1110的加热器介电层1140以及静电介电层1150。粘合剂层1130可以是包括第一粘合剂1131和第二粘合剂1132的双层结构。金属板1120可以进一步设置在第一粘合剂1131和第二粘合剂1132之间。基座1110可以具有圆形。基座1110可以包括金属，例如铝(A1)、钛(Ti)、不锈钢、钨(W)或其合金。
基座1110可设置有冷却剂流过的冷却通道1111。在冷却通道1111中循环的冷却剂的流速和/或温度可以由温度控制器1230控制。冷却通道1111可以是上面参考图1至图7描述的冷却通道110、110a、110b、110c或110d。温度控制器1230可以是上面参考图1至图7描述的温度控制器200、200a或200b。
基座1110可以电连接到偏置电源1220。偏置电源1220产生的电力可以通过电力杆300施加到基座1110，因此基座1110可以用作用于等离子体产生的电极。
基座1110可以包括温度传感器1114。温度传感器1114可以将基座1110的测量温度发送给控制单元1200。可以基于从温度传感器1114发送的测量温度来检测基板卡盘1100的温度或基板101的温度。
加热器介电层1140可以包括嵌入式加热器电极1145。加热器介电层1140可以包括电介质，例如，诸如氧化铝(Al2O3)、氮化铝(AlN)或氧化钇(Y2O3)之类的陶瓷或者诸如聚酰亚胺之类的树脂。加热器介电层1140可以具有圆形或圆盘形状。
加热器电极1145可以包括导体，例如，诸如钨(W)、铜(Cu)、镍(Ni)、钼(Mo)、钛(Ti)、Ni-Cr合金、Ni-Al合金之类的金属或者诸如碳化钨(WC)、碳化钼(MoC)、氮化钛(TiN)之类的导电陶瓷等。
加热器电极1145可以电连接到加热器电源1240。加热器电极1145可以通过来自加热器电源1240的电力(例如，交流电压)加热，使得可以控制基板卡盘1100和基板101的温度。加热器电极1145可以具有相对于加热器介电层1140的中心轴的同心或螺旋图案。
静电介电层1150可以包括嵌入式吸附电极1155。吸附电极1155可以称为钳位电极。静电介电层1150可以包括电介质，例如，诸如氧化铝(Al2O3)、氮化铝(A1N)或氧化钇(Y2O3)之类的陶瓷或者诸如聚酰亚胺之类的树脂。静电介电层1150可以具有圆形或圆盘形状。
基板101可以设置在静电介电层1150上。吸附电极1155可以包括导体，例如，诸如钨(W)、铜(Cu)、镍(Ni)、钼(Mo)、钛(Ti)、Ni-Cr合金、Ni-A1合金之类的金属或者诸如碳化钨(WC)、碳化钼(MoC)、氮化钛(TiN)之类的导电陶瓷等。
吸附电极1155可以电连接到基板卡盘电源1210。通过从基板卡盘电源1210施加的电力(例如，直流电压)，可以在吸附电极1155和基板101之间产生静电力，使得基板101可以吸附在静电介电层1150上。
热分布层1147可以设置在加热器介电层1140和静电介电层1150之间。热分布层1147可以包括具有约10W/mK或更高的导热率的材料。例如，热分布层1147可以包括氮化铝(AlN)、氮化硼(BN)、钨(W)、钼(Mo)等。热分布层1147可以使加热器电极1145中产生的热量更均匀。
基板卡盘电源1210、偏置电源1220、加热器电源1240和温度控制器1230可以构成控制单元1200。例如，控制单元1200可以基于从温度传感器1114发送的测量温度来检测基板卡盘1100和基板101的温度。此外，控制单元1200可以控制加热器电源1240以调整从加热器电极1145产生的热量，或者基于检测到的温度信息来控制温度控制器1230以调整供应给基板卡盘1100的冷却剂的温度。因此，可以适当地控制基板卡盘1100的温度和/或基板101的温度。
基板卡盘1100可以由支撑件1190支撑。用于阻挡辐射热被传递到基板卡盘1100的热阻挡层(例如，图10中的第一热阻挡层410或图11中的第二热阻挡层420)可以设置在基板卡盘1100下方。围绕基板101的边缘的边缘环510和围绕边缘环510的边缘和基板卡盘1100的边缘的盖环520可以设置在基板卡盘1100上。
挡板1320可以设置在基板卡盘1100和处理室1300的内壁之间。排气管1331可以设置在处理室1300的下部中并连接到真空泵1330。闸阀1340可以设置在处理室1300的外壁上，并且可以打开和关闭，从而提供通向开口1341的入口，其中通过该开口1341装载和卸载基板101。
从基板卡盘1100向上间隔开的上电极1400可以设置在处理室1300的顶板上。上电极1400可以通过阻抗匹配器1421电连接到射频电源1420。射频电源1420可以输出适合于等离子体产生的射频电力。上电极1400可以连接到供应处理气体的气体供应源1430。例如，上电极1400可以是喷头电极。通过气体供应源1430供应的处理气体可以通过上电极1400的注入孔1410注入到处理室1300中。
图15是用于描述使用根据示例性实施例的等离子体处理装置来制造半导体器件的方法的流程图。图16A和图16B是用于描述参考图15描述的等离子体蚀刻工艺的视图。在下文中，与图13和图14一起参考图15、图16A和图16B，将描述使用根据示例性实施例的等离子体处理装置来制造半导体器件的方法。
参考图15，可以将基板101装载到处理室中(S110)。例如，可以打开闸阀1340以将基板101装载(或安装)到处理室1300中的基板卡盘1100上。基板卡盘1100可以通过由基板卡盘电源1210施加的电力产生的静电力来固定基板101。
接下来，当基板101固定到基板卡盘1100时，可以在基板101上执行等离子体蚀刻工艺(S120)。
参考图16A，可以在基板101上形成第一材料膜102和掩模图案103。掩模图案103可以具有暴露第一材料膜102的一部分的开口103H。
参考图16B，可以在处理室1300中产生等离子体以去除第一材料膜102的由掩模图案103暴露的部分，从而在第一材料膜102中形成孔104。当在第一材料膜102中形成孔104之后，可以去除掩模图案103。
例如，由气体供应源1430供应的处理气体可以经由上电极1400均匀地扩散到处理室1300的内部空间1310中。由射频电源1420产生的射频电力可以通过阻抗匹配器1421施加到上电极1400。由于来自偏置电源1220的偏置电力被施加到基板卡盘1100，因此可以在上电极1400和基板卡盘1100之间形成电场。由电场加速的电子可能与处理气体的分子或原子碰撞以产生等离子体。安装在基板卡盘1100上的基板101可以暴露于处理室1300中产生的等离子体。可以通过与等离子体物理和/或化学反应来蚀刻基板101上的第一材料膜102。
此外，等离子体处理装置1000可以在将基板101的温度调整到低温温度范围(例如，在约-20℃和约-120℃之间的温度范围或约-50℃和约-100℃之间的温度范围)的状态下对第一材料膜102执行低温蚀刻工艺。由于在等离子体蚀刻工艺期间可以通过基板101的温度来控制蚀刻轮廓，所以等离子体处理装置1000可以将基板卡盘1100的温度控制在预定温度，从而执行具有较高的高宽比特性的蚀刻工艺。
接下来，当完成基板101上的等离子体蚀刻工艺时，可以从处理室1300卸载基板101(S130)。
根据示例性实施例，在使用等离子体的低温蚀刻工艺期间，尽管基板卡盘1100具有比处理室1300中的其他组件显著更低的温度，但是可以减小通过传递从高温组件产生的辐射热或传导热而导致的基板卡盘1100的温度变化。因此，在低温蚀刻工艺期间，基板101可以具有基本均匀的温度，可以改善蚀刻工艺的均匀性，并且可以执行具有较高的高宽比特性的蚀刻工艺。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离所附权利要求所限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。

Claims (25)

1.一种等离子体处理装置，包括：
处理室；
基板卡盘，设置在所述处理室中，其中所述基板卡盘被配置为容纳基板，并且所述基板卡盘包括冷却剂流过的冷却通道；以及
温度控制器，被配置为控制供应给所述冷却通道的所述冷却剂的温度，
其中，所述温度控制器包括：
冷却器，被配置为对供应给所述冷却通道的所述冷却剂进行冷却；
加热器，被配置为对供应给所述冷却通道的所述冷却剂进行加热；以及
三通阀，被配置为调节所述冷却剂通过所述冷却器的第一流速和所述冷却剂通过所述加热器的第二流速。
2.根据权利要求1所述的等离子体处理装置，其中，所述温度控制器被配置为通过向所述基板卡盘供应混合冷却剂来控制所述基板卡盘的温度，所述混合冷却剂包括通过所述冷却器的冷却剂和通过所述加热器的冷却剂的混合物。
3.根据权利要求1所述的等离子体处理装置，其中，所述冷却通道包括：
第一通道；
第二通道，设置在所述第一通道内部，
其中，所述基板卡盘的边缘与所述第一通道之间的第一径向距离小于所述基板卡盘的所述边缘与所述第二通道之间的第二径向距离；
连接通道，在所述第一通道与所述第二通道之间延伸；以及
旁路通道，从所述连接通道分支并延伸到所述基板卡盘外部。
4.根据权利要求3所述的等离子体处理装置，
其中，所述第一通道设置在所述基板卡盘的中心部分附近，并且
所述第二通道设置在所述基板卡盘的边缘部分附近，以及
其中，当所述基板卡盘的所述边缘部分的温度高于所述基板卡盘的所述中心部分的温度时，所述温度控制器被配置为通过所述旁路通道将所述冷却剂排出到所述基板卡盘外部，使得所述冷却剂流过所述第二通道的第三流速小于所述冷却剂流过所述第一通道的第四流速。
5.根据权利要求1所述的等离子体处理装置，其中，所述冷却通道包括：
第一通道；以及
第二通道，设置在所述第一通道内部并与所述第一通道分开，
其中，所述基板卡盘的边缘与所述第一通道之间的第一径向距离小于所述基板卡盘的所述边缘与所述第二通道之间的第二径向距离，以及
其中，所述温度控制器被配置为控制所述冷却剂流过所述第一通道的第三流速和所述冷却剂流过所述第二通道的第四流速。
6.根据权利要求1所述的等离子体处理装置，还包括：
电力杆，连接到所述基板卡盘并被配置为将电力传递到所述基板卡盘，
其中，所述电力杆包括芯部和覆盖所述芯部的壳体部。
7.根据权利要求6所述的等离子体处理装置，
其中，所述芯部包括第一材料，
其中，所述壳体部包括与所述第一材料不同的第二材料，以及
其中，所述第一材料的导热率低于所述第二材料的导热率。
8.根据权利要求1所述的等离子体处理装置，还包括：
支撑件，设置在所述基板卡盘下方，并被配置为支撑所述基板卡盘；
电力杆，设置在所述支撑件的通孔中并连接到所述基板卡盘，并被配置为将电力传递到所述基板卡盘；以及
热阻挡层，设置在所述支撑件的内壁上，其中，所述内壁由所述通孔形成。
9.根据权利要求1所述的等离子体处理装置，还包括：
支撑件，设置在所述基板卡盘下方，并被配置为支撑所述基板卡盘；
电力杆，设置在所述支撑件的通孔中并连接到所述基板卡盘，并被配置为将电力传递到所述基板卡盘；以及
热阻挡层，设置在所述基板卡盘的表面上，其中，所述表面通过所述通孔暴露。
10.根据权利要求1所述的等离子体处理装置，还包括：
盖环，围绕所述基板卡盘的外周并且包括掺杂有硅杂质的石英体。
11.根据权利要求1所述的等离子体处理装置，其中，所述基板卡盘是静电卡盘，所述静电卡盘被配置为利用静电力将所述基板固定到所述静电卡盘。
12.一种等离子体处理装置，包括：
处理室；
基板卡盘，设置在所述处理室中，其中所述基板卡盘被配置为容纳基板，并且所述基板卡盘包括冷却剂流过的冷却通道；以及
温度控制器，被配置为控制所述基板卡盘的温度，
其中，所述冷却通道包括第一通道和第二通道，
其中，所述第一通道设置在所述基板卡盘的边缘部分附近，并且所述第二通道设置在所述基板卡盘的中心部分附近，以及
其中，所述温度控制器被配置为控制所述冷却剂流过所述第一通道的第一流速和所述冷却剂流过所述第二通道的第二流速。
13.根据权利要求12所述的等离子体处理装置，其中，所述冷却通道还包括：
连接通道，在所述第一通道与所述第二通道之间延伸，并被配置为引导所述冷却剂从所述第一通道流向所述第二通道；以及
旁路通道，从所述连接通道分叉并延伸到所述基板卡盘外部，并被配置为将所述冷却剂引导到所述基板卡盘外部。
14.根据权利要求12所述的等离子体处理装置，其中，所述第一通道和所述第二通道彼此分开。
15.根据权利要求12所述的等离子体处理装置，还包括：
电力杆，连接到所述基板卡盘并被配置为将电力传递到所述基板卡盘，
其中，所述电力杆包括芯部和覆盖所述芯部的壳体部，所述芯部包括第一材料，并且所述壳体部包括与所述第一材料不同的第二材料。
16.根据权利要求12所述的等离子体处理装置，还包括：
支撑件，设置在所述基板卡盘下方并支撑所述基板卡盘；
电力杆，设置在所述支撑件的通孔中并连接到所述基板卡盘，并被配置为将电力传递到所述基板卡盘；
第一热阻挡层，设置在所述支撑件的内壁上，其中，所述内壁由所述通孔形成；以及
第二热阻挡层，设置在所述基板卡盘的表面上，其中，所述表面通过所述通孔暴露。
17.根据权利要求12所述的等离子体处理装置，还包括：
边缘环，围绕所述基板卡盘的外周；以及
盖环，围绕所述基板卡盘的所述外周和所述边缘环的外周，并且包括掺杂有硅杂质的石英体。
18.一种等离子体处理装置，包括：
处理室；
基板卡盘，设置在所述处理室中，其中，所述基板卡盘被配置为容纳基板；以及
电力杆，被配置为将电力传递到所述基板卡盘，并且包括芯部和覆盖所述芯部的壳体部。
19.根据权利要求18所述的等离子体处理装置，
其中，所述芯部包括第一材料，并且所述壳体部包括与所述第一材料不同的第二材料，以及
其中，所述第一材料的导热率低于所述第二材料的导热率。
20.根据权利要求18所述的等离子体处理装置，其中，所述芯部包括特氟龙，并且所述壳体部包括铜(Cu)。
21.根据权利要求18所述的等离子体处理装置，还包括：
支撑件，设置在所述基板卡盘下方，并被配置为支撑所述基板卡盘，
其中，所述支撑件包括通孔，并且所述电力杆设置在所述通孔中；以及
热阻挡层，设置在所述支撑件的内壁上和所述基板卡盘的下表面上，
其中，所述内壁由所述通孔形成，所述下表面通过所述通孔暴露，并且所述热阻挡层被配置为反射或吸收红外线。
22.一种等离子体处理装置，包括：
处理室；
基板卡盘，设置在所述处理室中，其中，所述基板卡盘被配置为容纳基板；
支撑件，设置在所述基板卡盘下方，并被配置为支撑所述基板卡盘；
电力杆，设置在所述支撑件的通孔中，并被配置为将电力传递到所述基板卡盘；以及
第一热阻挡层，设置在所述支撑件的内壁上，并被配置为反射红外线，其中，所述内壁由所述通孔形成。
23.根据权利要求22所述的等离子体处理装置，还包括：
第二热阻挡层，设置在所述基板卡盘的下表面上，并被配置为反射红外线，其中，所述下表面通过所述通孔暴露。
24.一种等离子体处理装置，包括：
处理室；
基板卡盘，设置在所述处理室中并被配置为容纳基板；以及
盖环，围绕所述基板卡盘的边缘并且包括含有硅杂质的石英体。
25.根据权利要求24所述的等离子体处理装置，还包括：
边缘环，设置在所述基板卡盘与所述盖环之间。
CN201910519648.2A 2018-08-27 2019-06-14 等离子体处理装置 Pending CN110867363A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0100574 2018-08-27
KR1020180100574A KR102608957B1 (ko) 2018-08-27 2018-08-27 플라즈마 처리 장치

Publications (1)

Publication Number Publication Date
CN110867363A true CN110867363A (zh) 2020-03-06

Family

ID=69583968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910519648.2A Pending CN110867363A (zh) 2018-08-27 2019-06-14 等离子体处理装置

Country Status (3)

Country Link
US (1) US11244839B2 (zh)
KR (1) KR102608957B1 (zh)
CN (1) CN110867363A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6918042B2 (ja) * 2019-03-26 2021-08-11 日本碍子株式会社 ウエハ載置装置
US20230178407A1 (en) * 2020-04-24 2023-06-08 Lam Research Corporation Floating pcb design for substrate support assembly
KR20240036099A (ko) * 2021-07-26 2024-03-19 램 리써치 코포레이션 메조 채널 어셈블리들을 갖는 기판 지지부들

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003334A1 (en) * 1999-12-09 2001-06-14 Shin-Etsu Chemical Co., Ltd. Ceramic heating jig
US20040163601A1 (en) * 2003-02-26 2004-08-26 Masanori Kadotani Plasma processing apparatus
US20080017104A1 (en) * 2006-07-20 2008-01-24 Applied Materials, Inc. Substrate processing with rapid temperature gradient control
US20130180662A1 (en) * 2012-01-12 2013-07-18 Hitachi High-Technologies Corporation Plasma processing apparatus
JP2016018918A (ja) * 2014-07-09 2016-02-01 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20160035610A1 (en) * 2014-07-30 2016-02-04 Myoung Soo Park Electrostatic chuck assemblies having recessed support surfaces, semiconductor fabricating apparatuses having the same, and plasma treatment methods using the same
US20170323813A1 (en) * 2016-05-05 2017-11-09 Fernando M. SILVEIRA Advanced temperature control for wafer carrier in plasma processing chamber
US20180374679A1 (en) * 2017-06-26 2018-12-27 Tokyo Electron Limited Power feed member and substrate processing apparatus

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1573108A (en) 1976-04-14 1980-08-13 Lucas Industries Ltd Electrical switch
US5247424A (en) 1992-06-16 1993-09-21 International Business Machines Corporation Low temperature conduction module with gasket to provide a vacuum seal and electrical connections
JP3276553B2 (ja) 1995-01-19 2002-04-22 東京エレクトロン株式会社 処理装置及び処理方法
US5901783A (en) 1995-10-12 1999-05-11 Croyogen, Inc. Cryogenic heat exchanger
JP2901546B2 (ja) 1996-07-19 1999-06-07 日本電気株式会社 半導体装置の製造装置
US6072922A (en) 1998-06-19 2000-06-06 Science And Engineering Applications Company, Inc. Cryogenic fiber optic temperature sensor
GB0005374D0 (en) 2000-03-06 2000-04-26 Air Prod & Chem Apparatus and method of heating pumped liquid oxygen
KR20010090375A (ko) 2000-03-25 2001-10-18 윤종용 웨이퍼 로딩장치
KR100752800B1 (ko) * 2003-03-12 2007-08-29 동경 엘렉트론 주식회사 반도체처리용의 기판유지구조 및 플라즈마 처리장치
KR100746231B1 (ko) 2006-08-18 2007-08-03 삼성전자주식회사 보조 칠러를 갖는 냉각장치 및 이를 이용하는 반도체 소자제조방법
JP4564973B2 (ja) 2007-01-26 2010-10-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
TW200913798A (en) 2007-09-14 2009-03-16 Advanced Display Proc Eng Co Substrate processing apparatus having electrode member
JP2009231401A (ja) * 2008-03-21 2009-10-08 Tokyo Electron Ltd 載置台構造及び熱処理装置
JP5210706B2 (ja) * 2008-05-09 2013-06-12 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
KR101905161B1 (ko) 2010-05-12 2018-10-08 브룩스 오토메이션, 인크. 극저온 냉각용 시스템 및 방법
KR101246670B1 (ko) * 2010-10-26 2013-03-25 주식회사 템네스트 반도체 제조설비의 정전척
US8709953B2 (en) 2011-10-27 2014-04-29 Applied Materials, Inc. Pulsed plasma with low wafer temperature for ultra thin layer etches
JP6054733B2 (ja) 2012-03-02 2016-12-27 スタンレー電気株式会社 気相成長装置
US8841712B2 (en) 2012-03-29 2014-09-23 California Institute Of Technology Nano-pillar transistor fabrication and use
US9916967B2 (en) 2013-03-13 2018-03-13 Applied Materials, Inc. Fast response fluid control system
JP2015211201A (ja) 2014-04-30 2015-11-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US9607803B2 (en) 2015-08-04 2017-03-28 Axcelis Technologies, Inc. High throughput cooled ion implantation system and method
JP6570390B2 (ja) * 2015-09-24 2019-09-04 東京エレクトロン株式会社 温度調整装置及び基板処理装置
CN107112248B (zh) 2015-11-05 2021-07-27 古河电气工业株式会社 芯片接合装置以及芯片接合方法
JP6666717B2 (ja) * 2015-12-28 2020-03-18 日本特殊陶業株式会社 セラミックス部材
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
JP6587580B2 (ja) 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
JP6604911B2 (ja) 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP2018125461A (ja) * 2017-02-02 2018-08-09 東京エレクトロン株式会社 被加工物の処理装置
US20180337081A1 (en) * 2017-05-17 2018-11-22 Applied Materials, Inc. Electrical feeds with low loss coating materials for high temperature electrostatic chucks
KR102331718B1 (ko) 2017-06-08 2021-11-26 삼성전자주식회사 반도체 장치 제조 방법
US20190385828A1 (en) * 2018-06-19 2019-12-19 Lam Research Corporation Temperature control systems and methods for removing metal oxide films
JP7138514B2 (ja) * 2018-08-22 2022-09-16 東京エレクトロン株式会社 環状部材、プラズマ処理装置及びプラズマエッチング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003334A1 (en) * 1999-12-09 2001-06-14 Shin-Etsu Chemical Co., Ltd. Ceramic heating jig
US20040163601A1 (en) * 2003-02-26 2004-08-26 Masanori Kadotani Plasma processing apparatus
US20080017104A1 (en) * 2006-07-20 2008-01-24 Applied Materials, Inc. Substrate processing with rapid temperature gradient control
US20130180662A1 (en) * 2012-01-12 2013-07-18 Hitachi High-Technologies Corporation Plasma processing apparatus
JP2016018918A (ja) * 2014-07-09 2016-02-01 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20160035610A1 (en) * 2014-07-30 2016-02-04 Myoung Soo Park Electrostatic chuck assemblies having recessed support surfaces, semiconductor fabricating apparatuses having the same, and plasma treatment methods using the same
US20170323813A1 (en) * 2016-05-05 2017-11-09 Fernando M. SILVEIRA Advanced temperature control for wafer carrier in plasma processing chamber
US20180374679A1 (en) * 2017-06-26 2018-12-27 Tokyo Electron Limited Power feed member and substrate processing apparatus

Also Published As

Publication number Publication date
KR20200023987A (ko) 2020-03-06
US11244839B2 (en) 2022-02-08
KR102608957B1 (ko) 2023-12-01
US20200066557A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US11062885B2 (en) Supporting unit and substrate treating apparatus including the same
JP4745961B2 (ja) 温度制御された基板支持体表面を有する基板支持体及びその制御方法並びに半導体処理装置及びその方法
US11004716B2 (en) Electrostatic chuck assembly and semiconductor manufacturing apparatus including the same
US20100243620A1 (en) Plasma processing apparatus
JP4970679B2 (ja) 温度均一性が改良されたプラズマ反応チャンバ構成部品及びそれを用いた処理方法
KR100920280B1 (ko) 처리 장치
KR101508026B1 (ko) 컴포넌트 바디와 액체 냉각제 사이의 열 전도도를 제어하기 위해 가스 압력을 이용하는 온도 제어 모듈
US7981218B2 (en) Substrate supporting mechanism and substrate processing apparatus
US8183502B2 (en) Mounting table structure and heat treatment apparatus
US10741368B2 (en) Plasma processing apparatus
JP2008516462A (ja) 半導体処理の均一性を改善するための熱伝達システム
KR20100138580A (ko) 커플링 링에 냉온수단을 구비하여 웨이퍼의 최외곽 온도를 식각될 물질막과 사용될 가스의 선택에 따라 올리거나 내리는 플라즈마 건식 식각 장치
CN110867363A (zh) 等离子体处理装置
KR102516133B1 (ko) 후면 가스 공급부를 갖는 회전가능 정전 척
WO2013062804A1 (en) Thermal management of edge ring in semiconductor processing
KR100726528B1 (ko) 기판 처리챔버용 안테나 코일 조립체
KR102646904B1 (ko) 플라즈마 처리 장치
KR20210008725A (ko) 기판 지지 유닛 및 이를 구비하는 기판 처리 시스템
US20230060901A1 (en) Supporting unit and apparatus for treating substrate
KR20210004056A (ko) 샤워 헤드 유닛 및 이를 구비하는 기판 처리 시스템
CN112309816B (zh) 基板支承装置和包括基板支承装置的基板处理装置
CN112289671A (zh) 聚焦环和包括其的基板处理装置
US20230207272A1 (en) Apparatus for treating substrate
US20230207271A1 (en) Apparatus for treating substrate
TW202226414A (zh) 用於半導體加工的高熱量損失加熱器與靜電卡盤

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination