CN110854128A - 阵列基板 - Google Patents
阵列基板 Download PDFInfo
- Publication number
- CN110854128A CN110854128A CN201910999710.2A CN201910999710A CN110854128A CN 110854128 A CN110854128 A CN 110854128A CN 201910999710 A CN201910999710 A CN 201910999710A CN 110854128 A CN110854128 A CN 110854128A
- Authority
- CN
- China
- Prior art keywords
- substrate
- spacer
- layer
- insulating layer
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 194
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims description 132
- 239000010410 layer Substances 0.000 description 262
- 238000000034 method Methods 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 33
- 239000000463 material Substances 0.000 description 28
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 20
- 238000002161 passivation Methods 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000012876 topography Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 7
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- -1 region Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001652 electrophoretic deposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001345 ε-poly-D-lysine Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种阵列基板包括，基板、第一主动元件设置于基板上以及第一绝缘层设置于基板上。第一主动元件包括第一半导体层以及与第一半导体层电性连接的第一源极与第一漏极。第一绝缘层包括第一凸起物以及多个第二凸起物。第一凸起物于基板上的垂直投影部分重叠于第一漏极于基板上的垂直投影。这些第二凸起物的高度大于第一凸起物的高度。
Description
技术领域
本发明是有关于一种阵列基板，且特别是有关于一种具有属于同一膜层的第一凸起物及第二凸起物的阵列基板。
背景技术
随着显示技术的蓬勃发展，液晶显示器(Liquid Crystal Display，LCD)、发光二极管显示器(Light Emitting Diode Display，LED)、有机发光二极管显示器(OrganicLight Emitting Diode Display，OLED)、等离子体显示器等显示面板(Electro-PhoreticDisplay，EPD)已逐渐地成为未来显示器的主流。
近年来，为了提高像素密度并避免阵列基板与对向基板组立时所产生的对位误差(misalignment)，而提出了将彩色滤光层直接制作于薄膜晶体管阵列基板上(ColorFilter on Array，COA)的技术。然而，将彩色滤光层整合至薄膜晶体管阵列基板的制程需要搭配额外的光罩进行微影蚀刻制程。因此，制程步骤繁复，导致制程时间增加，且制作成本高。
发明内容
本发明提供一种阵列基板，可以简化制程、减少制程时间、降低制作成本，并提供优良的显示品质。
本发明的阵列基板，包括基板、第一主动元件设置于基板上以及第一绝缘层设置于基板上。第一主动元件包括第一半导体层以及与第一半导体层电性连接的第一源极与第一漏极。第一绝缘层包括第一凸起物以及多个第二凸起物。第一凸起物设置于基板上。第一凸起物于基板上的垂直投影部分重叠于第一漏极于基板上的垂直投影。第二凸起物设置于基板上其中第二凸起物的高度大于第一凸起物的高度。
基于上述，本发明一实施方式的阵列基板可通过一道图案化制程而形成包括高度不同的第一凸起物以及第二凸起物的第一绝缘层，藉此制造过程中所使用的光罩的数量可减少，达成简化制程、减少制程时间并降低制作成本的功效。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明一实施方式的阵列基板的上视示意图。
图2A为图1沿剖面线A-A’的局部剖面示意图。
图2B为图1沿剖面线B-B’的局部剖面示意图。
图2C为图1沿剖面线C-C’的局部剖面示意图。
图3为本发明另一实施方式的阵列基板的局部剖面示意图。
图4为本发明又一实施方式的阵列基板的局部剖面示意图。
图5为本发明又一实施方式的阵列基板的局部剖面示意图。
图6为本发明再一实施方式的阵列基板的局部剖面示意图。
图7A为本发明另一实施方式的阵列基板的上视示意图。
图7B为图7A沿剖面线D-D’的局部剖面示意图。
图8为应用本发明一实施方式的阵列基板的显示面板的局部剖面示意图。
图9为应用本发明另一实施方式的阵列基板的显示面板的局部剖面示意图。
其中，附图标记：
1、2：显示面板
10、10A、10B、10C、10D、10E：阵列基板
100：基板
110：遮蔽层
120：绝缘层
130：栅绝缘层
132、134、O1、O2：接触窗
140：层间绝缘层
141：表面
160、160’：第一绝缘层
162、162’：第一凸起物
1621、1641A、1641A’、1641B、1641B’：顶面
164：第二凸起物
164A、164A’：第一间隙物
164B、164B’：第二间隙物
170、170A、170B：第一导电层
172：第二导电层
180：像素电极
191：第一保护层
192：第二保护层
260、260A、260B、260C：第二绝缘层
262：开口
263A、263C：第一顶面
264A、264B、264C：第二顶面
300：对向基板
310：第一支撑物
320、320A：第二支撑物
A-A’、B-B’、C-C’、D-D’：剖面线
BM：遮光层
CH1：第一半导体层
CH2：第二半导体层
CH3：第三半导体层
CF：彩色滤光层
CF1、CF2、CF3：彩色滤光图案
COM：共用电极层
D1：第一漏极
D2：第二漏极
DL：数据线
G1：第一栅极
G2：第二栅极
H1、H2、H3：高度
k1、k2、k2’：距离
LC：液晶分子
TFT1：第一主动元件
TFT2：第二主动元件
TFT3：第三主动元件
S1：第一源极
S2：第二源极
S3：第三源极
SL：扫描线
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意地方式为之。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件「上」或「连接到」另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为「直接在另一元件上」或「直接连接到」另一元件时，不存在中间元件。如本文所使用的，「连接」可以指物理及/或电性连接。再者，「电性连接」或「耦合」可为二元件间存在其它元件。
应当理解，尽管术语「第一」、「第二」、「第三」等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的「第一元件」、「部件」、「区域」、「层」或「部分」可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1为本发明一实施方式的阵列基板的上视示意图。图2A为图1沿剖面线A-A’的局部剖面示意图。图2B为图1沿剖面线B-B’的局部剖面示意图。图2C为图1沿剖面线C-C’的局部剖面示意图。请参考图1及图2A，在本实施方式中，阵列基板10可包括基板100、第一主动元件TFT1以及第一绝缘层160，其中第一绝缘层160包括第一凸起物162以及多个第二凸起物164。另外，在本实施方式中，阵列基板10可更包括遮蔽层110、绝缘层120、扫描线SL、数据线DL、栅绝缘层130、层间绝缘层140、第三主动元件TFT3、彩色滤光层CF、遮光层BM、第二绝缘层260、共用电极层COM、第一导电层170、第二导电层172、第一保护层191、第二保护层192及像素电极180。为了方便说明及观察，图1仅示意性地示出部分构件，而省略示出基板100、绝缘层120、栅绝缘层130、层间绝缘层140、第二绝缘层260、共用电极层COM、第一保护层191及第二保护层192。
如图2A所示，阵列基板10包括基板100。在本实施方式中，基板100的材质可以是玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料，本发明不以此为限。
如图2A所示，基板100上可设置绝缘层120。在本实施方式中，绝缘层120的材质包括无机材料、有机材料或上述材料的组合或其他合适的材料。上述无机材料例如是(但不限于)：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆迭层。上述有机材料例如是(但不限于)：聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料。
如图1及图2A所示，遮蔽层110可设置于基板100上位于基板100与绝缘层120之间。在本实施方式中，遮蔽层110的材质例如包括金属、树脂、石墨或其他合适的材料。遮蔽层110例如可以改善第一主动元件TFT1产生光漏电的问题，但本发明不以此为限。
在本实施方式中，第一主动元件TFT1、扫描线SL以及多条数据线DL设置于基板100上。在此需说明的是，图1为阵列基板10的局部上视示意图，仅示意性地示出一个第一主动元件TFT1以及一条扫描线SL交错两条数据线DL，然而本发明不以此为限。任何所属技术领域中具有通常知识者应当能理解，第一主动元件TFT1、扫描线SL以及数据线DL的数量是依据使用者的需求而设置，不以图1所示的数量为限。第一主动元件TFT1分别电性连接至一条扫描线SL及一条数据线DL。详细而言，如图1及2A所示，第一主动元件TFT1包括第一半导体层CH1以及与第一半导体层CH1电性连接的第一源极S1与第一漏极D1。第一主动元件TFT1还包括第一栅极G1。如图1、图2B及图2C所示，于垂直基板100的方向上，第一栅极G1与第一半导体层CH1重叠，且第一栅极G1与第一半导体层CH1之间夹有栅绝缘层130。第一栅极G1与扫描线SL电性连接，且属于同一膜层，但本发明不以此为限。如图2A、图2B及图2C所示，层间绝缘层140设置于栅绝缘层130上。第一源极S1以及第一漏极D1设置于层间绝缘层140上。如图1及图2C所示，第一源极S1与数据线DL电性连接，且属于同一膜层，但本发明不以此为限。第一源极S1通过接触窗134与第一半导体层CH1电性连接。第一漏极D1通过接触窗132与第一半导体层CH1电性连接。在本实施方式中，第一源极S1、第一漏极D1以及数据线DL属于同一膜层，但本发明不以此为限。
在本实施方式中，第一主动元件TFT1是以顶部栅极型薄膜晶体管(top gate TFT)为例说明，但本发明不限于此。根据其他实施方式，上述第一主动元件TFT1也可为底部栅极型薄膜晶体管(bottom gate TFT)或其他适合的薄膜晶体管。在本实施方式中，第一主动元件TFT1例如为低温多晶硅薄膜晶体管(low temperature poly-Si，LTPS)或非晶硅薄膜晶体管(amorphous Si，a-Si)，但本发明不以此为限。
请参考图1及图2A，扫描线SL与数据线DL交错设置且位于不同平面。如图2A所示，扫描线SL设置于栅绝缘层130与层间绝缘层140之间。数据线DL设置于层间绝缘层140的表面141上。在本实施方式中，基于导电性的考量，扫描线SL、数据线DL、第一栅极G1、第一源极S1以及第一漏极D1的材质一般是使用金属材料，但本发明不以此为限。
在本实施方式中，彩色滤光层CF设置于基板100上。如图1、图2A、图2B及图2C所示，彩色滤光层CF可包括彩色滤光图案CF1、彩色滤光图案CF2及彩色滤光图案CF3。彩色滤光图案CF1、CF2、CF3设置于层间绝缘层140上。换言之，阵列基板10是应用了将彩色滤光图案直接整合至像素阵列(color filter on array，COA)的技术。如图1所示，彩色滤光图案CF1可以对应第一主动元件TFT1设置。彩色滤光图案CF2可以设置于彩色滤光图案CF1的右方，而彩色滤光图案CF3可以设置于彩色滤光图案CF1的左方，但本发明不以此为限。如图1、图2A、图2B及图2C所示，彩色滤光图案CF1、CF2、CF3可以于垂直基板100的方向上，部分重叠遮蔽层110、扫描线SL以及数据线DL，但本发明不以此为限。
在本实施方式中，彩色滤光图案CF1、CF2、CF3可分别对应不同颜色的光，但本发明不以此为限。详细而言，彩色滤光图案CF1可对应红色、绿色、蓝色、黄色、白色或其他颜色的光。彩色滤光图案CF2可对应红色、绿色、蓝色、黄色、白色或其他颜色的光。彩色滤光图案CF3可对应红色、绿色、蓝色、黄色、白色或其他颜色的光。在一些实施方式中，彩色滤光图案CF1、CF2、CF3也可部分对应相同颜色的光或全部对应相同颜色的光。
在本实施方式中，遮光层BM对应彩色滤光图案CF1、CF2、CF3彼此的交界处设置。在本实施方式中，遮光层BM配置于彩色滤光层CF上，如图1所示，但本发明并不限于此。在其他实施方式中，遮光层BM可配置在彩色滤光层CF下方。此外，如图1及图2C所示，于垂直基板100的方向上，遮光层BM部分地重叠于数据线DL。在本实施方式中，遮光层BM的材质可包括金属、树脂、石墨或其他合适的材料，但本发明不以此为限。在本实施方式中，如图1所示，于垂直基板100的方向上，彩色滤光层CF以及遮光层BM仅部分的重叠遮蔽层110，而不重叠第一源极S1以及第一漏极D1。如此，第一漏极D1可与像素电极180电性连接(于后文进行详细描述)。
如图1及图2A所示，第一绝缘层160设置于层间绝缘层140的表面141上。第一绝缘层160包括第一凸起物162以及多个第二凸起物164。换言之，第一凸起物162与第二凸起物164属于同一膜层。在本实施方式中，于垂直基板100的方向上，第一绝缘层160的第一凸起物162以及多个第二凸起物164对应地重叠遮蔽层110。第一凸起物162对应第一漏极D1设置，且多个第二凸起物164分别对应多条数据线DL设置。换言之，第一凸起物162于基板100上的垂直投影部分重叠于第一漏极D1于基板100上的垂直投影。第二凸起物164于基板100上的垂直投影部分重叠数据线DL于基板100上的垂直投影。从另一角度而言，如图1及图2A所示，于垂直基板100的方向上，第一凸起物162完全重叠接触窗132并设置于第一漏极D1上，且第一凸起物162于基板100上的垂直投影会位于第一漏极D1于基板100上的垂直投影之内，以使部分第一漏极D1暴露出来。然而，本发明不以此为限，在一些实施方式中，于垂直基板100的方向上，第一凸起物162可以不完全重叠接触窗132，而仅部分地重叠接触窗132。如此，可以暴露出更多第一漏极D1，提升第一漏极D1与第一导电层170(于后文进行详细描述)的接触面积。
在本实施方式中，第一凸起物162以及这些第二凸起物164是利用同一道图案化制程所定义出来的。详细而言，可以在完成数据线DL以及第一漏极D1的图案化制程后，将第一绝缘材料(未示出)形成于层间绝缘层140的表面141上。于垂直基板100的方向上，第一绝缘材料可以重叠遮蔽层110，但本发明不以此为限。在本实施方式中，第一绝缘材料的形成方法可包括物理气相沉积法(physical vapor deposition，PVD)或化学气相沉积法(chemical vapor deposition，CVD)，但本发明不以此为限。在本实施方式中，第一绝缘材料的材质例如包括光阻材料。第一绝缘材料可接着藉由半调式光罩(half tone mask，HTM)、相转移光罩(phase shift mask)、或灰阶光罩(gray tone mask)做为罩幕，以进行微影制程。如此一来，第一绝缘材料可以通过一道图案化制程，便形成具有第一凸起物162以及多个第二凸起物164的第一绝缘层160。换言之，第一凸起物162与第二凸起物164属于同一膜层(均属于第一绝缘层160)，且可以利用同一道光罩定义。因此，在制造阵列基板10的制程中，可以减少所使用的光罩的数量，故能简化制程、减少制程时间并降低制作成本。
如图1及图2A所示，第一导电层170设置于层间绝缘层140上，并且覆盖第一凸起物162以及部分第一漏极D1(例如：不重叠于第一凸起物162的部分第一漏极D1)。藉此，第一导电层170电性连接于第一漏极D1，且第一导电层170能够顺着第一凸起物162向较高的地形延伸。换言之，第一导电层170与第一凸起物162一起于层间绝缘层140上构成一较高的地形。在本实施方式中，第一导电层170的材质可包括金属材料或透明导电材料，但本发明不以此为限。
在本实施方式中，多个第二凸起物164可以分别设置于第一凸起物162的相对两侧。如图1及图2A所示，这些第二凸起物164可包括第一间隙物164A以及第二间隙物164B。第一间隙物164A例如设置于第一凸起物162的右侧，而第二间隙物164B例如设置于第一凸起物162的左侧，但本发明不以此为限。如图1、图2A及图2C所示，第一间隙物164A设置于第一凸起物162右侧的数据线DL上，并于垂直基板100的方向上，重叠部分的数据线DL、第一半导体层CH1以及第一源极S1。换言之，第一间隙物164A可以对应第一主动元件TFT1设置。如图1及图2A所示，第二间隙物164B设置于第一凸起物162左侧的数据线DL上，并于垂直基板100的方向上，重叠部分的数据线DL、第三半导体层CH3以及第三源极S3。第三半导体层CH3以及第三源极S3为第三主动元件TFT3的一部分，且第三主动元件TFT3对应第三彩色滤光图案CF3设置。第三主动元件TFT3相似于第一主动元件TFT1，故于此相关内容不再赘述。基于前文针对第一主动元件TFT1的描述，所属技术领域中具有通常知识者应理解，第三主动元件TFT3包括图1未揭示的栅极与漏极。从另一观点而言，第二间隙物164B可以对应第三主动元件TFT3设置，而与第一主动元件TFT1相邻设置，但本发明不以此为限。
如图2A所示，第一间隙物164A以及第二间隙物164B具有相同的高度H2。换言之，在本实施方式中，多个第二凸起物164具有相同的高度H2。在本文中，第一间隙物164A的高度H2可被定义为层间绝缘层140的表面141至第一间隙物164A的顶面1641A之间的距离。同样地，第二间隙物164B的高度H2可被定义为层间绝缘层140的表面141至第二间隙物164B的顶面1641B之间的距离。从另一观点而言，在本实施方式中，第一间隙物164A的顶面1641A与第二间隙物164B的顶面1641B切齐。
如图2A所示，第一间隙物164A以及第二间隙物164B(亦即第二凸起物164)的高度H2大于第一凸起物162的高度H1。在本文中，第一凸起物162的高度H1可被定义为层间绝缘层140的表面141至第一凸起物162的顶面1621之间的距离。如此，在使阵列基板10组装为显示面板时，相对于第一凸起物162，高度较高的第二凸起物164可作用为提供支撑功能以及维持液晶间距(cell gap)，但本发明不以此为限。
在本实施方式中，第二绝缘层260可以整面性地设置于基板100上。如图2A所示，第二绝缘层260设置于层间绝缘层140上，并覆盖第一凸起物162及第一导电层170。另外，如图2A所示，第二凸起物164凸出于第二绝缘层260。换言之，在本实施方式中，第一间隙物164A的顶面1641A高于第二绝缘层260的表面，以及第二间隙物164B的顶面1641B高于第二绝缘层260的表面。如图2A、图2B及图2C所示，第二绝缘层260还可以覆盖彩色滤光图案CF1、CF2、CF3。从另一角度而言，彩色滤光层CF(包括：彩色滤光图案CF1、CF2、CF3)设置于基板100与第二绝缘层260之间。在本实施方式中，第二绝缘层260的形成方法包括物理气相沉积法(physical vapor deposition，PVD)或化学气相沉积法(chemical vapor deposition，CVD)，但本发明不以此为限。在本实施方式中，第二绝缘层260的材质例如包括氧化硅、氮化硅、氮氧化硅或光阻材料或其他合适的材料。
如图1、图2A、图2B及图2C所示，第二绝缘层260具有开口262。在本实施方式中，开口262于基板100上的垂直投影重叠于第一凸起物162于基板100上的垂直投影。藉此，开口262可以暴露出第一凸起物162的顶面1621上的第一导电层170。在一些实施方式中，开口262于基板100上的垂直投影也可以仅部分地重叠于第一凸起物162于基板100上的垂直投影。任何所属技术领域中具有通常知识者在参照上述实施方式的说明后，应当能理解，开口262的布局并不以图1和图2A至图2C为限，只要开口262能暴露出第一导电层170，以达成使第一漏极D1能与像素电极180(于后文进行详细描述)电性连接的作用即落入本发明的范畴。在本实施方式中，开口262的形成方法可包括以微影蚀刻制程、半调式光罩制程、相转移光罩或灰调式光罩制程对第二绝缘层260进行图案化。当开口262的形成方法采用半调式光罩制程、相转移光罩或灰调式光罩制程时，则第二绝缘层260的形成方法可参照前述关于第一绝缘层160的描述，故于此不再赘述。另外一提的是，于形成开口262的制程中，可一并移除第二绝缘层260对应位于第二凸起物164上的部分，以使第二凸起物164凸出于第二绝缘层260。
在本实施方式中，第二导电层172设置于第二绝缘层260上。如图1、图2A及图2B所示，于垂直基板100的方向上，第二导电层172重叠第一凸起物162并位于第一间隙物164A及第二间隙物164B之间。此外，于垂直基板100的方向上，第二导电层172部份地重叠遮蔽层110以及彩色滤光层CF。需注意的是，图1为了清楚表示及方便说明，仅示出一个第二导电层172对应彩色滤光图案CF1设置。任何所属技术领域中具有通常知识者应当能理解，第二导电层172还可以对应彩色滤光图案CF2以及彩色滤光图案CF3设置，不以图1所示为限。
如图2A所示，第二导电层172通过开口262而电性连接至第一导电层170。如前文所述，电性连接于第一漏极D1的第一导电层170能够顺着第一凸起物162向较高的地形延伸，故第一凸起物162作为第一导电层170的搭接结构，以使第一导电层170从第一漏极D1向上延伸至第二导电层172。从另一观点而言，第二导电层172通过第一导电层170而电性连接至第一漏极D1，以接收来自第一主动元件TFT1的电压或驱动信号。在本实施方式中，第二导电层172的材质包括透明导电材料，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物或其他合适的氧化物或者是上述至少二者的堆迭层，但本发明不以此为限。
如图2A及图2B所示，共用电极层COM设置于第二绝缘层260上。如图2A及图2B所示，于垂直基板100的方向上，共用电极层COM对应并重叠于彩色滤光层CF(包括：彩色滤光图案CF1、CF2、CF3)，但不重叠第一导电层170、第一凸起物162以及第二凸起物164。共用电极层COM部分地重叠第二导电层172、数据线DL以及扫描线SL。如图2B所示，于垂直基板100的方向上，共用电极层COM重叠于第二导电层172，且共用电极层COM与第二导电层172之间夹有第一保护层191。在本实施方式中，第一保护层191的材质例如包括氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆迭层。如此，第二导电层172与共用电极层COM之间会产生储存电容(storage capacitor)。换言之，第二导电层172、第一保护层191以及共用电极层COM可形成储存电容器的架构。如此，可以提升阵列基板10的性能及显示品质。
在本实施方式中，像素电极180设置于共用电极层COM上。如图2A及图2B所示，像素电极180与共用电极层COM之间夹有第二保护层192。详细而言。第二保护层192设置于第一保护层191上，且第二保护层192可以覆盖共用电极层COM。换言之，共用电极层COM位于第一保护层191与第二保护层192之间。第二保护层192位于共用电极层COM与像素电极180之间。藉此，共用电极层COM可与像素电极180分离。在本实施方式中，第二保护层192的材质例如包括氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆迭层。在本实施方式中，第二保护层192的材料与第一保护层191的材料可相同或不同。
如图2A所示，第一保护层191以及第二保护层192分别具有接触窗O1以及接触窗O2。于垂直基板100的方向上，接触窗O1、O2可以重叠第二导电层172以及开口262。接触窗O1、O2的形成方法例如包括对第一保护层191以及第二保护层192进行微影蚀刻制程。另外，如图2A所示，第一保护层191以及第二保护层192未覆盖第一间隙物164A的顶面1641A及第二间隙物164B的顶面1641B。换言之，第二凸起物164凸出于第一保护层191以及第二保护层192。另外一提的是，于形成接触窗O1的制程中，可一并移除第一保护层191对应位于第二凸起物164上的部分，以使第二凸起物164凸出于第一保护层191。同样地，于形成接触窗O2的制程中，可一并移除第二保护层192对应位于第二凸起物164上的部分，以使第二凸起物164凸出于第二保护层192。然而，本发明并不限于此。在其他实施方式中，第一保护层191以及第二保护层192可以覆盖第一间隙物164A的顶面1641A及第二间隙物164B的顶面1641B。
在本实施方式中，如图1及图2B所示，像素电极180可通过第二保护层192的接触窗O2以及第一保护层191的接触窗O1而电性连接至第二导电层172。如前文所述，第二导电层172通过第一导电层170而电性连接至第一漏极D1，故像素电极180通过第二导电层172及第一导电层170而电性连接至第一漏极D1，以接收来自第一主动元件TFT1的电压或驱动信号。在上述的设置下，共用电极COM与像素电极180之间可以产生驱动电场。也就是说，阵列基板10可以采用边缘场切换(Fringe Field Switching，FFS)技术或横向电场(In-Plane-Switching，IPS)技术驱动液晶。然而，本发明不以此为限。在其他实施方式中，阵列基板10可以采用扭转向列(Twisted Nematic，TN)技术驱动液晶。换言之，阵列基板10例如为液晶显示面板(Liquid Crystal Display，LCD)的主动元件阵列基板(active device arraysubstrate)，但本发明不以此为限。在本实施方式中，共用电极层COM与像素电极180的材质包括透明导电材料，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物或其他合适的氧化物或者是上述至少二者的堆迭层，但本发明不以此为限。
如前文所述，电性连接于第一漏极D1的第一导电层170能够顺着第一凸起物162向较高的地形延伸，且像素电极180通过第二导电层172及第一导电层170而电性连接至第一漏极D1，藉此在阵列基板10中，像素电极180能经由一较高的地形而与第一漏极D1电性连接。如此一来，可避免像素电极180于形成的过程中产生缺口或断线。从另一观点而言，在本实施方式中，第一凸起物162可做为能使像素电极180电性连接至第一漏极D1的搭接结构。
在一些实施方式中，阵列基板10也可以不包括第二导电层172。此时，像素电极180可通过接触窗O1、接触窗O2及开口262而电性连接至第一导电层170，以接收来自第一主动元件TFT1的电压或驱动信号。
值得说明的是，由于阵列基板10可通过一道图案化制程而形成包括高度不同的第一凸起物162以及第二凸起物164的第一绝缘层160，因此在阵列基板10的制造过程中所使用的光罩的数量可减少，达成简化制程、减少制程时间并降低制作成本的功效。
此外，在阵列基板10中，第二凸起物164可作用为间隙物，且与第二凸起物164属于同一膜层的第一凸起物162可提供一较高的地形并做为能使像素电极180电性连接至第一漏极D1的搭接结构，藉以避免像素电极180于形成的过程中产生缺口或断线。如此一来，阵列基板10不但具备简化制程、减少制程时间并降低制作成本的优势，还适用COA的技术。
下述实施方式沿用前述实施方式的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，关于省略了相同技术内容的部分说明可参考前述实施方式，下述实施方式中不再重复赘述。
图3为本发明另一实施方式的阵列基板的局部剖面示意图。本实施方式所示的阵列基板10A与图2A所示的阵列基板10类似，主要的差异在于：第二间隙物164B’的高度H3大于第一间隙物164A’的高度H2。详细而言，第一间隙物164A’的高度H2可被定义为层间绝缘层140的表面141至第一间隙物164A’的顶面1641A’之间的距离。第二间隙物164B’的高度H3可被定义为层间绝缘层140的表面141至第二间隙物164B’的顶面1641B’之间的距离。换言之，如图3所示，第一间隙物164A’与第二间隙物164B’具有不同的高度。从另一观点而言，在本实施方式中，第一间隙物164A’的顶面1641A’与第二间隙物164B’的顶面1641B’不切齐。在上述的设置下，第一间隙物164A’例如可作用为次要的间隙物，而第二间隙物164B’则可作用为主要的间隙物，但本发明不以此为限。此外，第一间隙物164A’与第二间隙物164B’的高度H2、H3均大于第一凸起物162的高度H1。如此，阵列基板10A可获致与上述实施方式类似的技术功效。其余部分请参考前述实施方式，在此不赘述。
图4为本发明又一实施方式的阵列基板的局部剖面示意图。本实施方式所示的阵列基板10B与图2A所示的阵列基板10类似，主要的差异在于：第二绝缘层260A除了覆盖第一凸起物162外，还可以覆盖第一间隙物164A以及第二间隙物164B。在本实施方式中，于垂直基板100的方向上，第二绝缘层260具有对应重叠第一间隙物164A的第一顶面263A以及对应重叠第二间隙物164B的第二顶面264A。如图4所示，第一顶面263A与第一间隙物164A之间的距离k1以及第二顶面264A与第二间隙物164B之间的距离k2相同。详细而言，距离k1可被定义为，于垂直基板100的方向上，第一顶面263A至第一间隙物164A的顶面1641A之间的距离。距离k2可被定义为，于垂直基板100的方向上，第二顶面264A至第二间隙物164B的顶面1641B之间的距离。从另一观点而言，在本实施方式中，第一顶面263A与第二顶面264A切齐。如此，阵列基板10B可获致与上述实施方式类似的技术功效。其余部分请参考前述实施方式，在此不赘述。
图5为本发明又一实施方式的阵列基板的局部剖面示意图。本实施方式所示的阵列基板10C与图4所示的阵列基板10B类似，主要的差异在于：对应重叠第一间隙物164A的第一顶面263A与第一间隙物164A之间的距离k1以及对应重叠第二间隙物164B的第二顶面264B与第二间隙物164B之间的距离k2’不同。详细而言，距离k1可被定义为，于垂直基板100的方向上，第一顶面263A至第一间隙物164A的顶面1641A之间的距离。距离k2’可被定义为，于垂直基板100的方向上，第二顶面264B至第二间隙物164B的顶面1641B之间的距离。从另一观点而言，在本实施方式中，第一顶面263A与第二顶面264B不切齐。在上述的设置下，即使第一间隙物164A与第二间隙物164B的高度相同，第一间隙物164A仍可通过第二绝缘层260B而作用为次要的间隙物。第二间隙物164B则可通过第二绝缘层260B而作用为主要的间隙物，但本发明不以此为限。如此，阵列基板10C可获致与上述实施方式类似的技术功效。其余部分请参考前述实施方式，在此不赘述。
图6为本发明再一实施方式的阵列基板的局部剖面示意图。本实施方式所示的阵列基板10D与图3所示的阵列基板10A类似，主要的差异在于：第二绝缘层260C可以覆盖第一间隙物164A’以及第二间隙物164B’。在本实施方式中，于垂直基板100的方向上，第二绝缘层260C具有对应重叠第一间隙物164A’的第一顶面263C以及对应重叠第二间隙物164B’的第二顶面264C。如图6所示，第一顶面263C与第一间隙物164A’之间的距离k1以及第二顶面264C与第二间隙物164B’之间的距离k2相同。详细而言，距离k1可被定义为，于垂直基板100的方向上，第一顶面263C至第一间隙物164A’的顶面1641A’之间的距离。距离k2可被定义为，于垂直基板100的方向上，第二顶面264C至第二间隙物164B’的顶面1641B’之间的距离。从另一观点而言，在本实施方式中，第一间隙物164A’与第二间隙物164B’具有不同的高度，且第一顶面263C与第二顶面264C位于不同的水平面上。因此第一顶面263C与第二顶面264C不切齐。在上述的设置下，即使在分别具有不同高度的第一间隙物164A’与第二间隙物164B’上设置第二绝缘层260C，第一间隙物164A仍可被应用为次要的间隙物。第二间隙物164B则可被应用为主要的间隙物，但本发明不以此为限。如此，阵列基板10D可获致与上述实施方式类似的技术功效。其余部分请参考前述实施方式，在此不赘述。
图7A为本发明另一实施方式的阵列基板的上视示意图。图7B为图7A沿剖面线D-D’的局部剖面示意图。为了方便说明及观察，图7A仅示意性地示出部分构件，而省略示出基板100、绝缘层120、栅绝缘层130、层间绝缘层140、第二绝缘层260、共用电极层COM、第一保护层191及第二保护层192。本实施方式所示的阵列基板10E与图1所示的阵列基板10类似，主要的差异在于：第二主动元件TFT2设置于基板100上，且与第一主动元件TFT1相邻设置。详细而言，如图7A及图7B所示，第二主动元件TFT2设置于第一主动元件TFT1的右侧，并对应彩色滤光图案CF2设置，但本发明不以此为限。在本实施方式中，第一绝缘层160’的第一凸起物162’于基板100上的垂直投影部分重叠多条数据线DL中的至少一者于基板100上的垂直投影。藉此，第一凸起物162’可以横跨数据线DL，并同时重叠第一主动元件TFT1的第一漏极D1以及第二主动元件TFT2的第二漏极D2。
如图1及图7A所示，第二主动元件TFT2与第一主动元件TFT1的材料及结构相似，故不多赘述。简单而言，第二主动元件TFT2与第一主动元件TFT1可以电性连接至相同的扫描线SL。第二主动元件TFT2与第一主动元件TFT1则分别电性连接至不同的数据线DL。第二主动元件TFT2包括第二栅极G2、第二半导体层CH2以及与第二半导体层CH2电性连接的第二源极S2与第二漏极D2。如图7A及图7B所示，第二栅极G2与第二半导体层CH2重叠，且第二栅极G2与第二半导体层CH2之间夹有栅绝缘层130。第二栅极G2与扫描线SL电性连接，且属于同一膜层，但本发明不以此为限。第二源极S2以及第二漏极D2位于层间绝缘层140上。第二源极S2与数据线DL电性连接，且属于同一膜层，但本发明不以此为限。
如图7A及图7B所示，第一凸起物162’横跨数据线DL设置，而对应重叠相邻两个主动元件TFT1、TFT2的漏极D1、D2。详细而言，第一凸起物162’于基板100上的垂直投影部分重叠于第一主动元件TFT1的第一漏极D1于基板100上的垂直投影以及第二主动元件TFT2的第二漏极D2于基板100上的垂直投影。另外，如图7A及图7B所示，于垂直基板100的方向上，第一凸起物162’部分地重叠对应第一漏极D1的接触窗132及部分地重叠对应第二漏极D2的接触窗132，但本发明并不限于此。在其他实施方式中，于垂直基板100的方向上，第一凸起物162’可完全重叠对应第一漏极D1的接触窗132及完全重叠对应第二漏极D2的接触窗132。在本实施方式中，第一凸起物162’部分地重叠接触窗134并设置于第一源极S1上，但本发明不以此为限。
在本实施方式中，相邻的第一导电层170A、170B可以设置于相同的第一凸起物162’上。如图7A及图7B所示，对应第一主动元件TFT1的第一导电层170A设置于层间绝缘层140上，并且覆盖部分第一凸起物162’以及部分第一漏极D1。同样地，对应第二主动元件TFT2的第一导电层170B则覆盖部分第一凸起物162’以及部分第二漏极D2。在上述的设置下，第一导电层170A以及第一导电层170B能够顺着第一凸起物162’向较高的地形延伸。换言之，第一导电层170A、第一导电层170B与第一凸起物162’一起于层间绝缘层140上构成一较高的地形。
在本实施方式中，第一导电层170A可以电性连接至第一漏极D1，且第一导电层170B可以电性连接至第二漏极D2。如图7A及图7B所示，第二导电层172通过开口262而电性连接至第一导电层170A以及第一导电层170B。如前文所述，电性连接于第一漏极D1的第一导电层170A以及电性连接于第二漏极D2的第一导电层170B能够顺着第一凸起物162’向较高的地形延伸，故第一凸起物162’作为第一导电层170A以及第一导电层170B的搭接结构，以使第一导电层170A从第一漏极D1(第一导电层170B则从第二漏极D2)向上延伸至第二导电层172。从另一观点而言，第二导电层172通过第一导电层170A而电性连接至第一漏极D1(通过第一导电层170B而电性连接至第二漏极D2)。换言之，第一凸起物162’可被相邻设置的第一导电层170A以及第一导电层170B共用，但本发明不以此为限。藉此，第一凸起物162’可以应用于具有高解析度需求的阵列基板10E上，提升性能及显示品质。在一些实施方式中，第一凸起物162’也可以重叠更多条数据线DL，被相邻的三个、四个或更多个第一导电层170A共用。藉此，更可以进一步简化制程、减少制程时间并降低制作成本。
另外，如图7A所示，彩色滤光层CF以及遮光层BM不重叠遮蔽层110以及扫描线SL，但本发明不以此为限。如图7A及图7B所示，多个第二凸起物164可以对应地重叠数据线DL以及扫描线SL设置，但本发明不以此为限。此外，如图7B所示，第一保护层191及第二保护层192覆盖第二凸起物164，但本发明不以此为限。从另一观点而言，在本实施方式中，第二凸起物164未凸出于第一保护层191以及第二保护层192。如此，阵列基板10E可获致与上述实施方式类似的技术功效。其余部分请参考前述实施方式，在此不赘述。
图8为应用本发明一实施方式的阵列基板的显示面板的局部剖面示意图。请参考图1及图8，在本实施方式中，显示面板1除了包括如图1及图2A所示的阵列基板10，还包括对向基板300设置于阵列基板10的对向。在本实施方式中，对向基板300的材质可以是玻璃、石英、有机聚合物、或是其它可适用的材料，本发明不以此为限。在一些实施方式中，阵列基板10与对向基板300之间还可以包括液晶分子LC，但本发明不以此为限。换言之，显示面板1例如为液晶显示面板，但本发明不以此为限。
在本实施方式中，对向基板300上设置有第一支撑物310以及第二支撑物320。第一支撑物310是对应于第一间隙物164A设置，而第二支撑物320是对应于第二间隙物164B设置。在本实施方式中，第一支撑物310与第二支撑物320的厚度不同。具体而言，第二支撑物320的厚度大于第一支撑物310的厚度。从另一角度而言，显示面板1例如是将间隙物(photospacer，PS)设置于对向基板300上。如图8所示，于垂直基板100的方向上，第一支撑物310重叠第一间隙物164A，而第二支撑物320重叠第二间隙物164B。第二间隙物164B可以抵顶至第二支撑物320，以提供显示面板1所需的支撑以及液晶间距。第一间隙物164A则不抵顶至第一支撑物310，但本发明不以此为限。在一些实施方式中，第一间隙物164A与第二间隙物164B均可以分别抵顶至第一支撑物310及第二支撑物320。在另一些实施方式中，第一间隙物164A与第二间隙物164B也可以均不抵顶至第一支撑物310及第二支撑物320。
如前文所述，由于包括高度不同的第一凸起物162以及第二凸起物164的第一绝缘层160可通过一道图案化制程而形成，因此在显示面板1的制造过程中所使用的光罩的数量可减少，达成简化制程、减少制程时间并降低制作成本的功效。
此外，在显示面板1中，第一凸起物162可提供一较高的地形并做为能使像素电极180电性连接至第一漏极D1的搭接结构，藉此可避免像素电极180于形成的过程中产生缺口或断线，并使显示面板1提供优良的显示品质。
在一些实施方式中，阵列基板10或对向基板300上还可以设置配向层(未示出)。举例而言，配向层可设置于对向基板300上，位于支撑物310、320与对向基板300之间，但不以此为限。其余部分请参考前述实施方式，在此不赘述。
图9为应用本发明另一实施方式的阵列基板的显示面板的局部剖面示意图。本实施方式所示的显示面板2与图8所示的显示面板1类似，主要的差异在于：第一支撑物310与第二支撑物320A具有相同的厚度。此外，第二间隙物164B’的高度大于第一间隙物164A’的高度。从另一角度而言，显示面板2例如是将间隙物(photospacer，PS)设置于阵列基板10A上。换言之，第一间隙物164A’例如可作用为次要的间隙物，而第二间隙物164B’则可作用为主要的间隙物。在上述的设置下，第二间隙物164B’可以抵顶至第二支撑物320A，以提供显示面板1A所需的支撑以及液晶间距。第一间隙物164A’则不抵顶至第一支撑物310，但本发明不以此为限。在一些实施方式中，第一间隙物164A’与第二间隙物164B’均可以分别抵顶至第一支撑物310及第二支撑物320A。在另一些实施方式中，第一间隙物164A’与第二间隙物164B’也可以均不抵顶至第一支撑物310及第二支撑物320A。其余部分请参考前述实施方式，在此不赘述。
综上所述，本发明一实施方式的阵列基板可通过一道图案化制程而形成包括高度不同的第一凸起物以及第二凸起物的第一绝缘层，藉此在阵列基板的制造过程中所使用的光罩的数量可减少，达成简化制程、减少制程时间并降低制作成本的功效。
此外，在本发明一实施方式的阵列基板中，第二凸起物可作用为间隙物，且与第二凸起物属于同一膜层的第一凸起物可提供一较高的地形并做为能使像素电极电性连接至第一漏极的搭接结构，藉以避免像素电极于形成的过程中产生缺口或断线。如此一来，本发明一实施方式的阵列基板不但具备简化制程、减少制程时间并降低制作成本的优势，还适用COA的技术。
此外，在本发明一实施方式的阵列基板中，第一凸起物的设置使得可避免像素电极于形成的过程中产生缺口或断线，因此包括所述阵列基板的显示面板得以具有优良的显示品质。
再者，在本发明一实施方式的阵列基板中，第一凸起物可被相邻设置的第一导电层所共用，藉此阵列基板可达成高解析度的需求。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (13)
1.一种阵列基板，其特征在于，包括：
一基板；
一第一主动元件，设置于该基板上，该第一主动元件包括一第一半导体层以及与该第一半导体层电性连接的一第一源极与一第一漏极；以及
一第一绝缘层，设置于该基板上，该第一绝缘层包括：
一第一凸起物，设置于该基板上，其中该第一凸起物于该基板上的垂直投影部分重叠于该第一漏极于该基板上的垂直投影；以及
多个第二凸起物，设置于该基板上，其中该些第二凸起物的高度大于该第一凸起物的高度。
2.如权利要求1所述的阵列基板，其特征在于，更包括多条数据线设置于该基板上，且该些第二凸起物于该基板上的垂直投影部分重叠于该些数据线于该基板上的垂直投影。
3.如权利要求1所述的阵列基板，其特征在于，更包括一第二绝缘层设置于该基板上，覆盖该第一凸起物，其中该第二绝缘层具有一开口，该开口于该基板上的垂直投影部分重叠于该第一凸起物于该基板上的垂直投影。
4.如权利要求3所述的阵列基板，其特征在于，更包括一彩色滤光层，设置于该基板与该第二绝缘层之间。
5.如权利要求3所述的阵列基板，其特征在于，更包括：
一第一导电层，覆盖该第一凸起物，且电性连接至该第一漏极；以及
一第二导电层，设置于该第二绝缘层上，且通过该开口以电性连接至该第一导电层。
6.如权利要求5所述的阵列基板，其特征在于，更包括：
一共用电极层，设置于该第二绝缘层上，且不重叠该第一绝缘层；以及
一像素电极，设置于该共用电极层上，且电性连接至该第二导电层。
7.如权利要求1所述的阵列基板，其特征在于，其中该些第二凸起物包括一第一间隙物以及一第二间隙物，该第一间隙物的高度与该第二间隙物的高度相同。
8.如权利要求7所述的阵列基板，其特征在于，更包括一第二绝缘层设置于该基板上，覆盖该第一凸起物、该第一间隙物以及该第二间隙物，其中该第二绝缘层具有对应重叠该第一间隙物的一第一顶面以及对应重叠该第二间隙物的一第二顶面，且于垂直该基板的方向上，该第一顶面至该第一间隙物的距离与该第二顶面至该第二间隙物的距离相同。
9.如权利要求7所述的阵列基板，其特征在于，更包括一第二绝缘层设置于该基板上，覆盖该第一凸起物、该第一间隙物以及该第二间隙物，其中该第二绝缘层具有重叠该第一间隙物的一第一顶面以及重叠该第二间隙物的一第二顶面，且于垂直该基板的方向上，该第一顶面至该第一间隙物的距离与该第二顶面至该第二间隙物的距离不同。
10.如权利要求1所述的阵列基板，其特征在于，其中该些第二凸起物包括一第一间隙物以及一第二间隙物，该第一间隙物的高度与该第二间隙物的高度不同。
11.如权利要求10所述的阵列基板，其特征在于，更包括一第二绝缘层设置于该基板上，覆盖该第一凸起物、该第一间隙物以及该第二间隙物，其中该第二绝缘层具有对应重叠该第一间隙物的一第一顶面以及对应重叠该第二间隙物的一第二顶面，且于垂直该基板的方向上，该第一顶面至该第一间隙物的距离与该第二顶面至该第二间隙物的距离相同。
12.如权利要求1所述的阵列基板，其特征在于，更包括：
一第二主动元件，设置于该基板上，且与该第一主动元件相邻设置，其中该第二主动元件包括一第二半导体层以及与该第二半导体层电性连接的一第二源极与一第二漏极，以及该第一凸起物于该基板上的垂直投影部分重叠于该第一漏极于该基板上的垂直投影以及部分重叠该第二漏极于该基板上的垂直投影。
13.如权利要求12所述的阵列基板，其特征在于，更包括多条数据线设置于该基板上，其中该第一凸起物于该基板上的垂直投影部分重叠于该些数据线中的至少一者于该基板上的垂直投影。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108108859A TWI696866B (zh) | 2019-03-15 | 2019-03-15 | 陣列基板 |
| TW108108859 | 2019-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110854128A true CN110854128A (zh) | 2020-02-28 |
| CN110854128B CN110854128B (zh) | 2022-04-19 |
Family
ID=69596960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910999710.2A Active CN110854128B (zh) | 2019-03-15 | 2019-10-21 | 阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110854128B (zh) |
| TW (1) | TWI696866B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040223109A1 (en) * | 2003-03-28 | 2004-11-11 | Fujitsu Display Technologies Corporation | Liquid crystal panel and method of manufacturing the same |
| KR20080002434A (ko) * | 2006-06-30 | 2008-01-04 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 어레이 기판 및 그 제조 방법 |
| CN103984130A (zh) * | 2014-03-28 | 2014-08-13 | 友达光电股份有限公司 | 像素结构及显示面板 |
| CN108922980A (zh) * | 2018-04-27 | 2018-11-30 | 友达光电股份有限公司 | 触控显示面板 |
-
2019
- 2019-03-15 TW TW108108859A patent/TWI696866B/zh active
- 2019-10-21 CN CN201910999710.2A patent/CN110854128B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040223109A1 (en) * | 2003-03-28 | 2004-11-11 | Fujitsu Display Technologies Corporation | Liquid crystal panel and method of manufacturing the same |
| KR20080002434A (ko) * | 2006-06-30 | 2008-01-04 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 어레이 기판 및 그 제조 방법 |
| CN103984130A (zh) * | 2014-03-28 | 2014-08-13 | 友达光电股份有限公司 | 像素结构及显示面板 |
| CN108922980A (zh) * | 2018-04-27 | 2018-11-30 | 友达光电股份有限公司 | 触控显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110854128B (zh) | 2022-04-19 |
| TW202036105A (zh) | 2020-10-01 |
| TWI696866B (zh) | 2020-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10365524B2 (en) | Liquid crystal display | |
| JP6404379B2 (ja) | 液晶表示装置 | |
| JP4925030B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7477345B2 (en) | Liquid crystal display and method for manufacturing the same | |
| US8325314B2 (en) | Liquid crystal display device and method for fabricating the same | |
| JP3789351B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
| US20050243232A1 (en) | Array substrate for liquid crystal display device and fabricating method thereof | |
| TWI706195B (zh) | 顯示面板 | |
| CN108469696B (zh) | 阵列基板以及显示面板 | |
| KR20190125556A (ko) | 표시 장치 | |
| EP2472310B1 (en) | Fringe field switching liquid crystal display and manufacturing method thereof | |
| KR20050000129A (ko) | 액정 표시 장치 | |
| CN110854128B (zh) | 阵列基板 | |
| KR101222141B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2004061952A (ja) | 液晶表示装置 | |
| WO2013122184A1 (ja) | 液晶ディスプレイの製造方法 | |
| CN110543046A (zh) | 显示面板 | |
| KR20160083177A (ko) | 컬러필터를 포함하는 어레이 기판 | |
| US20230367166A1 (en) | Method of manufacturing active matrix substrate and liquid crystal display device | |
| KR20050121812A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2012137710A (ja) | 液晶表示装置 | |
| KR20110029282A (ko) | 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20120293739A1 (en) | Array substrate for liquid crystal panel and liquid crystal display device equipped with said substrate | |
| WO2012144401A1 (ja) | 表示素子、表示装置、及びテレビ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |