CN110838787B - 一种改善驱动性能的SiC MOSFET主动驱动电路 - Google Patents

一种改善驱动性能的SiC MOSFET主动驱动电路 Download PDF

Info

Publication number
CN110838787B
CN110838787B CN201911116005.XA CN201911116005A CN110838787B CN 110838787 B CN110838787 B CN 110838787B CN 201911116005 A CN201911116005 A CN 201911116005A CN 110838787 B CN110838787 B CN 110838787B
Authority
CN
China
Prior art keywords
circuit
driving
current
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911116005.XA
Other languages
English (en)
Other versions
CN110838787A (zh
Inventor
刘平
李海鹏
黄守道
陈梓健
陈常乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN201911116005.XA priority Critical patent/CN110838787B/zh
Publication of CN110838787A publication Critical patent/CN110838787A/zh
Application granted granted Critical
Publication of CN110838787B publication Critical patent/CN110838787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种改善驱动性能的SiC MOSFET主动驱动电路，本发明引入了漏极电流ID和漏源极电压Vds的瞬时变化状态对SiC MOSFET的开关过程状态进行判断，通过逻辑判断得到作为中间量的开通过程检测判断信号和关断过程检测判断信号，并最终对驱动电流注入控制电路和驱动电流分流电路进行控制，在不同的阶段注入驱动电流Ig2或分流驱动电流Ig3，配合主驱动电路输出的驱动电流Ig1得到多种栅极的驱动电流IG的控制效果，从而使得本发明的主动驱动电路能够在抑制电压电流过冲的同时，保持开关损耗不增加，并使得SiC MOSFET的开关速度基本不受影响。

Description

一种改善驱动性能的SiC MOSFET主动驱动电路
技术领域
本发明涉及电力电子技术领域，更具体地说，涉及一种改善驱动性能的SiCMOSFET主动驱动电路。
背景技术
SiC MOSFET作为极具发展前景的宽禁带半导体器件，所具有的高开关速度、低导通电阻、高热导率等优点，能够大幅减小电感、电容和散热器等元件的体积，可大幅减小电力电子装置的体积、重量和成本，大幅提高***的性能。尽管SiC MOSFET具有多项优势，但其高开关速度也带来了诸多问题。SiC MOSFET极快的开关速度对因封装、布线及应用电路引起的寄生参数和器件自身的结电容等非常敏感，在高压和高开关速度的应用场合，环路内出现很高的dv/dt和di/dt，因寄生参数的存在极易产生开关振荡、过电压过电流以及驱动失效等问题，进而明显降低了SiC MOSFET应用电路的输出能力、电磁兼容性能和可靠性。此外，过电压和过电流的问题的存在必定会带来成本增加和器件容量浪费的问题。由高开关速度和寄生参数所带来的过冲、振荡和电磁干扰问题已成为影响碳化硅器件广泛应用的主要障碍之一。
传统驱动电路无法动态改变驱动参数，为了限制开关过程中的过电压、过电流，一般选择较大的驱动电阻和栅极电容或添加额外的缓冲电路。此外，还可以采用主动驱动电路对器件的各开关阶段进行控制，优化器件的开关特性，降低电压电流过冲。与传统驱动电路的驱动参数(驱动电压、驱动电流、驱动电阻)在开关过程中保持恒定值不同，主动驱动电路是在传统驱动电路中加入有源控制器件，可根据需要在不同的阶段采用不同的驱动电阻、驱动电压或驱动电流进行驱动，调节器件的开关特性，可以在保持开关速度的同时，减小电压尖峰与电流过冲。主动驱动电路可以分为开环式驱动电路和闭环式驱动电路。开环式驱动电路根据SiC MOSFET的开关特性，在不同阶段中分别采用不同的栅极电阻、栅极电压进行驱动，但没有形成闭环反馈，主要有多电平控制法和多驱动电阻控制法等。
多电平控制法通过改变不同阶段的驱动电压控制开关速度，如发明专利(专利号CN201610551724)《一种适用于直流固态功率控制器的SiC MOSFET渐变电平驱动电路及方法》、(专利号CN201810581095)《基于栅极升压的SiC MOSFET驱动电路》等。
多驱动电阻控制法通过改变不同阶段的驱动电阻值控制开关速度，如发明专利(专利号CN201710341561.1)《一种自适应调节驱动电阻的SiC MOSFET驱动电路》、(专利号CN201810175507.9)《优化碳化硅MOSFET开通波形的开环驱动电路》等。
闭环驱动电路主要是通过漏极电流、漏源极电压、栅源极电压或漏极电流变化率、漏源极电压变化率等变化量形成闭环反馈，对SiC MOSFET的开关过程进行控制，使相应的变化量按给定参考值变化，从而抑制开关过程中的电压电流峰值和振荡。闭环驱动控制的实现需要经过检测、模数转换、比较、判断、处理等多个环节，存在较大延时，难以应用到开关速度更快的SiC MOSFET器件中。
因此，目前在抑制过电压过电流的SiC MOSFET多种驱动电路上存在如下的缺陷：
1)采用大阻值驱动电阻或并联栅源极电容：可以有效的降低开关速度，抑制电压电流过冲，但无法对开关阶段独立控制，增加了开关延时和米勒平台时间，在降低电压电流过冲的同时会使开关损耗大幅增加，影响转换器的效率。
2)使用缓冲电路：可以有效降低SiC MOSFET关断过电压，但无法降低开通过电流。此外，缓冲电路需要增加高压器件，会带来较大的附加损耗。
3)多电平控制法：使用多个驱动电源串联或电阻分压网络产生所需驱动电压。电路复杂，驱动电源效率低，在高开关频率时会产生较大的驱动级损耗，难以实现在抑制电压电流过冲的同时减小或不增加开关损耗。
4)多驱动电阻控制法：在电流上升阶段、电流下降阶段切换为较大的驱动电阻，以降低电流变化率，在延时阶段、米勒平台阶段切换为较小的驱动电阻，以加快这些阶段的开关速度。由于SiC MOSFET的开关速度快，需要为电阻切换电路增加更快速的驱动电路。此外，多驱动电阻控制法一般采用CPLD/FPGA等处理器才能对电阻切换进行高精度时间控制，增加了***的成本和复杂性。
5)传统闭环控制型驱动电路：可以较为精确的实现开关过程的波形控制，抑制电压电流尖峰和控制开关损耗，适应性强，但其检测、反馈、处理、驱动的过程存在较长的延时，需要用到高速数模转换芯片、FPGA/CPLD等数字处理器，成本昂贵、实现复杂。
发明内容
(一)技术问题
基于上述的技术缺陷，本发明提供一种克服上述问题或者至少部分地解决上述问题的一种改善驱动性能的SiC MOSFET主动驱动电路，该主动驱动电路结构简单且动作快速可靠，能够抑制SiC MOSFET开关过程的过电压/过电流和振荡，同时控制开关过程的开关损耗减小或不显著增加，以解决电压电流过冲抑制和开关损耗难以兼顾、适应调节能力弱、实现复杂、控制响应慢的问题的缺陷。
(二)技术方案
本发明提供的一种改善驱动性能的SiC MOSFET主动驱动电路，包括dID/dt检测电路、dVDS/dt检测电路、开通过程检测判断电路、关断过程检测判断电路、驱动电流注入控制电路和驱动电流分流控制电路；所述dID/dt检测电路的输入端和输出端分别连接SiCMOSFET的主源极S和开通过程检测判断电路，dVDS/dt检测电路的输入端和输出端分别连接SiC MOSFET的漏极D和关断过程检测判断电路，主驱动电路的PWM驱动电压Vpwm连接到所述开通过程检测判断电路和关断过程检测判断电路的输入端，开通过程检测判断电路和关断过程检测判断电路的输出端都连接到驱动电流注入控制电路和驱动电流分流控制电路的输入端，主驱动电路的输出端、驱动电流注入控制电路和驱动电流分流控制电路的输出端连接到SiC MOSFET的栅极G。
在其中一个实施例中，所述dID/dt检测电路的输出量为辅助源极s和主源极S之间的寄生电感LsS上的感应电压VsS，所述dVDS/dt检测电路的输出量为由分压电阻R7、R8，电容C1、电阻R9和高速运放OP1组成的微分电路的输出电压Vdv，其输出电压的电压值为-(R7/R8)*(C1*R9)*(dVds/dt)，其中Vds为SiC MOSFET的漏源极电压。
在其中一个实施例中，所述开通过程检测判断电路包括限流电阻R1和R2、四个限幅二极管D1～D4构成的双限幅电路、与逻辑门U1和反相器U2，逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，所述开通过程检测判断电路的输入信号为Vpwm和VsS，Vpwm和VsS两者分别经过限流电阻R1和R2、四个限幅二极管D1～D4构成的双限幅电路后连接到与逻辑门U1的输入端，与逻辑门U1的输出端输出控制信号Y1，与逻辑门U1的输出端与反相器U2连接后输出另外一个输出控制信号Y2。
在其中一个实施例中，所述关断过程检测判断电路包括限流电阻R3和R4、四个限幅二极管D5～D8构成的双限幅电路、或非门逻辑门U3和反向器U4，逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，关断过程检测判断电路的输入信号为Vpwm和Vdv，Vpwm和Vdv分别经过限流电阻R3和R4、四个限幅二极管D5～D8构成的双限幅电路后连接到或非门逻辑门U3的输入端，或非门逻辑门U3的输出端输出控制信号Y3，或非门逻辑门U3的输出端与反相器U4连接后输出另外一个输出控制信号Y4。
在其中一个实施例中，所述驱动电流注入控制电路包括由或逻辑门U5、高速信号NMOS管M1～M2、高速信号PMOS管M3和R5、R6组成的电平转换电路和由高速信号PMOS管M4、二极管D1、限流电阻Rx1组成的驱动电流注入电路，Y1和Y3分别作为开通过程检测判断信号和关断过程检测判断信号连接到或逻辑门U5的输入端，或逻辑门U5的输出端Y5连接到M1的栅极，或逻辑门U5的逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee。M1的漏极和源极分别连接到R6的一端和负驱动电压Vee，R6的另外一端连接到M2的栅极、M3的栅极以及R5的一端，R5的另外一端、M2的漏极、M4的源极连接到供电电压Vcc，M3的漏极连接负驱动电压Vee，M2和M3的源极共同连接到M4的栅极，M4的漏极通过D1、Rx1依次串联连接到SiC MOSFET的栅极。
在其中一个实施例中，所述驱动电流分流控制电路包括由与逻辑门U6、高速信号NMOS管M5、二极管D2、限流电阻Rx2组成的驱动电流分流电路，Y2和Y4分别作为开通过程检测判断信号和关断过程检测判断信号连接到与逻辑门U6的输入端，逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，与逻辑门U6的输出端Y6连接到M5的栅极，M5的源极连接到负驱动电压Vee，M5的漏极通过Rx1、D2依次串联连接到SiC MOSFET的栅极。
在其中一个实施例中，所述负驱动电压Vee为-5V，所述供电电压Vcc为+20V。
(三)有益效果
相对于现有技术，本发明在传统SiC MOSFET驱动电路基础上附加了开关过程检测判断电路和栅极电流控制电路以及相应的驱动电路，其实际上属于一种驱动电流动态调整型的SiC MOSFET驱动电路。开关过程检测电路由dID/dt检测电路(SiC MOSFET辅助源极和主源极之间的寄生电感LsS)、dv/dt检测电路和限幅电路组成，判断功能采用简单可靠、延时短的逻辑门电路实现，输出相应的电平信号来驱动栅极电流控制电路增大驱动电流或减小驱动电流。本发明在电流上升阶段和电流下降阶段减小驱动电流，以减小电压电流过冲；在开关延迟阶段、米勒电平阶段、饱和导通和栅极放电彻底关断阶段则增大驱动电流，加速这些阶段，以增加开关速度，可以弥补因电流电压过冲抑制而增加的开关时间，并减小开关损耗。相对于传统用于降低过电压与过电流的驱动优化电路如增大栅极电阻法等，本发明SiCMOSFET主动驱动电路的延迟时间和开关损耗更低。相对于多电平驱动控制方法和多电阻驱动控制方法，实现方式简单，在相同的过电压过电流抑制效果下，开关损耗更小。相对于闭环控制驱动电路，结构简单，易于实现，控制响应速度快，且能更好的满足对SiC MOSFET高速开关过程进行控制的要求。
附图说明
图1为改进前后的SiC MOSFET开通关断波形和驱动电流波形示意图；
图2为本发明SiC MOSFET主动驱动电路的总体结构框图；
图3为本发明实施例中SiC MOSFET主动驱动电路的开通过程检测判断电路和关断过程检测判断电路的电路图；
图4为本发明实施例中SiC MOSFET主动驱动电路的驱动电流控制示意图；
图5为本发明中SiC MOSFET主动驱动电路(AGD)与无驱动电流调节电路(CGD)的测试效果对比图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参见图1可知，SiC MOSFET的开通过程可以分为4个阶段，开通延时阶段、电流上升阶段、电压下降阶段、饱和导通阶段，如图1的t0-t4所示，传统驱动电路的在开关过程中的驱动电流波形如图1中Ig1所示，开关过程中的漏极电流、漏源极电压的波形如图1中Id、Vds所示。理想的SiC MOSFET导通过程是在导通延时阶段有较大的栅极驱动电流IG，以缩短导通时间；在电流上升阶段降低驱动电流以减小di/dt，抑制开通过电流；在电压下降阶段增大驱动电流降低米勒效应影响加快开关速度；在饱和导通阶段增大驱动驱动电流，加快开通过程。
在电流上升阶段，驱动电流仍对栅极电容充电，栅极电压VGS高于导通阈值电压Vth，SiC MOSFET开始导通。根据MOSFET的静态特性，漏极电流可以定义为：
Id＝gm×(VGS(t)-Vth) (1)
对上式(1)两端进行微分，即可获得漏极电流Id的上升斜率，漏极电流Id的上升斜率与栅极驱动电流IG和输入电容Ciss呈函数关系：
Figure BDA0002274062410000091
开通过程的电流过冲值Irr可以用(3)式计算：
Figure BDA0002274062410000092
上述三式中，gm为SiC MOSFET的跨导，Ciss为SiC MOSFET的输入电容(Ciss＝Cgd+Cgs，即栅极漏极之间的电容和栅极源极之间的电容之和)，Vth为SiC MOSFET导通阈值电压,VGS为SiC MOSFET的栅极电压，Qrr为反并联二极管的反向恢复电荷，IG为栅极驱动电流。
由(1)～(3)式可知，开通过程的电流过冲值与漏极电流变化率相关，电流变化率越小，电流过冲值也越小,而电流变化率与栅极驱动电流成正比。因此可以在电流上升阶段减小驱动电流，抑制开通过程电流峰值。
在电压下降阶段，漏极电流Id保持恒定，栅极电压被钳位于米勒电平，此时，栅极驱动电流IG只对米勒电容Cgd充电，漏源极电压下降速率可以表示为(4)式：
Figure BDA0002274062410000093
在电压下降阶段增大驱动电流，可以加快米勒平台过程，缩短开通时间，并减小这一阶段的损耗。
在开通过程的导通延迟阶段和饱和导通阶段，相当于驱动电流给输入电容充电，在这两个阶段增大驱动电流相当于增大充电电流，可以缩短这两个阶段的时间，加快开关速度。
关断过程是开通的逆过程，其各变化量波形如图1中t5～t9所示。在电流下降阶段，由于功率回路寄生电感的影响，SiC MOSFET关断时会产生过电压Uov,可由式(5)计算：
Figure BDA0002274062410000101
Lloop为功率回路的总寄生电感。该阶段的漏极电流变化率仍可由(2)式描述，即在电流下降阶段，减小驱动电流(关断过程的驱动电流方向与开通过程方向相反)，可以抑制关断过程关断过电压。
与开通过程相似，在关断延迟阶段、电压上升阶段和栅极放电阶段增加放电路径，相当于增大驱动电流，可以加快栅极电容放电过程，加快开关速度，并减小损耗。
因此，本发明在上述驱动电流调整策略的控制下的理想驱动电流如图1中IG(红色虚线)所示(实际控制的驱动电流会有所差别)。为实现图1中所示的驱动电流动态调整效果，本发明设计的一种改善驱动性能的SiC MOSFET主动驱动电路的总体结构框图如图2所示，除了本来有的主驱动电路(7)之外，本发明在传统驱动的基础上增加了dID/dt检测电路(1)和dVDS/dt检测电路(2)、开通过程检测判断电路(3)、关断过程检测判断电路(4)、驱动电流注入控制电路(5)和驱动电流分流控制电路(6)，以实现开关过程的驱动电流动态控制。
其中，参见图2～4可知，各个电路之间的连接关系如下：
dID/dt检测电路的输入端和输出端分别连接SiC MOSFET的主源极S和开通过程检测判断电路的输入端，dVDS/dt检测电路的输入端和输出端分别连接SiC MOSFET的漏极D和关断过程检测判断电路，主驱动电路的PWM驱动电压Vpwm输出连接到所述开通过程检测判断电路和关断过程检测判断电路的输入端，主驱动电路的输出端连接到SiC MOSFET的栅极G，开通过程检测判断电路的输出端连接到驱动电流注入控制电路和驱动电流分流控制电路的输入端，关断过程检测判断电路的输出端连接到驱动电流注入控制电路和驱动电流分流控制电路的输入端，驱动电流注入控制电路和驱动电流分流控制电路的输出端连接到SiCMOSFET的栅极G，其中，开通过程检测判断电路、关断过程检测判断电路、驱动电流注入控制电路和驱动电流分流控制电路中都包含逻辑门电路，驱动电流注入控制电路和驱动电流分流控制电路的输出分别为额外注入驱动电流Ig2或分流驱动电流Ig3。
dID/dt检测电路和dVDS/dt检测电路作为检测漏极电流ID和漏源极电压Vds变化状态的电路，dID/dt检测电路用于检测漏极电流ID的变化率，其输出的电压VsS为dID/dt乘以辅助源极和主源极之间寄生电感LSs，通过dID/dt检测电路得到的感应电压VsS和主驱动电路中的PWM驱动电压Vpwm作为开通过程检测判断电路的输入量；dVDS/dt检测电路用于检测开关过程中的漏源极电压变化率，由分压电阻R7、R8和R9、C1和高速运放OP1组成的微分电路构成，其输出电压Vdv的电压值为：Vdv＝-(R7/R8)*(C1*R9)*(dVds/dt)，该电压信号Vdv和主驱动电路中的PWM电压Vpwm输出到关断过程检测判断电路中作为输入量；通过开通过程检测判断电路和关断过程检测判断电路中的双限幅电路和逻辑门电路的逻辑判断后，得出开通过程检测判断信号(Y1和Y2)和关断过程检测判断信号(Y3和Y4)，开通过程检测判断信号和关断过程检测判断信号作为中间状态量，都分别输入到驱动电流注入控制电路和驱动电流分流控制电路中，控制额外注入驱动电流Ig2或分流驱动电流Ig3，并配合主驱动电路所输出的驱动电流Ig1共同对SiC MOSFET的栅极总驱动电流IG进行控制。
本发明中引入漏极电流ID和漏源极电压Vds的变化状态对开关状态进行判断，通过逻辑判断得到开通过程检测判断信号(Y1和Y2)和关断过程检测判断信号(Y3和Y4)，并最终控制在相应的开关阶段额外注入驱动电流Ig2或分流驱动电流Ig3,配合主驱动电路的输出电流Ig1,得到多种栅极驱动电流IG的控制效果(参见表1)，从而使得本发明的主动驱动电路在抑制电压电流过冲的同时，保持开关损耗不增加，使得开关速度基本不受影响。
进一步的，本发明的一个具体实例图3和图4所示，具体结构主要包括：
(1)dID/dt检测电路，包括了辅助源极和主源极之间的寄生电感LsS，辅助源极s接地，，寄生电感LsS上的感应电压VsS(以辅助源极s为参考点，辅助源极s和主源极S之间的电压)即为dID/dt检测电路的输出信号；
(2)dVDS/dt检测电路，该电路为由分压电阻R7、R8，电容C1.、电阻R9和高速运放OP1构成的微分电路所组成，所述dVDS/dt检测电路的输入端通过R7的一端连接SiC MOSFET的漏极，其dVDS/dt检测电路的输出量为电压信号Vdv，其电压信号Vdv的具体值为：Vdv＝-(R7/R8)*(C1*R9)*(dVds/dt)，其中Vds为SiC MOSFET的漏源极电压。
(3)开通过程检测判断电路：包括限流电阻R1和R2、四个限幅二极管D1～D4构成的双限幅电路、与逻辑门U1、反相器U2，逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee(优选为-5V)。开通过程检测判断电路的输入信号包括了PWM驱动电压Vpwm和辅助源极和主源极之间的寄生电感LsS上的感应电压VsS，Vpwm和VsS分别经过限流电阻R1和R2、四个限幅二极管D1～D4构成的双限幅电路后连接到与逻辑门U1的输入端，与逻辑门U1的输出端输出控制信号Y1，与逻辑门U1的输出端与反相器U2连接后输出另外一个输出控制信号Y2，开通过程检测判断信号Y1和Y2状态相反。
(4)关断过程检测判断电路，包括限流电阻R3和R4、四个限幅二极管D5～D8构成的双限幅电路、或非门逻辑门U3、反向器U4。为了采用统一的高低电平信号(逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee)驱动分流电路，减少电平转换环节，缩短控制延迟时间，关断过程检测判断电路的输入信号包括了PWM驱动电压Vpwm和Vdv，Vpwm和Vdv(-dVds/dt)两个输入信号分别经过限流电阻R3和R4、四个限幅二极管D5～D8构成的双限幅电路后连接到或非门逻辑门U3的输入端，或非门逻辑门U3的输出端输出控制信号Y3，或非门逻辑门U3的输出端与反相器U4连接后输出另外一个输出控制信号Y4，关断过程检测判断信号Y3和Y4状态相反。
(5)驱动电流注入控制电路：包括由或逻辑门U5、高速信号NMOS管M1～M2、高速信号PMOS管M3和R5、R6组成的电平转换电路和由高速信号PMOS管M4、二极管D1、限流电阻Rx1组成的驱动电流注入电路。具体的，开通过程检测判断信号Y1和关断过程检测判断信号Y3连接到或逻辑门U5的输入端，或逻辑门U5的输出端Y5连接到M1的栅极，或逻辑门U5的逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，M1的漏极和源极分别连接到R6的一端和负驱动电压Vee，R6的另外一端连接到M2的栅极、M3的栅极以及R5的一端，R5的另外一端、M2的漏极、M4的源极连接到供电电压Vcc(优选为+20V)，M3的漏极连接负驱动电压Vee，M2和M3的源极共同连接到M4的栅极，M4的漏极通过D1、Rx1依次串联连接到SiC MOSFET的栅极，以形成栅极注入控制电流Ig2，从而对栅极驱动电流IG进行控制。
(6)驱动电流分流控制电路：包括由与逻辑门U6、高速信号NMOS管M5、二极管D2、限流电阻Rx2组成的驱动电流分流电路。具体的，开通过程检测判断信号Y2和关断过程检测判断信号Y4连接到与逻辑门U6的输入端，与逻辑门U6的逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，与逻辑门U6的输出端Y6连接到M5的栅极，M5的源极连接到负驱动电压Vee，M5的漏极通过Rx1、D2依次串联连接到SiC MOSFET的栅极，以形成栅极分流控制电流Ig3，从而对栅极驱动电流IG进行控制。
根据以下各个阶段(1)～(8)的状态，参见图1可知，该主动驱动电路的具体工作原理为：
(1)t0～t1:导通延迟阶段，PWM驱动信号为高电平，VsS信号为高电平(已定义0V为高电平)，开通过程检测判断电路的输出为Y1＝1，Y2＝0，而在整个开通过程中Y3＝0、Y4＝1,经过与逻辑门AND2和或逻辑门OR1后，输出Y5＝1(0V)，Y6＝0(Vee)，信号MOS管M1导通，将M2和M3的栅极电压拉低，M2和M3构成的推挽电路输出电压为0.5*(Vcc+Vee)，PMOS管M4的栅极电压低于源极电压，M4导通，为驱动回路注入额外的驱动电流Ig2，驱动电流IG增大为Ig1+Ig2，以加速导通延迟过程。
(2)t1～t2：电流上升阶段，PWM驱动信号为高电平，VsS信号为低电平(VsS<0),开通过程检测判断电路的输出为Y1＝0，Y2＝1，则输出Y5＝0(Vee)1(0V)，Y6＝1(0V)，M4不导通，M5的栅极电压高于源极电压，M5导通，由驱动电源注入的PWM驱动电流Ig1被分流，栅极驱动电流IG变为Ig1-Ig3，驱动电流减小，电流上升过程被延缓，漏极电流变换率减小。
(3)t2～t3、t3～t4:这两个阶段驱动电路的工作情况和t0～t1一样，均为M4导通，M5不导通，驱动电流IG为Ig1+Ig2，以加快这两个过程，减小损耗。
(4)t4～t5:正常导通阶段，该阶段内，Y1＝1，Y2＝0，Y3＝0，Y4＝1，则输出控制信号Y5＝1，Y6＝0，M4导通，M5关断，M4和M5不会同时导通，能够SiC MOSFET栅源极施加正向导通电压，不影响功率回路正常工作。
(5)t5～t6:关断延迟阶段，PWM驱动信号为低电平，-dVds/dt反馈信号为高电平(0V),关断过程检测判断电路的输出为Y3＝0、Y4＝1，而在整个关断过程中，Y1＝0，Y2＝1，经过与逻辑门AND2和或逻辑门OR1后，输出Y5＝0(Vee)，Y6＝1(0V)，M4不导通，而M5导通，SiCMOSFET栅极电容增加了一条放电路径，驱动电流IG由-Ig1变为-Ig1-Ig3,关断延迟过程加快。
(6)t6～t7:电压上升阶段，PWM驱动信号为低电平，-dVds/dt反馈信号为低电平(Vee),关断过程检测判断电路的输出为Y3＝1、Y4＝0,则输出Y5＝1(0V)，Y6＝0(Vee)，将该阶段的输出信号作一定的延时(实际硬件检测判断电路会带来一定的延迟)，使其作用于电流下降阶段，M4导通，M5截止，驱动电流IG变为-Ig1+Ig2，相当于关断过程栅极放电电流减小，延缓了电流下降过程，电流变化率减小，能够一直关断过程中的关断电压过冲。
(7)t7～t8,t8～t9；这两个阶段的驱动电路工作情况和t5～t6一致，即输出控制信号为Y5＝0(Vee)，Y6＝1(0V)，但输出信号须经过短时间的延迟在输出。这两个阶段内M4不导通，而M5导通，驱动电流IG由-Ig1变为-Ig1-Ig3,加快了这两个阶段的进程，并减小损耗。
(8)t9～:正常关断阶段，该阶段内Y1＝0，Y2＝1，Y3＝0，Y4＝1，输出Y5＝0(Vee)，Y6＝1(0V)，M5导通而M4不导通，可以对栅极施加正常的关断负压，不影响功率回路正常工作。
在开通过程和关断过程的控制逻辑如下表1和表2所示，表1～2中分别示出了各阶段控制逻辑对栅极电流IG的最终控制效果。
表1开通过程各阶段控制逻辑表
Figure BDA0002274062410000161
表2关断过程各阶段控制逻辑表
Figure BDA0002274062410000171
本发明的开环的SiC MOSFET主动驱动电路可以通过合理的设置Rg,,Rx1,Rx2来控制相应的驱动效果，其中Rg,,Rx1,Rx2的大小可以控制额外注入驱动电流和驱动电流分流的大小，具体的设置值可以通过驱动过程等效电路分析计算和双脉冲实验验证得到。
参见图1以及图5中本发明相对于传统驱动电路(正常阻值驱动)的开关过程调节效果可知，本发明通过开关过程检测判断电路对开关过程各阶段进行检测，实现对SiCMOSFET开关过程驱动电流的动态调节，可以在抑制电压电流过冲的同时，保持开关损耗不增加，开关速度基本不受影响。本发明相对于普通增大栅极电阻调节，有效降低了延迟时间和开关损耗，可以达到更好的控制效果。
最后，本发明的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种改善驱动性能的SiC MOSFET主动驱动电路，其特征在于，包括dID/dt检测电路、dVDS/dt检测电路、开通过程检测判断电路、关断过程检测判断电路、驱动电流注入控制电路和驱动电流分流控制电路；所述dID/dt检测电路的输入端和输出端分别连接SiC MOSFET的主源极S和开通过程检测判断电路，dVDS/dt检测电路的输入端和输出端分别连接SiCMOSFET的漏极D和关断过程检测判断电路，主驱动电路的PWM驱动电压Vpwm连接到所述开通过程检测判断电路和关断过程检测判断电路的输入端，开通过程检测判断电路和关断过程检测判断电路的输出端都连接到驱动电流注入控制电路和驱动电流分流控制电路的输入端，主驱动电路的输出端、驱动电流注入控制电路和驱动电流分流控制电路的输出端连接到SiC MOSFET的栅极G；所述dID/dt检测电路的输出量为辅助源极s和主源极S之间的寄生电感LsS上的感应电压VsS，所述dVDS/dt检测电路的输出量为由分压电阻R7和R8、电容C1、电阻R9和高速运放OP1组成的微分电路的输出电压Vdv，输出电压Vdv的电压值为-(R7/R8)*(C1*R9)*(dVds/dt)，其中Vds为SiC MOSFET的漏源极电压；所述开通过程检测判断电路包括限流电阻R1和R2、四个限幅二极管D1～D4构成的双限幅电路、与逻辑门U1和反相器U2，逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，所述开通过程检测判断电路的输入信号为Vpwm和VsS，Vpwm和VsS两者分别经过限流电阻R1和R2、四个限幅二极管D1～D4构成的双限幅电路后连接到与逻辑门U1的输入端，与逻辑门U1的输出端输出控制信号Y1，与逻辑门U1的输出端与反相器U2连接后输出另外一个输出控制信号Y2；所述关断过程检测判断电路包括限流电阻R3和R4、四个限幅二极管D5～D8构成的双限幅电路、或非门逻辑门U3和反向器U4，逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，关断过程检测判断电路的输入信号为Vpwm和Vdv，Vpwm和Vdv分别经过限流电阻R3和R4、四个限幅二极管D5～D8构成的双限幅电路后连接到或非门逻辑门U3的输入端，或非门逻辑门U3的输出端输出控制信号Y3，或非门逻辑门U3的输出端与反相器U4连接后输出另外一个输出控制信号Y4；所述驱动电流注入控制电路包括由或逻辑门U5、高速信号NMOS管M1～M2、高速信号PMOS管M3和R5、R6组成的电平转换电路和由高速信号PMOS管M4、二极管D1、限流电阻Rx1组成的驱动电流注入电路，Y1和Y3分别作为开通过程检测判断信号和关断过程检测判断信号连接到或逻辑门U5的输入端，或逻辑门U5的输出端Y5连接到M1的栅极，或逻辑门U5的逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，M1的漏极和源极分别连接到R6的一端和负驱动电压Vee，R6的另外一端连接到M2的栅极、M3的栅极以及R5的一端，R5的另外一端、M2的漏极、M4的源极连接到供电电压Vcc，M3的漏极连接负驱动电压Vee，M2和M3的源极共同连接到M4的栅极，M4的漏极通过D1、Rx1依次串联连接到SiC MOSFET的栅极；所述驱动电流分流控制电路包括由与逻辑门U6、高速信号NMOS管M5、二极管D2、限流电阻Rx2组成的驱动电流分流电路，Y2和Y4分别作为开通过程检测判断信号和关断过程检测判断信号连接到与逻辑门U6的输入端，逻辑高电平定义为0V，逻辑低电平定义为负驱动电压Vee，与逻辑门U6的输出端Y6连接到M5的栅极，M5的源极连接到负驱动电压Vee，M5的漏极通过Rx1、D2依次串联连接到SiC MOSFET的栅极。
2.根据权利要求1所述的主动驱动电路，其特征在于，所述负驱动电压Vee为-5V，所述供电电压Vcc为+20V。
CN201911116005.XA 2019-11-15 2019-11-15 一种改善驱动性能的SiC MOSFET主动驱动电路 Active CN110838787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911116005.XA CN110838787B (zh) 2019-11-15 2019-11-15 一种改善驱动性能的SiC MOSFET主动驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911116005.XA CN110838787B (zh) 2019-11-15 2019-11-15 一种改善驱动性能的SiC MOSFET主动驱动电路

Publications (2)

Publication Number Publication Date
CN110838787A CN110838787A (zh) 2020-02-25
CN110838787B true CN110838787B (zh) 2020-08-25

Family

ID=69575076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911116005.XA Active CN110838787B (zh) 2019-11-15 2019-11-15 一种改善驱动性能的SiC MOSFET主动驱动电路

Country Status (1)

Country Link
CN (1) CN110838787B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628633B (zh) * 2020-05-21 2021-06-22 浙江大学 一种基于辅助脉冲的SiC MOSFET驱动电路
CN113228484B (zh) * 2020-10-30 2022-08-23 深圳市英威腾电气股份有限公司 门极主动控制电路、方法及SiC MOSFET门极主动控制***
CN113067571A (zh) * 2021-03-15 2021-07-02 北京航空航天大学 改善关断特性的碳化硅mosfet驱动电路及控制方法
CN113054972B (zh) * 2021-03-15 2024-06-25 北京航空航天大学 提高开通性能的碳化硅mosfet驱动电路及控制方法
CN113076712B (zh) * 2021-04-06 2022-05-17 武汉羿变电气有限公司 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法
CN114337192B (zh) * 2021-12-27 2023-10-20 广州金升阳科技有限公司 一种外置功率管补偿方法及电路
CN117060689A (zh) * 2023-08-23 2023-11-14 浙江大学 电机与门极驱动器的控制装置、电机驱动设备及电机***

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109842279B (zh) * 2019-02-22 2021-07-02 湖南大学 一种SiC MOSFET开环主动驱动电路
CN110401331A (zh) * 2019-07-30 2019-11-01 湖南大学 一种电动汽车电机控制器的SiC功率器件主动驱动电路

Also Published As

Publication number Publication date
CN110838787A (zh) 2020-02-25

Similar Documents

Publication Publication Date Title
CN110838787B (zh) 一种改善驱动性能的SiC MOSFET主动驱动电路
CN110149042B (zh) 一种具有分段驱动功能的功率管栅极驱动电路
CN111404529B (zh) 一种耗尽型GaN功率器件的分段直接栅驱动电路
CN111211762B (zh) 一种高开通性能的SiC MOSFET驱动电路
US7710187B2 (en) Gate drive circuit
CN109842279B (zh) 一种SiC MOSFET开环主动驱动电路
CN111492582B (zh) 栅极驱动电路
CN113228484B (zh) 门极主动控制电路、方法及SiC MOSFET门极主动控制***
EP2801153B1 (en) Apparatus and method for control of semiconductor switching devices
EP3787164A1 (en) Gate drive circuit and gate drive method
KR102028388B1 (ko) 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치
CN115173676A (zh) 一种抑制过冲尖峰的SiC MOSFET驱动电路
Zhao et al. An intelligent model-based multi-level active gate driver for power semiconductor devices
Stamer et al. New gate driver for online adjustable switching behavior of insulated gate bipolar transistors (IGBTs)
Cao et al. An integrated gate driver based on SiC MOSFETs adaptive multi-level control technique
Mazzola et al. Application of a normally off silicon carbide power JFET in a photovoltaic inverter
Laumen et al. Closed-loop dv/dt control of SiC MOSFETs yielding minimal losses and machine degradation
Bi et al. A novel driver circuit on crosstalk suppression in SiC MOSFETs
Rodal et al. An adaptive current source gate driver for SiC MOSFETs with double gate current injection
CN216699815U (zh) 一种新型驱动拓扑
JP6004988B2 (ja) 電力用半導体素子のゲート制御装置
CN113541455A (zh) 一种SiC MOSFET模块连续可调多等级驱动电路
Xu et al. A Transistor-Based Assist Gate Driver of SiC MOSFET for Crosstalk Suppression in a Phase-Leg Configuration
Lu et al. An Active Gate Driver Design to Reduce Voltage and Current Overshoots for SiC MOSFET Modules
Zhao et al. Active Gate Drive Circuit with Auxiliary Drive Branch for SiC MOSFET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant