CN110785937A - Crc和极化码传输方案 - Google Patents

Abstract

一种用于对控制信息比特序列进行编码的方法，所述方法包括：生成包括编码器的预定比特序列和控制信息比特序列的第一比特序列；基于所述编码器的所述预定比特序列和所述控制信息比特序列生成检错和/或纠错比特序列；以及对包括所述编码器的所述预定比特序列、所述控制信息比特序列和所述检错和/或纠错比特序列的经重新分布的序列进行编码。

Description

CRC和极化码传输方案

背景技术

极化码已经被选择用于5G eMBB(增强型移动宽带)控制信道，也可能被用于mMTC(大型机器类通信)，因为与其他候选编码方案相比，它具有优势。例如，它保证了较低的复杂性，同时实现接近性能的容量水平。

出于辅助极化解码的目的，已经提出了具有J'个比特的CRC构造机制，其中0<＝J'<＝Jmax，针对Jmax，例如，在8的区域中(不排除其他值)。该机制不排除使用J个比特来辅助解码，并且任何PC-冻结比特被视为在J'个比特之中。

以下是示例：

J比特CRC+J'比特CRC+基本极化；

J比特CRC+J'比特分布式CRC+基本极化；

J比特CRC+J'比特奇偶校验比特+基本极化；(Parity-Check-Polar)；

J比特CRC+J'比特哈希序列+基本极化；

(J+J')比特CRC+基本极化。

在上面提到的建议中，存在用于检错的J个CRC比特和J'个(附加)比特，它们可以是被用于纠错目的的CRC、奇偶校验或哈希比特。可以将J'个纠错比特放在非冻结或冻结比特的位置中，这样只要有信息比特和相关联的CRC/奇偶校验或哈希比特可用，就会发生树修剪。在诺基亚，阿尔卡特朗讯上海贝尔于2017年2月在希腊雅典的3GPP TSG RAN WG1会议#88中发表的R1-1703497“Details of CRC distribution of Polar design”中，提出了一种通过分布信息和CRC比特来进行树修剪的分布式方法，这样允许CRC校验发生的时间比通常发生的时间早得多。

然而，我们发现在信息比特内分布CRC比特时存在一些约束。由于每个CRC比特是从大约1/3信息比特计算得出的，因此子信道中的可以放置CRC比特的最前向可以被放在1至3个信息比特之后。此外，由于不可靠的子信道通常是前面或前向的子信道，因此在不可靠的子信道中更可能出现任何错误。因此，如果将CRC比特放置在后向很远的子信道上，则由于已经发生了错误并已对其进行解码和输出，因此该比特可能缺少恢复错误的机会。

发明内容

由此，提供了一种用于对控制信息比特序列进行编码的方法，该方法包括：生成第一比特序列，该第一比特序列包括用于编码器的预定比特序列和控制信息比特序列；基于用于编码器的预定比特序列和控制信息比特序列生成检错和/或纠错比特序列；以及对经重新分布的序列进行编码，该经重新分布的序列包括：用于编码器的预定比特序列、控制信息比特序列和检错和/或纠错比特序列。

生成包括用于极化编码器的预定比特序列和控制信息比特序列的第一比特序列可以包括：连接预定比特序列和控制信息比特序列以形成第一比特序列。

该方法可以还包括：将第一置换映射应用于第一比特序列以生成第二比特序列，使得预定比特序列中的至少一个比特被分布在信息比特序列内。

该方法可以还包括：通过以下操作生成第一置换映射：定义将被用于生成第j'个检错和/或纠错比特的信息比特的最小数目m_j；以及确定被用于生成检错和/或纠错比特的预定比特的数目，从检错和/或纠错生成器的一部分开始，对来自生成器的、与检错和/或纠错生成器中的一部分相关联的、等于1的元素的数目进行计数；在元素的数目小于或等于预定比特数目的情况下，将置换映射的由该数目的元素定义的一部分设置为预定比特部分；在元素的数目大于预定比特数目的情况下，将该数目元素中的、置换映射中的该数目预定比特的数目设置为被选择作为预定的；确保在置换映射的一部分中至少剩余最小数目的信息比特；将可用于生成检错和/或纠错比特的预定比特数目减少更早定义的预定比特数目的数目；将置换映射中的具有等于1的部分设置为预定比特，直到对于置换映射的部分，剩余的最小信息比特数元素的数字等于1；针对置换映射的另一部分重复。

该方法可以还包括：通过以下操作生成第一置换映射：定义将被用于生成第j'个检错和/或纠错比特的信息比特的最小数目m_j；以及，确定被用于生成检错和/或纠错比特的冻结比特数目；从检错和/或纠错生成器矩阵G的列j开始，利用索引值k进行循环，其中k＝j+1至n；对来自检错和/或纠错生成器矩阵G的列j和k中的等于1的元素的数目进行计数；在元素的数目小于或等于冻结比特数目的情况下，那么将由元素的数目定义的行设置为冻结比特行；在元素的数目大于冻结比特数目的情况下，将除该元素的数目之外的数目的冻结比特行设置为冻结的；确保该列中至少剩余最小数目的信息比特；将可用于生成检错和/或纠错比特的冻结比特的数目减少在该循环中定义的冻结行的数目；结束循环并且将映射的具有等于1的元素的所有行设置为冻结的，直到对于该列，剩余m_j个元素等于1；针对下一列j＝j+1，利用索引k重复该循环。

基于用于编码器的预定比特序列和控制信息比特序列生成检错和/或纠错比特序列可以包括：将生成器函数应用于第二比特序列。

该方法可以还包括：连接检错和/或纠错比特序列与第二比特序列以生成第三比特序列。

该方法可以还包括：针对第三比特序列内的任何预定比特生成索引或序号；从第三比特序列去除任何预定比特，其中索引或序号被传递给解码器，以便在应用检错和/或纠错之前基于所存储的预定比特的索引或序号添加预定比特。

该方法可以还包括：将第二置换映射应用于第三比特序列以生成第四比特序列；以及将第三置换映射应用于第四比特序列以生成第五比特序列。

第三置换映射和第四置换映射中的一个置换映射可以被配置为将检错和/或纠错比特序列中的至少一个比特分布在第一序列比特内，并且第三置换映射和第四置换映射中的另外一个置换映射被配置为生成比特序列，使得第五比特序列适合于映射到子信道以用于编码。

被配置为将检错和/或纠错比特序列中的至少一个分布在第一序列比特函数内的映射可以被配置为执行以下中的至少一项：将特定的检错和/或纠错比特分配为与其对应的信息比特相邻；将特定的检错和/或纠错比特分配为恰好在对应信息比特前面；将特定的检错和/或纠错比特分配为在对应信息比特的内部；将特定的检错和/或纠错比特分配为恰好在对应信息比特之后，其中对应信息比特是用于生成检错和/或纠错比特的那些信息比特。

映射可以被配置为在具有更多的对应信息比特的检错和/或纠错比特之前映射具有更少的对应信息比特的检错和/或纠错比特。

被配置为生成比特序列使得第五比特序列适合于映射到子信道以进行编码的第三置换映射和第四置换映射中的另外一个置换映射可以包括置换信息比特和预定比特，使得预定比特可以被直接映射到最差子信道。

该方法可以还包括：将第五比特序列映射到子信道以用于编码，其中映射包括以下中的一项：仅在至少一个检错和/或纠错比特从其被生成的对应信息比特之后，将至少一个检错和/或纠错比特映射到子信道；仅在至少一个检错和/或纠错比特从其被生成的对应信息比特之前或中间，映射至少一个检错和/或纠错比特；将至少一个检错和/或纠错比特和对应信息比特映射到最差子信道；将对应信息比特映射到最差信道上，并且仅在第一对应信息比特之前映射检错和/或纠错比特；将对应信息比特映射到最差信道上，并且仅在最后一个对应信息比特之后映射检错和/或纠错比特；以及将对应信息比特映射到最差信道上，并且在对应信息比特的中间映射检错和/或纠错比特。

检错和/或纠错比特可以包括循环冗余检验比特。

编码可以是极化编码并且预定比特可以是冻结比特。

由此，还提供了一种用于对控制信息比特序列进行编码的装置，该装置包括：处理器和包括计算机程序代码的存储器，其中存储器和计算机程序代码被配置为与处理器一起使该装置：生成第一比特序列，该第一比特序列包括用于编码器的预定比特序列和控制信息比特序列；基于用于编码器的预定比特序列和控制信息比特序列生成检错和/或纠错比特序列；以及对经重新分布的序列进行编码，该经重新分布的序列包括：用于编码器的预定比特序列、控制信息比特序列和检错和/或纠错比特序列。

可以使生成包括极化编码器的预定比特序列和控制信息比特序列的第一比特序列的装置进一步：连接预定比特序列和控制信息比特序列以形成第一比特序列。

可以进一步使该装置将第一置换映射应用于第一比特序列以生成第二比特序列，使得预定比特序列中的至少一个比特被分布在信息比特序列内。

可以进一步使该装置通过以下操作生成第一置换映射：定义将被用于生成第j'个检错和/或纠错比特的信息比特的最小数目m_j；以及确定被用于生成检错和/或纠错比特的预定比特数目，从检错和/或纠错生成器的一部分开始，对来自生成器的、与检错和/或纠错生成器中的一部分相关联的、等于1的元素的数目进行计数；在元素的数目小于或等于预定比特数目情况下，将置换映射的由该数目元素定义的一部分设置为预定比特部分；在元素的数目大于预定比特数目的情况下，将该数目的元素中的、置换映射的该数目的预定比特部分设置为被选择作为预定的；确保置换映射的一部分中至少剩余最小数目的信息比特；将可用于生成检错和/或纠错比特的预定比特的数目减少更早定义的预定比特数目的部分；将置换映射中的具有等于1的元素的部分设置为预定的比特，直到对于置换映射的部分，剩余的最小数目的信息比特的元素的数字等于1；针对置换映射的另一部分重复。

可以进一步使该装置通过以下操作生成第一置换映射：定义将被用于生成第j'个检错和/或纠错比特的信息比特的最小数目m_j；确定被用于生成检错和/或纠错比特的冻结比特数目；从检错和/或纠错生成器矩阵G的列j开始，利用索引值k进行循环，其中k＝j+1至n；对来自检错和/或纠错生成器矩阵G的列j和k中的等于1的元素的数目进行计数；在元素的数目小于或等于冻结比特数目的情况下，那么将由元素的数目定义的行设置为冻结比特行；在元素的数目大于冻结比特数目的情况下，将除该元素的数目之外的数目的冻结比特行设置为冻结比特行；确保该列中至少剩余最小数目的信息比特；将可用于生成检错和/或纠错比特的冻结比特数减少在该循环中定义的冻结行的数目；结束循环并且将映射的具有等于1的元素的所有行设置为冻结的，直到对于该列，剩余m_j个元素等于1；针对下一列j＝j+1，利用索引k重复该循环。

可以使基于用于编码器的预定比特序列和控制信息比特序列生成检错和/或纠错比特序列的装置将生成器函数应用于第二比特序列。

可以进一步使该装置将检错和/或纠错比特序列与第二比特序列连接以生成第三比特序列。

可以进一步使该装置：针对第三比特序列内的任何预定比特生成索引或序号；从第三比特序列去除任何预定比特，其中索引或序号被传递给解码器，以便在应用检错和/或纠错之前基于所存储的预定比特的索引或序号来添加预定比特。

可以进一步使该装置：将第二置换映射应用于第三比特序列以生成第四比特序列；以及将第三置换映射应用于第四比特序列以生成第五比特序列。

第三置换映射和第四置换映射中的一个置换映射可以被配置为将检错和/或纠错比特序列中的至少一个分布在第一序列比特内，并且第三置换映射和第四置换映射中的另外一个置换映射被配置为生成比特序列，使得第五比特序列适合于映射到子信道以用于编码。

被配置为将检错和/或纠错比特序列中的至少一个分配在第一序列比特函数内的映射可以被配置为执行以下中的至少一项：将特定的检错和/或纠错比特分布为与其对应的信息比特相邻；将特定的检错和/或纠错比特分布为恰好在对应信息比特之前；将特定的检错和/或纠错比特分布为在对应信息比特的内；将特定的检错和/或纠错比特分布为恰好在对应信息比特之后，其中对应信息比特是被用于生成检错和/或纠错比特的那些信息比特。

映射可以被配置为在映射具有更多的对应信息比特的检错和/或纠错比特之前映射具有更少的对应信息比特的检错和/或纠错比特。

被配置为生成比特序列使得第五比特序列适合于映射到子信道以用于编码的第三置换映射和第四置换映射中的另外一个置换映射可以包括：置换信息比特和预定比特，使得预定比特可以被直接映射到最差子信道。

可以进一步使该装置：将第五比特序列映射到子信道以用于编码，其中映射可以使该装置执行以下中的其中一项：仅在至少一个检错和/或纠错比特从其被生成的对应信息比特之后，将至少一个检错和/或纠错比特映射到子信道；仅在至少一个检错和/或纠错比特从其被生成的对应信息比特之前或中间，映射至少一个检错和/或纠错比特；将至少一个检错和/或纠错比特和对应信息比特映射到最差子信道；将对应信息比特映射到最差信道上，并且仅在第一对应信息比特之前映射检错和/或纠错比特；以及，将对应信息比特映射到最差信道上，并且仅在最后一个对应信息比特之后映射检错和/或纠错比特；以及将对应信息比特映射到最差子信道上，并且仅在对应信息比特的中间映射检错和/或纠错比特。

检错和/或纠错比特可以包括循环冗余检验比特。

编码可以是极化编码并且预定比特可以是冻结比特。

由此，还提供了一种用于对控制信息比特序列进行编码的装置，该装置包括：用于生成第一比特序列的部件，该第一比特序列包括用于编码器的预定比特序列和控制信息比特序列；用于基于用于编码器的预定比特序列和控制信息比特序列生成检错和/或纠错比特序列的部件；以及用于对经重新分布的序列进行编码的部件，该经重新分布的序列包括：用于编码器的预定比特序列、控制信息比特序列和检错和/或纠错比特序列的。

用于生成包括用于极化编码器的预定比特序列和控制信息比特序列的第一比特序列的部件可以包括：用于连接预定比特序列和控制信息比特序列以形成第一比特序列的部件。

该装置可以还包括：用于将第一置换映射应用于第一比特序列以生成第二比特序列，使得预定比特序列中的至少一个比特被分布在信息比特序列内的部件。

该装置可以还包括：用于通过以下操作生成第一置换映射的部件：定义将被用于生成第j'个检错和/或纠错比特的信息比特的最小数目m_j；以及确定被用于生成检错和/或纠错比特的预定比特数目，从检错和/或纠错生成器的一部分开始，对来自生成器的、与检错和/或纠错生成器的一部分相关联的、的等于1元素的数目进行计数；在元素的数目小于或等于预定比特数目的情况下，将置换映射的、由该数目的元素定义的一部分设置为预定比特部分；在元素的数目大于预定比特数目的情况下，将该数目的元素中的、置换映射的数目的预定比特部分设置为被选择作为预定的；确保置换映射的一部分中至少剩余最小数目的信息比特；将可用于生成检错和/或纠错比特的预定比特数目减少更早定义的预定比特部分的数目；将置换映射中的具有等于1的元素的部分设置为预定的比特，直到对于置换映射的部分，剩余的最小数目的信息比特的元素的数字等于1；针对置换映射的另一部分重复。

该装置可以进一步包括：用于通过以下操作生成第一置换映射的部件：定义将被用于生成第j'个检错和/或纠错比特的信息比特的最小数目m_j；确定被用于生成检错和/或纠错比特的冻结比特数目；从检错和/或纠错生成器矩阵G的列j开始，利用索引值k进行循环，其中k＝j+1至n；对来自检错和/或纠错生成器矩阵G的列j和k的、等于1的元素的数目进行计数；在元素的数目小于或等于冻结比特数的情况下，那么将由元素的数目定义的行设置为冻结比特行；在元素的数目大于冻结比特数的情况下，将除该元素的数目之外的冻结比特行设置为冻结的；确保该列中至少剩余最小数目的信息比特；将可用于生成检错和/或纠错比特的冻结比特的数目减少在该循环中定义的冻结行的数目；结束循环并且将映射的具有等于1元素的所有行设置为冻结的，直到对于该列，剩余m_j个元素等于1；针对下一列j＝j+1，利用索引k重复该循环。

用于基于用于编码器的预定比特序列和控制信息比特序列生成检错和/或纠错比特序列的部件可以包括：用于将生成器函数应用于第二比特序列的部件。

该装置可以还包括：用于将检错和/或纠错比特序列与第二比特序列连接以生成第三比特序列的部件。

该装置可以还包括：用于针对第三比特序列内的任何预定比特生成索引或序号的部件；用于从第三比特序列去除任何预定比特的部件，其中索引或序号被传递给解码器，以便在应用检错和/或纠错之前基于所存储的预定比特的索引或序号添加预定比特。

该装置可以还包括：用于将第二置换映射应用于第三比特序列以生成第四比特序列的部件；以及用于将第三置换映射应用于第四比特序列以生成第五比特序列的部件。

第三置换映射和第四置换映射中的一个置换映射可以被配置为将检错和/或纠错比特序列中的至少一个比特分布在第一序列比特内，并且第三和第四置换映射中的另外一个置换映射被配置为生成比特序列，使得第五比特序列适合于映射到子信道以用于编码。

用于被配置为将检错和/或纠错比特序列中的至少一个比特分布在第一序列比特函数内的映射的部件可以被配置为执行以下中的至少一项：将特定的检错和/或纠错比特分布在与其对应的信息比特相邻；将特定的检错和/或纠错比特分布在恰好在对应信息比特之前；将特定的检错和/或纠错比特分布在对应信息比特的内部；将特定的检错和/或纠错比特分布为恰好在对应信息比特之后，其中对应信息比特是用于生成检错和/或纠错比特的那些信息比特。

用于映射的部件可以被配置为在映射具有更多的对应信息比特的检错和/或纠错比特之前映射具有更少的对应信息比特的检错和/或纠错比特。

被配置为生成比特序列使得第五比特序列适合于映射到子信道以用于编码的第三置换映射和第四置换映射中的另外一个置换映射可以包括置换信息比特和预定比特，使得预定比特可以被直接映射到最差子信道。

该装置可以还包括：用于将第五比特序列映射到子信道以用于编码的部件，其中映射包括以下中的一项：仅在至少一个检错和/或纠错比特从其被生成的对应信息比特之后，将至少一个检错和/或纠错比特映射到子信道；仅在至少一个检错和/或纠错比特从其被生成的对应信息比特之前或中间，映射至少一个检错和/或纠错比特；将至少一个检错和/或纠错比特和对应信息比特映射到最差子信道；将对应信息比特映射到最差信道上，并且仅在第一对应信息比特之前映射检错和/或纠错比特；将对应信息比特映射到最差信道上，并且仅在最后一个对应信息比特之后映射检错和/或纠错比特；以及将对应信息比特映射到最差子信道上，并且在对应信息比特的中间映射检错和/或纠错比特。

检错和/或纠错比特可以包括循环冗余检验比特。

编码可以是极化编码并且预定比特可以是冻结比特。

由此，还提供了一种计算机程序产品，包括程序代码部件，该程序代码部件在被加载到计算机中时控制计算机执行本文描述的方法步骤。

附图说明

在下文中，仅通过示例的方式参照附图详细描述根据本发明的实施例的技术的示例，其中：

图1图示了本发明的实施例可以被实现在其中的环境的一个示例；

图2图示了用于在图1的UE处使用的装置的一个示例；

图3图示了用于在图1的eNB处使用的装置的一个示例；

图4图示了根据一些实施例的用于在图1至3的UE和eNB中使用的示例编码器；

图5是根据一些实施例的图4所示的编码器的操作的流程图；

图6是根据一些实施例的图5所示的生成F1映射的操作的流程图；以及

图7是示出了根据一些实施例的针对E_s/N₀的BLER以显示图5所示的编码器的效果的图。

具体实施方式

下面仅通过示例的方式详细描述根据本发明的实施例的技术。

进一步详细讨论的概念讨论了灵活的CRC分布方案的设计，以实现CRC比特具有对被映射到子信道的更高的灵活性，并因此可以在过程的早期用于辅助极化编码。

在一些实施例中，还可以关于奇偶校验或哈希比特来使用本文公开的分配，其中奇偶校验或哈希比特是这样分配的，使得它们可以与信息比特一起解码并且被用于实现提前终止。

图1示意性地示出了位于由无线网络基础设施节点操作的小区的覆盖区域(其在下面通常被称为基站(BS))内的四个用户设备(UE)(例如，诸如智能手机等高复杂性设备、诸如机器类通信(MTC)设备等低复杂性设备或任何其他类型的无线通信设备)8的示例。图1仅示出了少量基站，但是无线电接入网通常包括大量基站，每个基站操作一个或多个小区。

无线电接入网的每个BS 2通常被连接到一个或多个核心网实体和/或移动管理实体等，但是为了简洁，这些其他实体从图1中被省略。

图2示出了用于每个UE 8的装置的示例的示意图。UE8可以被用于各种任务，诸如，拨打和接收电话呼叫，从数据网络接收数据和向数据网络发送数据以及例如体验多媒体或其他内容。UE 8可以是至少能够从BS 2进行的无线电传输中恢复数据/信息并且进行BS 2可以从中恢复数据/信息的无线电传输的任何设备。用户设备(UE)8的非限制性示例包括智能手机、平板计算机、个人计算机和没有任何用户界面的设备，诸如，针对机器类通信(MTC)所设计的设备。

参考图2，根据被存储在存储器32处的程序代码操作的基带处理器34经由射频(RF)前端36和天线38控制无线电信号的生成和传输。RF前端36可以包括模拟收发器、滤波器、双工器和天线开关。而且，天线38、RF前端36和基带处理器34的组合从无线电信号中恢复数据/信息，该无线电信号从例如BS 2到达UE 8。UE 8还可以包括应用处理器(未示出)，该应用处理器生成用于经由无线电信号传输的用户数据，并且处理基带处理器34从无线电信号中恢复并存储在存储器32处的用户数据。

应用处理器和基带处理器34可以被实现为单独的芯片或被组合成单个芯片。存储器32可以被实现为一个或多个芯片。存储器32可以包括只读存储器和随机存取存储器两者。可以在一个或多个电路板上提供以上元件。

UE可以包括在图2中没有示出的附加的其他元件。例如，UE 8可以包括诸如键盘、语音命令识别设备、触敏屏幕或触摸板、其组合等的用户界面，用户可以经由其控制UE 8的操作。UE8还可以包括显示器、扬声器和麦克风。此外，UE 8可以包括到其他设备和/或用于将外部附件(例如，免提设备)连接至它的适当连接器(有线或无线)。

图3示出了用于在图1的BS 2处使用的装置的示例。根据被存储在存储器22处的程序代码进行操作的基带处理器20(a)经由RF前端24和天线26的组合来控制无线电信号的生成和传输；以及(b)从无线电传输中恢复控制信息/数据，该无线电传输从例如UE 8到达BS。RF前端可以包括模拟收发器、滤波器、双工器和天线开关。处理器20和存储器22都可以被实现为一个或多个芯片。存储器22可以包括只读存储器和随机存取存储器。可以在一个或多个电路板上提供以上元件。该装置还包括用于与一个或多个其他实体(诸如，例如，核心网实体、移动管理实体和同一接入网中的其他基站)进行数据传输的接口28。

应该了解的是，上述图2和3中的每个图所示出的装置可以包括不直接与此后描述的本发明的实施例有关的另外的元件。

如先前所讨论的，在应用极化编码器之前，可以将CRC比特分布在信息比特之间。例如，其中：

a0、a1、...、ak表示将被传输的信息比特(k+1比特)。

在CRC编码后，在上述比特序列之后添加CRC比特c，以创建比特序列：

a0，a1，...，ak，c0，c1，...，cn

其中，存在n+1个CRC比特。

然后对这些比特执行置换操作，使得CRC比特可以在信息比特之间移动。该操作由函数F表示，并且函数F的输出可以被显示为：

F(a0、a1、...、ak、c0、c1、...、cn)

在极化编码期间，信息比特被映射到所选子信道上，即，作为空闲比特，并且未选择的子信道被用于冻结比特。

在下文中相对于图4至图X所示的实施例中所讨论的概念是这样一种概念，其中CRC比特是从部分/全部信息比特和部分/全部冻结比特生成的。

例如，图4示出了适合于实现一些实施例的示例***。该***包括第一(F1)映射器401。F1映射器401被配置为接收信息k+1个比特

a0，a1，...，ak，

并且此外，接收用于极化编码器的m+1个冻结比特

f0，f1，...，fm。

因此，输入到F1映射器401的序列是组合

f0，f1，...，fm，a0，a1，...，ak。

F1映射器401然后可以将F1置换映射应用于序列以生成

F1(f0，f1，...，fm，a0，a1，...，ak)

然后将其传递到CRC生成器402。然后，CRC生成器402可以生成CRC序列c0、c1、...、cn，并且将其附加或连接到该序列以形成

F1(f0，f1，...，fm，a0，a1，...，ak)，c0，c1，...，cn.。

然后将该序列传递到第二(F)映射器403。该F映射器403被配置为对经连接的序列应用置换F以将CRC比特分布在信息比特内并且生成

F(F1(f0，f1，...，fm，a0，a1，...，ak)，c0，c1，...，cn)

然后将该序列传递到第三(F2)映射器404。该F2映射器404被配置为处理该序列以生成

F2(F(F1(f0，f1，...，fm，a0，a1，...，ak)，c0，c1，...，cn))

然后可以将该序列传递到子信道映射器405。子信道映射器404可以被配置为将序列映射到子信道上以用于极化编码。

子信道映射器405的输出可以被传递到极化编码器406。极化编码器406被配置为对子信道映射器405的输出应用极化编码(以及可选的速率匹配)，以生成具有被分布在信息比特内的CRC比特的经极化编码的信息比特。

在一些实施例中，可以将F2映射器404放置在F映射器404之前，换言之，可以在F处理之前应用F2处理。

关于接收器，然后以与极化解码、F2逆操作、F逆映射、F1逆映射等相反的顺序执行操作。

关于图5，示出了由图4所示的***执行的操作。

因此，例如，第一操作是接收/确定信息比特和冻结比特然后进行连接中的一项，如在图5中通过步骤501所示。

以下操作是通过步骤503将置换F1应用于图5所示的经连接的序列之一。

如果通过步骤505生成图5所示的CRC编码比特之一，则进行下一操作。

在生成了CRC编码比特之后，它们便通过步骤507被连接到图5所示的F1操作的序列。

下一操作是通过步骤509对包括CRC编码比特的组合的序列应用置换F，以将CRC比特分布在信息比特之间，如图5所示。

在应用了置换以将CRC比特分布在信息比特之间之后，以下操作是通过步骤511应用图5所示的另一F2置换之一(在一些实施例中，步骤511可以发生在步骤509之前)。

在应用了F2置换之后，然后可以通过步骤513，如图5所示将比特序列映射到的子信道。

然后可以通过步骤515对映射的子信道比特序列进行极化编码(并且可选地进行速率匹配)，如图5所示。

关于图6，示出了冻结比特和信息比特的置换的生成的流程图，示出了由F1映射器401应用的F1映射。

在一些实施例中，其中G是CRC生成器矩阵，并且冻结比特被设置为零(尽管任何预定值是可行的)。此外，在该示例中，存在将被生成的n个CRC比特。

第一，如在图6中通过步骤601所示，定义了将用于生成第j个CRC比特的每个CRC比特的信息比特的最小数目m_j。

第二，如在图6中通过步骤603所示，针对被用于生成CRC比特的多个冻结比特定义值Ze。

第三，对于被定义为列j的G的列，初始化循环k

针对k＝j+1至n

针对矩阵G，值R_jk被定义为列j和k中的等于1的元素的数目。

如果R_jk＜＝Ze，那么将R_jk行设置为冻结的(换言之，传输该行上上的冻结比特)。

如果R_jk＞Ze，则将R_jk之外的Ze行设置为冻结的，并且结束k和j循环。

同时，确保剩余至少m_j个元素等于1。

然后设置Ze＝Ze-F_k，其中F_k最终是针对循环k的冻结行的数目，并且结束k循环，使得k循环完成，如在图6中通过步骤605所示。

将具有元素1的所有行设置为冻结的，直到对于列j剩余m_j个元素，如在图6中通过步骤607所示。

此外，如在图6中通过步骤609所示设置j＝j+1，然后循环回步骤605，以针对下一列(j+1)重复。

在一些实施例中，其中存在K个信息比特并且极化编码母码为N，在CRC生成中使用的冻结比特数可以为K/3左右，使得这些冻结比特可以被用于减少相关信息比特数目以将特定的CRC比特数目生成为很小的数目。

为了减少针对两个CRC比特的相关信息比特的数目，所需的冻结比特数大约为K/3+K/3-X，其中X是G中的针对具有共同值1的两个CRC比特的行的数目。可以类似地估计更多CRC比特所需的冻结比特数目。

在一些其他实施例中，每次所有冻结比特都被用来生成CRC比特。

在一些实施例中，F2映射器404被配置为使得再次对信息比特和冻结比特进行置换，使得可以将冻结比特直接映射到最差子信道。因此，在这种实施例中，其中基于冻结比特和子信道的索引存在一对一映射，并且信息比特和CRC比特被映射到更可靠的所选子信道上。

在接收器侧的这些实施例中，在极化解码之后，在将输出发送到CRC检测器之前执行反向或逆向置换。

在一些实施例中，F2映射器404被配置为存储冻结比特的索引或序号。然后将该冻结比特从CRC编码器的输出中去除。信息比特和CRC比特照常被映射到极化码子信道。在这种实施例中，在接收器侧，基于所存储的冻结比特的索引或序号来添加冻结比特，以在将它们发送到CRC检测器之前将其恢复。

在一个实施例中，仅在CRC比特从其被生成的对应信息比特之后在子信道上传输该CRC比特，而不考虑子信道的可靠性。也可以仅在其对应信息比特之前或中间传输该CRC比特。

关于一些实施例中的子信道映射器405，在CRC和信息比特的传输中考虑了子信道可靠性。CRC位和对应信息比特被映射到极化编码器的最差子信道。在一些其他实施例中，将对应信息比特映射到最差信道上，并且仅在第一个对应信息比特之前或者仅在最后一个对应信息比特之后或者在对应信息比特中间传输CRC比特。

在一些实施例中，可以将针对特定CRC比特j的数目m_j配置为针对所有CRC比特的是相同的值。该值可以是预定义的，例如，3或4或5。也可以与要由CRC所编码的信息比特的总数相关地定义该值。在一些其他实施例中，针对j＞l，设置m_j＞＝m_i，并且例如，m_j＝j+v，其中v是预定义的值，例如，1或2或3或4或5。在一些其他实施例中，该值是基于列表大小而被配置的。针对较大的列表大小，将定义较大的值。针对较小的列表大小，将定义较小的值。

关于F映射器403，在一些实施例中，函数F类似于用于在信息比特之间分布CRC比特的已知方法。因此，函数F被配置为将特定的CRC比特分布为与其对应的信息比特相邻，恰好在那些对应信息比特之前、内部，或者仅在对应信息比特之后，其中对应信息比特是用于生成CRC比特的那些信息比特。

在一些实施例中，函数F可以涉及另一种置换，其中首先处理具有较少的对应信息比特的CRC比特，然后是具有更多的对应信息比特的CRC比特。

在这种实施例中，在极化解码过程中，当CRC比特以及其所有对应的信息比特被解码时，CRC可以被配置为对每个解码路径执行校验。没有通过CRC校验的路径将给出处罚(例如，任何实数)。在一些实施例中，处罚值为无穷大；在其他实施例中，处罚为15或5或3。

在一些实施例中，上面提到的操作和参数可以在通信协议规范中被定义，并且因此由发射器和接收器两者都知道。在一些实施例中，可以用信号发送操作和参数，例如，通过使用RRC信令，使得发射器和接收器知道它们。

实施例的实现的示例可以定义存在将被生成的8个信息比特和4个CRC比特。极化码母码可以输出16比特，因此存在4个冻结比特以用于操纵。

将被CRC编码器处理的、包括冻结比特的比特序列可以是：

[f0 f1 f2 f3 a0 a1 a2 a3 a4 a5 a6 a7]

针对12比特的CRC生成器矩阵G可以是：

参数m_j可以被配置为j+1，其中，j＝1：12。

冻结行的合适配置如下，其中1表示对应行被冻结。因此冻结了第5、6、11和12行。

0 0 0 0 1 1 0 0 0 0 1 1

那么函数F1可以定义为：

映射[f0 f1 f2 f3 a0 a 1 a2 a3 a4 a5 a6 a7]

到[a0 a1 a2 a3 f0 f1 a4 a5 a6 a7 f2 f3]

CRC编码的输出可以是：

[a0 a1 a2 a3 f0 f1 a4 a5 a6 a7 f2 f3 c0 c1 c2 c3]

CRC比特分配可以产生：

[a0a1 c0 a2 a3 c1 f0 f1 a4 a5 c2 a6 a7 c3 f2 f3]

在该示例的编码构造中，针对冻结比特的子信道索引为[1 2 3 5]，其中索引从1开始。

然后，F2操作可以重新组合以上比特序列，使得可以将其映射到极化子信道上：

[f0 f1 f2 a0f3 a1 c0 a2 a3 c1 a4 a5 c2 a6 a7 c3]

然后，将上述比特序列映射到子信道，并由极化编码器进行编码。

在下表中，研究了针对极化码(N、K+C)的拟议方案的误报率(FAR)，其中我们具有大小为N的母码，并且要传输K个信息比特并生成C个CRC比特。仿真中的错误块数目为10000000。从表中的仿真结果可以看出，在CRC生成中考虑冻结比特的情况，其性能与传统的CRC生成方案类似甚至更好。换言之，所提出的***导致较少的FAR发生。

(N、K+C)	不具有冻结比特	具有冻结比特
			(64、24+8)	39025	39143
(64、16+16)	142	147
			(128、48+16)	151	150
(128、27+16)	150	138
			(256、68+16)	149	138

此外，关于图7，示出了针对24比特信息块加8比特CRC的示例传输方案的性能增益的曲线图。每个CRC比特的生成至少使用4个信息比特。处罚设置为5dB，并且存在2比特用于辅助极化解码。传统的解码解决方案和建议的解决方案都使用相同的SCL解码算法。可以看出，与传统方案703相比，拟议的方案701可以提供约0.4dB的增益。由于信息块大小相当小，因此相信针对较大的信息块，可以观察到更多的增益。而且，CRC比特和信息比特的映射也没有考虑可靠性，而可靠性在被考虑时会实现更高的性能增益。

当被加载到计算机时，适当适配的计算机程序代码产品可以被用于实现实施例。用于提供操作的程序代码产品可以被存储在诸如载体盘、卡或带等载体介质上，并且借助于该载体介质提供。可以经由数据网络下载程序代码产品。可以利用服务器中的适当软件来提供实现。

本发明的实施例可以被实践在诸如集成电路模块等各种组件中。集成电路的设计大体上是高度自动化的过程。复杂且功能强大的软件工具可用于将逻辑级设计转换为准备蚀刻和形成在半导体衬底上的半导体电路设计。

程序(诸如，由加利福尼亚州山景城的Synopsys公司和加利福尼亚州圣何塞的Cadence Design提供的程序)将使用完善的设计规则以及预存储设计模块库自动对导体进行路由并在半导体芯片上定位组件。一旦完成了半导体电路的设计，就可以将标准化电子格式(例如，Opus、GDSII等)的所得设计传输到半导体制造设施或“fab”以进行制造。

除了上面明确提到的修改之外，对于本领域技术人员来说将显而易见的是，可以在本发明的范围内对所描述的实施例进行各种其他修改。

Claims (17)

1.一种用于对控制信息比特序列进行编码的方法，所述方法包括：

生成第一比特序列，所述第一比特序列包括用于编码器的预定比特序列和控制信息比特序列；

基于用于所述编码器的所述预定比特序列和所述控制信息比特序列来生成检错和/或纠错比特序列；以及

对经重新分布的序列进行编码，所述经重新分布的序列包括：用于所述编码器的所述预定比特序列、所述控制信息比特序列以及所述检错和/或纠错比特序列。

2.根据权利要求1所述的方法，其中生成包括用于极化编码器的预定比特序列和控制信息比特序列的第一比特序列包括：连接所述预定比特序列和所述控制信息比特序列以形成所述第一比特序列。

3.根据权利要求1和2中任一项所述的方法，还包括：将第一置换映射应用于所述第一比特序列以生成第二比特序列，使得所述预定比特序列中的至少一个比特被分布在所述信息比特序列内。

4.根据权利要求3所述的方法，还包括：通过以下操作生成所述第一置换映射：

定义将用于生成第j'个检错和/或纠错比特的信息比特的最小数目m_j；

确定用于生成所述检错和/或纠错比特的预定比特的数目；

从检错和/或纠错生成器的一部分开始，对来自所述生成器的、与所述检错和/或纠错生成器的所述一部分相关联的、等于1的元素的数目进行计数；

在所述元素的所述数目小于或等于所述预定比特的所述数目的情况下，将所述置换映射的由所述数目的元素定义的部分设置为预定比特部分；

在所述元素的所述数目大于所述预定比特的所述数目的情况下，将所述数目的元素中的、所述置换映射的所述数目的预定比特部分设置为被选择作为预定的；

确保在所述置换映射的所述部分中至少剩余所述最小数目的信息比特；

将可用于生成所述检错和/或纠错比特的预定比特的所述数目减少更早定义的预定比特部分的所述数目；

将所述置换映射中的具有等于1的元素的所述部分设置为预定比特，直到对于所述置换映射的所述部分，剩余最小数目的等于1的信息比特元素；

针对所述置换映射的另外的部分进行重复。

5.根据权利要求4所述的方法，其中基于用于所述编码器的所述预定比特序列和所述控制信息比特序列生成检错和/或纠错比特序列包括：将生成器函数应用于所述第二比特序列。

6.根据权利要求5所述的方法，还包括：将所述检错和/或纠错比特序列与所述第二比特序列连接以生成第三比特序列。

7.根据权利要求6所述的方法，还包括：

生成用于所述第三比特序列内的任何预定比特的索引或序号；

从所述第三比特序列去除任何预定比特，其中所述索引或序号被传递给所述解码器，以便在检错和/或纠错被应用之前基于所存储的所述预定比特的所述索引或序号来添加所述预定比特。

8.根据权利要求6和7中任一项所述的方法，还包括：

将第二置换映射应用于所述第三比特序列以生成第四比特序列；以及

将第三置换映射应用于所述第四比特序列以生成第五比特序列。

9.根据权利要求8所述的方法，其中所述第三置换映射和第四置换映射中的一个置换映射被配置为将所述检错和/或纠错比特序列中的所述至少一个比特分布在所述第一序列比特内，并且所述第三置换映射和第四置换映射中的另一个置换映射被配置为生成比特序列，使得所述第五比特序列适合于映射到子信道以用于编码。

10.根据权利要求9所述的方法，其中被配置为将所述检错和/或纠错比特序列中的所述至少一个比特分布在所述第一序列比特内的所述映射被配置为执行以下中的至少一项：

将特定的检错和/或纠错比特分布为与其对应的信息比特相邻；

将特定的检错和/或纠错比特分布为恰好在所述对应信息比特之前；

将特定的检错和/或纠错比特分布为在所述对应信息比特的内部；

将特定的检错和/或纠错比特分布为恰好在所述对应信息比特之后，其中所述对应信息比特是被用于生成所述检错和/或纠错比特的那些信息比特。

11.根据权利要求9所述的方法，其中所述映射被配置为在映射具有更多的对应信息比特的所述检错和/或纠错比特之前映射具有更少的对应信息比特的所述检错和/或纠错比特。

12.根据权利要求9至11中任一项所述的方法，其中被配置为生成比特序列使得所述第五比特序列适合于映射到子信道以用于编码的的所述第三置换映射和第四置换映射中的所述另一个置换映被配置为：置换所述信息比特和预定比特，使得所述预定比特可以被直接映射到最差的子信道。

13.根据权利要求6至12中任一项所述的方法，还包括：将所述第五比特序列映射到子信道以用于编码，其中所述映射包括以下中的其中一项：

仅在至少一个检错和/或纠错比特从其被生成的对应信息比特之后，将所述至少一个检错和/或纠错比特映射到子信道；

仅在至少一个检错和/或纠错比特从其被生成的对应信息比特之前或中间，映射所述至少一个检错和/或纠错比特；

将至少一个检错和/或纠错比特和对应信息比特映射到最差的子信道；

将对应信息比特映射到最差的信道上，并且仅在所述第一对应信息比特之前映射所述检错和/或纠错比特；

将对应信息比特映射到所述最差的信道上，并且仅在所述最后一个对应信息比特之后映射所述检错和/或纠错比特；以及

将对应信息比特映射到所述最差的信道上，并且在所述对应信息比特中间映射所述检错和/或纠错比特。

14.根据权利要求1至13中任一项所述的方法，其中所述检错和/或纠错比特包括循环冗余检验比特。

15.根据权利要求1至14中任一项所述的方法，其中所述编码是极化编码并且所述预定比特是冻结比特。

16.一种用于对控制信息比特序列进行编码的装置，所述装置包括：处理器和包括计算机程序代码的存储器，其中所述存储器和计算机程序代码被配置为与所述处理器一起使所述装置：

生成第一比特序列，所述第一比特序列包括用于编码器的预定比特序列和控制信息比特序列；

基于用于所述编码器的所述预定比特序列和所述控制信息比特序列生成检错和/或纠错比特序列；以及

对经重新分布的序列进行编码，所述经重新分布的序列包括：用于所述编码器的所述预定比特序列、所述控制信息比特序列以及所述检错和/或纠错比特序列。

17.一种用于对控制信息比特序列进行编码的装置，所述装置包括：

用于生成第一比特序列的部件，所述第一比特序列包括用于编码器的预定比特序列和控制信息比特序列；

用于基于用于所述编码器的所述预定比特序列和所述控制信息比特序列生成检错和/或纠错比特序列的部件；以及

用于对经重新分布的序列进行编码的部件，所述经重新分布的序列包括：用于所述编码器的所述预定比特序列、所述控制信息比特序列以及所述检错和/或纠错比特序列。

Images