CN110770911A - 阵列基板及其制造方法、显示设备、及减少电阻压降和显示设备中的数据损耗的方法 - Google Patents
阵列基板及其制造方法、显示设备、及减少电阻压降和显示设备中的数据损耗的方法 Download PDFInfo
- Publication number
- CN110770911A CN110770911A CN201880000247.XA CN201880000247A CN110770911A CN 110770911 A CN110770911 A CN 110770911A CN 201880000247 A CN201880000247 A CN 201880000247A CN 110770911 A CN110770911 A CN 110770911A
- Authority
- CN
- China
- Prior art keywords
- light
- base substrate
- thin film
- film transistors
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 213
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010409 thin film Substances 0.000 claims abstract description 110
- 239000000463 material Substances 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板。所述阵列基板包括：基底基板(10)；多个发光元件，其位于所述基底基板(10)上；多个驱动薄膜晶体管(T1)，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管(T1)中的每一个包括第一有源层(AL‑1)；一条或多条电源线(PL)，其构造为将驱动电流分别供应至所述多个发光元件；和遮光层(LS)，其构造为为第一有源层(AL‑1)遮挡光照，所述遮光层(LS)电连接至所述一条或多条电源线(PL)中的至少一条。
Description
技术领域
本发明涉及显示技术，更具体地，涉及阵列基板、显示设备、减少一条或多条电源线中的电阻压降(current-resistance(IR)drop)及减少显示设备中的数据损耗的方法、以及制造阵列基板的方法。
背景技术
金属氧化物或金属氮氧化物薄膜晶体管具有许多优点，比如高载流子密度和高迁移率。例如，金属氧化物或金属氮氧化物薄膜晶体管可制作得更小，并且由这种薄膜晶体管制成的显示面板可以实现更高的分辨率和更佳的显示效果。此外，金属氧化物或金属氮氧化物薄膜晶体管具有低制造成本、高透光率和高带隙的优点。金属氧化物或金属氮氧化物薄膜晶体管在显示领域得到了广泛的应用。然而，氧化物或氮氧化物薄膜晶体管对光照敏感，导致阈值电压漂移。
发明内容
在一方面，本发明提供了一种阵列基板，包括：基底基板；多个发光元件，其位于基底基板上；多个驱动薄膜晶体管，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管中的每一个包括第一有源层；一条或多条电源线，其构造为将驱动电流分别供应至所述多个发光元件；和遮光层，其构造为为第一有源层遮挡光照，所述遮光层电连接至所述一条或多条电源线中的至少一条。
可选地，遮光层在基底基板上的正投影与第一有源层在基底基板上的正投影至少部分地重叠。
可选地，遮光层在基底基板上的正投影基本上覆盖第一有源层在基底基板上的正投影。
可选地，所述多个驱动薄膜晶体管中的每一个还包括位于第一有源层和第一遮光层之间的第一栅极。
可选地，遮光层在基底基板上的正投影至少部分地延伸到第一栅极在基底基板上的正投影以外。
可选地，遮光层在基底基板上的正投影基本上覆盖第一栅极在基底基板上的正投影。
可选地，遮光层在基底基板上的正投影基本上围绕第一栅极在基底基板上的正投影，但是与第一栅极在基底基板上的正投影基本上不重叠。
可选地，第一栅极和所述一条或多条电源线位于同一层并且包括相同材料。
可选地，所述多个驱动薄膜晶体管中的每一个包括与所述一条或多条电源线中的一条电连接的源极；
可选地，所述遮光层通过所述源极与所述一条或多条电源线中的所述至少一条电连接。
可选地，所述阵列基板还包括：多个开关薄膜晶体管，其构造为分别控制所述多个驱动薄膜晶体管的开启/关断切换，所述多个开关薄膜晶体管中的每一个包括第二有源层；其中，遮光层在基底基板上的正投影与第二有源层在基底基板上的正投影基本上不重叠。
可选地，所述多个开关薄膜晶体管中的每一个包括第二栅极；并且，遮光层在基底基板上的正投影基本上围绕第二栅极在基底基板上的正投影，但是与第二栅极在基底基板上的正投影基本上不重叠。
可选地，所述阵列基板还包括：多个开关薄膜晶体管，其构造为分别控制所述多个驱动薄膜晶体管的开启/关断切换，所述多个开关薄膜晶体管中的每一个包括第二有源层；其中，遮光层在基底基板上的正投影与第二有源层在基底基板上的正投影至少部分地重叠。
可选地，所述一条或多条电源线包括彼此间隔开的多列电源线；遮光层包括多行遮光条；并且所述多行遮光条将所述多列电源线电连接，从而形成电源线网。
可选地，所述多个驱动薄膜晶体管是多个底栅型薄膜晶体管。
可选地，所述多个驱动薄膜晶体管是多个顶栅型薄膜晶体管。
可选地，所述多个发光元件是多个有机发光二极管。
在另一方面，本发明提供了一种显示设备，其包括本文描述的阵列基板或通过本文描述的方法制造的阵列基板。
在另一方面，本发明提供了一种减少一条或多条电源线中的电阻压降和减少显示设备中数据损耗的方法，其中所述显示设备包括：基底基板；多个发光元件，其位于基底基板上；多个驱动薄膜晶体管，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管中的每一个包括第一有源层；和一条或多条电源线，其构造为将驱动电流分别供应至所述多个发光元件；其中，所述方法包括：形成遮光层，所述遮光层与所述一条或多条电源线中的至少一条电连接并且构造为为第一有源层遮挡光照。
在另一方面，本发明提供了一种制造阵列基板的方法，包括：在基底基板上形成多个发光元件；形成多个驱动薄膜晶体管，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管中的每一个形成为包括第一有源层；形成一条或多条电源线，其构造为将驱动电流分别供应至所述多个发光元件；和形成遮光层，其构造为为第一有源层遮挡光照，所述遮光层形成为电连接至所述一条或多条电源线中的至少一条。
附图说明
以下附图仅为根据所公开的各种实施例的用于示意性目的的示例，而不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图2是示出根据本公开的一些实施例中的阵列基板中的像素驱动电路的电路示意图。
图3是根据本公开的一些实施例中的阵列基板的截面图。
图4是沿图1的阵列基板中的A-A'线的截面图。
图5是根据本公开的一些实施例中的阵列基板的截面图。
图6是图5的阵列基板中的第一栅极和遮光层的平面图。
图7是根据本公开的一些实施例中的阵列基板的截面图。
图8是沿图1的阵列基板中的B-B'线的截面图。
图9是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图10是沿图9的阵列基板中的C-C'线的截面图。
图11是图10的阵列基板中的第二栅极和遮光层的平面图。
图12是根据本公开的一些实施例中的阵列基板的截面图。
图13是根据本公开的一些实施例中的阵列基板的截面图。
图14是根据本公开的一些实施例中的阵列基板中的多列电源线的结构。
图15示出了根据本公开的一些实施例中的阵列基板中的由多行遮光条电连接多列电源线。
具体实施方式
现在将参照以下实施例更具体地描述本公开。需注意，以下对一些实施例的描述仅针对示意和描述的目的而呈现于此。其不旨在是穷尽性的或者受限为所公开的确切形式。
在显示设备中，栅极由遮光的金属材料制成。因此，栅极有时可用于为薄膜晶体管的有源层至少部分地遮挡光照。通常，栅极设计为具有有限尺寸以增强显示设备的显示分辨率。此外，考虑到栅极产生的寄生电容，通常不期望栅极比薄膜晶体管的有源层大太多。由于栅极的尺寸有限，因此通常对有源层遮光(内部光或外部光)不充分，导致薄膜晶体管的性能劣化。在典型的显示设备中，也时常出现比如数据损耗和电源线中的电阻压降之类的其他问题。
因此，本公开特别提供了阵列基板、显示设备、减少一条或多条电源线中的电阻压降及减少显示设备中的数据损耗的方法、以及制造阵列基板的方法，其实质上消除了由于现有技术的限制和缺陷而导致的问题中的一个或多个。在一方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括：基底基板；多个发光元件，其位于基底基板上；多个驱动薄膜晶体管，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管中的每一个包括第一有源层；一条或多条电源线，其构造为将驱动电流分别供应至所述多个发光元件；和遮光层，其构造为为第一有源层遮挡光照，所述遮光层电连接至所述一条或多条电源线中的至少一条。在所述阵列基板中可以使用各种合适的发光元件。可选地，发光元件是有机发光二极管。可选地，发光元件是量子点发光二极管。可选地，发光元件是微型发光二极管。
如本文使用，术语“电源线”指代具有传输电力的主要功能的信号线。可选地，电源线是与驱动薄膜晶体管的源极电连接的信号线，并且被构造为供应驱动电流以驱动发光二极管发光，例如，VDD线。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。图2是示出根据本公开的一些实施例中的阵列基板中的像素驱动电路的电路示意图。图3是根据本公开的一些实施例中的阵列基板的截面图。参照图1至图3，一些实施例中的阵列基板包括：基底基板10；基底基板10上的多个发光元件(例如，图1和图2中的多个有机发光二极管OLED)；用于驱动多个发光元件发光的多个驱动薄膜晶体管T1；一条或多条电源线PL，其构造为将驱动电流分别供应至所述多个发光元件；和遮光层LS，其与所述一条或多条电源线PL中的至少一条电连接。可选地，多个驱动薄膜晶体管T1中的每一个包括第一有源层AL-1。遮光层LS构造为为第一有源层AL-1至少部分地遮挡光照。通过遮光层LS，可以为多个驱动薄膜晶体管T1的第一有源层AL-1基本上遮挡外部光或内部光。通过将遮光层LS与所述一条或多条电源线PL中的所述至少一条电连接，所述一条或多条电源线PL的阻抗可以减小，从而减少一条或多条电源线中的电阻压降。此外，通过在遮光层LS与所述多个驱动薄膜晶体管T1中的一个的栅极之间形成额外的电容，可以大大减少或消除显示设备中的数据损耗。
可选地，遮光层LS在基底基板10上的正投影与第一有源层AL-1在基底基板10上的正投影至少部分地重叠。参照图3，可选地，遮光层LS在基底基板10上的正投影基本上覆盖第一有源层AL-1在基底基板10上的正投影。
图2是示出根据本公开的一些实施例中的阵列基板中的像素驱动电路的2T1C(两个晶体管加一个电容器)电路示意图。该驱动电路包括阵列基板中的所述多个驱动薄膜晶体管T1中的一个和多个开关薄膜晶体管T2中的一个以及电容器Cst。在操作时，栅线GL传输栅极扫描信号以开启所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管，并且随后电容器Cst被通过数据线DL传输的灰度电压(数据信号)充电。当栅线GL未传输栅极扫描信号时，所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管关断，并且灰度电压被保持在电容器Cst中。所述一条或多条电源线PL与所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管的源极电连接。所述一条或多条电源线PL提供相对较高的电源电压(例如，VDD信号)。由于电源电压相对较高，因此所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管饱和，并产生驱动电流以驱动与所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管的漏极连接的所述多个有机发光二极管OLED中的一个。
各种其它的合适像素驱动电路可以用于所述阵列基板。合适像素驱动电路的示例包括：3T1C(三个晶体管加一个电容器)、4T1C(四个晶体管加一个电容器)、4T2C(四个晶体管加二个电容器)、5T1C(五个晶体管加一个电容器)、以及它们的变型和修改。
图4是沿图1的阵列基板中的A-A'线的截面图。参照图4，在一些实施例中，所述多个驱动薄膜晶体管T1中的每一个还包括位于第一有源层AL-1和第一遮光层LS之间的第一栅极G-1。由于第一栅极G-1由金属材料制成，其可为第一有源层AL-1至少部分地遮挡光照，因此所述阵列基板的遮光层LS设计为进一步为第一有源层AL-1遮挡光照。在一些实施例中，遮光层LS在基底基板10上的正投影至少部分地延伸到第一栅极G-1在基底基板10上的正投影以外。参照图4，在一些实施例中，遮光层LS在基底基板10上的正投影基本上覆盖第一栅极G-1在基底基板10上的正投影。
由于第一栅极G-1已经为第一有源层AL-1部分地遮挡了光照，因此遮光层LS无需覆盖已经由第一栅极G-1所覆盖的区域。图5是根据本公开的一些实施例中的阵列基板的截面图。图6是图5的阵列基板中的第一栅极和遮光层的平面图。参照图5和图6，在一些实施例中，遮光层LS在基底基板10上的正投影基本上围绕第一栅极G-1在基底基板10上的正投影。可选地，遮光层LS在基底基板10上的正投影与第一栅极G-1在基底基板10上的正投影基本上不重叠。可选地，遮光层LS在基底基板10上的正投影与第一栅极G-1在基底基板10上的正投影部分地重叠，例如，在第一栅极G-1在基底基板10上的正投影的周边区域处重叠。
类似地，在一些实施例中，遮光层LS在基底基板10上的正投影基本上围绕第一有源层AL-1在基底基板10上的正投影。可选地，遮光层LS在基底基板10上的正投影与第一有源层AL-1在基底基板10上的正投影基本上不重叠。可选地，遮光层LS在基底基板10上的正投影与第一有源层AL-1在基底基板10上的正投影部分地重叠。
在一些实施例中，如上所述，遮光层LS在基底基板10上的正投影基本上覆盖第一栅极G-1在基底基板10上的正投影，即使第一栅极G-1已经为第一有源层AL-1部分地遮挡了光照。通过使遮光层LS在基底基板10上的正投影基本上覆盖第一栅极G-1在基底基板10上的正投影，可以充分减少阵列基板中或具有该阵列基板的显示设备中的数据损耗。
参照图2，在电容器Cst被通过数据线DL传输的数据信号充电之后，所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管关断。在关断所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的过程中(例如，电压电平从高电平减小至低电平)，图2中的节点N处的数据信号电压(例如，电容器Cst所保持的数据电压)也被电容耦合操作所减小。节点N处的数据信号电压的变化ΔVp可根据等式(1)来确定：
其中Cst表示存储电容，Cgs_s表示所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的栅源电容，Cgs_d表示所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管的栅源电容，Cgd_d表示所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管的栅漏电容,C_add_gs表示所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管的由遮光层LS所引入的附加栅源电容,C_add_gd表示所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管的由遮光层LS所引入的附加栅漏电容,VGH表示所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的栅极的开启电压,并且VGL表示所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的栅极的关闭电压。
在一些实施例中，像素驱动电路(如，一个2T1C电路)不包括与电源线相电连接的遮光层。在一不包括遮光层的像素驱动电路中，节点N处的数据信号电压的变化ΔVp可根据等式(2)来确定：
其中Cst表示存储电容，Cgs_s表示所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的栅源电容，Cgs_d表示所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管的栅源电容，Cgd_d表示所述多个驱动薄膜晶体管T1中的该一个驱动薄膜晶体管的栅漏电容,VGH表示所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的栅极的开启电压,并且VGL表示所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的栅极的关闭电压。
相较等式(1)和等式(2)，通过遮光层LS，显著减少了节点N处的数据信号电压的减小(数据损耗)。通过使遮光层LS在基底基板10上的正投影基本上覆盖第一栅极G-1在基底基板10上的正投影，C_add_gd和C_add_gd可以最大化，可以进一步减少数据损耗。
可选地，参照图4和图5，第一栅极G-1和所述一条或多条电源线PL位于同一层、由相同材料制成、并且(例如，利用单个掩模板)在单次构图工艺中形成。如本文使用的那样，术语“同一层”指的是在同一步骤中同时形成的各层之间的关系。在一个示例中，当第一栅极G-1和所述一条或多条电源线PL作为在同一材料层中执行的同一构图工艺的一个或多个步骤的结果而形成时，它们位于同一层。在另一个示例中，可以通过同时执行形成第一栅极G-1的步骤和形成所述一条或多条电源线PL的步骤而将第一电极G-1和所述一条或多条电源线PL形成在同一层。术语“同一层”不总是意味着层的厚度或层的高度在截面图中是相同的。
参照图2、图4和图5，遮光层LS通过阵列基板中的过孔与所述一条或多条电源线PL直接电连接。参照图4和图5，所述阵列基板包括基底基板10、位于基底基板10上的遮光层LS、位于遮光层LS上的缓冲层20、位于缓冲层20的远离遮光层LS的一侧的第一栅极G-1和一条或多条电源线PL、位于第一栅极G-1和所述一条或多条电源线PL的远离缓冲层20的一侧的栅绝缘层GI、位于栅绝缘层GI的远离基底基板10的一侧的第一有源层AL-1以及位于第一有源层AL-1的远离基底基板10的一侧的第一源极S-1和第一漏极D-1。在一些实施例中，遮光层LS通过贯穿缓冲层20的过孔与所述一条或多条电源线PL直接电连接。
在所述阵列基板中，所述多个驱动薄膜晶体管T1中的每一个包括与所述一条或多条电源线PL中的一条电连接的源极S-1。因此，在一些实施例中，遮光层LS通过第一源极S-1与所述一条或多条电源线PL中的所述至少一条电源线电连接。图7是根据本公开的一些实施例中的阵列基板的截面图。参照图7，遮光层LS通过至少贯穿阵列基板中的栅绝缘层GI和缓冲层20的过孔与第一源极S-1电连接，并且第一源极S-1通过至少贯穿栅绝缘层GI的过孔与所述一条或多条电源线PL电连接。由于遮光层LS和所述一条或多条电源线PL共同地连接至第一源极S-1，因此遮光层LS通过第一源极S-1与所述一条或多条电源线PL中的所述至少一条电源线电连接。
参照图1，在一些实施例中，所述阵列基板还包括多个开关薄膜晶体管T2，其构造为分别控制所述多个薄膜晶体管T1的开启/关断切换。所述多个开关薄膜晶体管中的每一个包括第二有源层。图8是沿图1的阵列基板中的B-B'线的截面图。如图1和图8所示，所述多个开关薄膜晶体管T2中的每一个包括第二栅极G-2、第二有源层AL-2、第二源极S-2和第二漏极D-2。遮光层LS在基底基板10上的正投影与所述多个开关薄膜晶体管T2在基底基板10上的正投影基本上不重叠。可选地，遮光层LS在基底基板10上的正投影与第二有源层AL-2在基底基板10上的正投影基本上不重叠。可选地，遮光层LS在基底基板10上的正投影与第二栅极G-2在基底基板10上的正投影基本上不重叠。
根据上述等式(1)，通过使遮光层LS在基底基板10上的正投影与所述多个开关薄膜晶体管T2在基底基板10上的正投影基本上不重叠，等式(1)的分子部分将不会增加。因此，由于遮光层LS和所述多个驱动薄膜晶体管T1中的所述一个驱动薄膜晶体管的栅极之间形成的额外电容，可以减少数据损耗。
图9是示出根据本公开的一些实施例中的阵列基板的结构的示意图。图10是沿图9的阵列基板中的C-C'线的截面图。图11是图10的阵列基板中的第二栅极和遮光层的平面图。参照图9至图11，在一些实施例中，遮光层LS在基底基板10上的正投影基本上围绕第二栅极G-2在基底基板10上的正投影。可选地，遮光层LS在基底基板10上的正投影与第二栅极G-2在基底基板10上的正投影基本上不重叠(如图11所示)。可选地，遮光层LS在基底基板10上的正投影与第二栅极G-2在基底基板10上的正投影部分地重叠，例如，在第二栅极G-2在基底基板10上的正投影的周边区域处重叠。通过这种设计，遮光层LS和所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的第二栅极G-2不会形成任何额外电容或仅仅形成最小的额外电容。等式(1)的分子部分不会增加或仅最小地增加。相应地，虽然遮光层LS进一步地为所述多个薄膜晶体管T2的第二有源层AL-2遮挡光照(例如，遮光层LS与第二栅极G-2一起为第二有源层AL-2遮挡光照)，但是仍可减少由于遮光层LS和所述多个开关薄膜晶体管T2中的该一个开关薄膜晶体管的栅极之间形成的额外电容导致的数据损耗。
在一些实施例中，遮光层LS在基底基板10上的正投影与第二有源层AL-2在基底基板10上的正投影至少部分地重叠。图12是根据本公开的一些实施例中的阵列基板的截面图。参照图12，在一些实施例中，遮光层LS在基底基板10上的正投影基本上覆盖第二有源层AL-2在基底基板10上的正投影。
在一些实施例中，所述多个驱动薄膜晶体管T1和所述多个开关薄膜晶体管T2是多个底栅型薄膜晶体管(参见例如图4、图5、图7、图8、图10和图12)。在一些实施例中，所述多个驱动薄膜晶体管T1是多个顶栅型薄膜晶体管。图13是根据本公开的一些实施例中的阵列基板的截面图。参照图13，一些实施例中的阵列基板包括基底基板10、位于基底基板10上的第一源极S-1和第一漏极D-1、位于第一源极S-1和第一漏极D-1的远离基底基板10的一侧的第一有源层AL-1、位于第一有源层AL-1的远离基底基板10的一侧的栅绝缘层GI、位于栅绝缘层GI的远离基底基板10的一侧的第一栅极G-1和一条或多条电源线PL、位于第一栅极G-1和所述一条或多条电源线PL的远离栅绝缘层GI的一侧的绝缘层20’、以及位于绝缘层20’的远离基底基板10的一侧的遮光层LS。遮光层LS通过贯穿绝缘层20’的过孔与所述一条或多条电源线PL电连接，并且第一源极S-1通过贯穿栅绝缘层GI的过孔与所述一条或多条电源线PL电连接。
在一些实施例中，所述多个开关薄膜晶体管T2是多个底栅型薄膜晶体管。
可选地，第一有源层AL-1包括金属氧化物材料(例如，氧化铟锡)。可选地，第一有源层AL-1包括金属氮氧化物材料。可选地，第二有源层AL-2包括金属氧化物材料(例如，氧化铟锡)。可选地，第二有源层AL-2包括金属氮氧化物材料。
所述一条或多条电源线可以用各种合适方式布置在所述阵列基板中。在一些实施例中，所述一条或多条电源线包括彼此间隔开的多列电源线，并且电源电压(例如，VDD电压)被分别提供给所述多列电源线中的每一列。在一些实施例中，所述一条或多条电源线被布置为互连电源线网，并且电源电压(例如，VDD电压)被分别提供给该网。
图14是根据本公开的一些实施例中的阵列基板中的多列电源线的结构。参照图14，所述一条或多条电源线包括彼此间隔开的多列电源线PL-b。所述多列电源线PL-b基本上彼此平行。在一些实施例中，所述多列电源线PL-b中的相邻列的电源线彼此不通过遮光层电连接，并且保持彼此间隔开。在一些实施例中，遮光层的存在使所述多列电源线PL-b彼此电连接。
图15示出了根据本公开的一些实施例中的阵列基板中的由多行遮光条电连接多列电源线。参照图15，所述阵列基板包括彼此间隔开的多列电源线PL-b，并且遮光层包括彼此间隔开的多行遮光条LS-b。所述多行遮光条LS-b基本上彼此平行。如图15所示，所述多行遮光条LS-b将所述多列电源线PL-b电连接，从而形成电源线网。
在另一方面，本公开提供了一种减少一条或多条电源线中的电阻压降的方法。在一些实施例中，所述方法包括形成与所述一条或多条电源线中的至少一条电连接的遮光层。通过将遮光层与所述一条或多条电源线中的至少一条电连接，所述一条或多条电源线PL的电阻可以减小，从而减少一条或多条电源线中的电阻压降。
在另一方面，本公开提供了一种减少显示设备中的数据损耗的方法。在一些实施例中，所述方法包括：形成遮光层，所述遮光层与一条或多条电源线中的至少一条电连接并且构造为为第一有源层遮挡光照。可选地，所述方法包括在遮光层与多个驱动薄膜晶体管中的一个的栅极之间形成电容，从而减少显示设备中的数据损耗。可选地，形成遮光层的步骤包括形成遮光层，所述遮光层在基底基板上的投影与所述多个驱动薄膜晶体管的第一栅极在基底基板上的投影至少部分地重叠，从而在遮光层与第一栅极之间形成电容。可选地，形成遮光层的步骤包括形成遮光层，所述遮光层在基底基板上的投影基本上覆盖所述多个驱动薄膜晶体管的第一栅极在基底基板上的投影，从而最大化遮光层与第一栅极之间的电容。
在另一方面，本公开提供了一种制造阵列基板的方法。在一些实施例中，所述方法包括：在基底基板上形成多个发光元件；形成多个驱动薄膜晶体管，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管中的每一个形成为包括第一有源层；形成一条或多条电源线，其构造为将驱动电流分别供应至所述多个发光元件；和形成遮光层，其构造为为第一有源层遮挡光照，所述遮光层形成为电连接至所述一条或多条电源线中的至少一条。可选地，遮光层形成为使得遮光层在基底基板上的正投影与第一有源层在基底基板上的正投影至少部分地重叠。可选地，遮光层形成为使得遮光层在基底基板上的正投影基本上覆盖第一有源层在基底基板上的正投影。
在一些实施例中，形成多个驱动薄膜晶体管的步骤包括在所述多个驱动薄膜晶体管的每一个中形成第一栅极。可选地，第一栅极形成在第一有源层和遮光层之间。可选地，遮光层形成为使得遮光层在基底基板上的正投影至少部分地延伸到第一栅极在基底基板上的正投影以外。可选地，遮光层形成为使得遮光层在基底基板上的正投影基本上覆盖第一栅极在基底基板上的正投影。可选地，遮光层形成为使得遮光层在基底基板上的正投影基本上围绕第一栅极在基底基板上的正投影，但是与第一栅极在基底基板上的正投影基本上不重叠。可选地，第一栅极和所述一条或多条电源线利用相同材料形成于同一层，例如，在单次构图工艺中利用单个掩模板形成。
在一些实施例中，形成多个驱动薄膜晶体管的步骤包括在所述多个驱动薄膜晶体管的每一个中形成源极。可选地，源极形成为与所述一条或多条电源线中的一条电连接。可选地，所述遮光层通过所述源极与所述一条或多条电源线中的所述至少一条电连接。
在一些实施例中，所述方法还包括形成多个开关薄膜晶体管，其构造为分别控制所述多个薄膜晶体管的开启/关断切换。所述多个开关薄膜晶体管中的每一个包括第二有源层。可选地，遮光层形成为使得遮光层在基底基板上的正投影与第二有源层在基底基板上的正投影基本上不重叠。可选地，形成多个开关薄膜晶体管的步骤包括在所述多个开关薄膜晶体管的每一个中形成第二栅极。可选地，遮光层形成为使得遮光层在基底基板上的正投影基本上围绕第二栅极在基底基板上的正投影，但是与第二栅极在基底基板上的正投影基本上不重叠。可选地，遮光层形成为使得遮光层在基底基板上的正投影与第二有源层在基底基板上的正投影至少部分地重叠。
在另一方面，本公开提供了一种显示设备，其具有本文描述的阵列基板或通过本文描述的方法制造的阵列基板。适当显示设备的示例包括但不限于：电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相框、GPS等。在一个示例中，显示设备为智能手表。可选地，所述显示设备为有机发光二极管显示设备。
出于示意和描述目的已示出对本发明实施例的上述描述。其并非旨在穷举或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳方式的实际应用，从而使得本领域技术人员能够理解本发明适用于特定用途或所构思的实施方式的各种实施例及各种变型。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，否则所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名词或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而非意在对由这种命名方式修饰的元素的数量进行限制，除非给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所描述的实施例进行变化。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。
Claims (20)
1.一种阵列基板，包括：
基底基板；
多个发光元件，其位于所述基底基板上；
多个驱动薄膜晶体管，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管中的每一个包括第一有源层；
一条或多条电源线，其构造为将驱动电流分别供应至所述多个发光元件；和
遮光层，其构造为为所述第一有源层遮挡光照，所述遮光层电连接至所述一条或多条电源线中的至少一条。
2.根据权利要求1所述的阵列基板，其中，所述遮光层在所述基底基板上的正投影与所述第一有源层在所述基底基板上的正投影至少部分地重叠。
3.根据权利要求2所述的阵列基板，其中，所述遮光层在所述基底基板上的正投影实质上覆盖所述第一有源层在所述基底基板上的正投影。
4.根据权利要求1至3中任一项所述的阵列基板，其中，所述多个驱动薄膜晶体管中的每一个还包括位于所述第一有源层和所述第一遮光层之间的第一栅极。
5.根据权利要求4所述的阵列基板，其中，所述遮光层在所述基底基板上的正投影至少部分地延伸到所述第一栅极在所述基底基板上的正投影以外。
6.根据权利要求4所述的阵列基板，其中，所述遮光层在所述基底基板上的正投影实质上覆盖所述第一栅极在所述基底基板上的正投影。
7.根据权利要求4所述的阵列基板，其中，所述遮光层在所述基底基板上的正投影实质上围绕所述第一栅极在所述基底基板上的正投影，但是与所述第一栅极在所述基底基板上的正投影实质上不重叠。
8.根据权利要求4所述的阵列基板，其中，所述第一栅极和所述一条或多条电源线位于同一层并且包括相同材料。
9.根据权利要求1至8中任一项所述的阵列基板，其中，所述多个驱动薄膜晶体管中的每一个包括与所述一条或多条电源线中的一条电连接的源极。
10.根据权利要求9所述的阵列基板，其中，所述遮光层通过所述源极与所述一条或多条电源线中的所述至少一条电连接。
11.根据权利要求1至10中任一项所述的阵列基板，还包括：多个开关薄膜晶体管，其构造为分别控制所述多个驱动薄膜晶体管的开启/关断切换，所述多个开关薄膜晶体管中的每一个包括第二有源层；
其中，所述遮光层在所述基底基板上的正投影与所述第二有源层在所述基底基板上的正投影实质上不重叠。
12.根据权利要求11所述的阵列基板，其中，所述多个开关薄膜晶体管中的每一个包括第二栅极；并且
所述遮光层在所述基底基板上的正投影实质上围绕所述第二栅极在所述基底基板上的正投影，但是与所述第二栅极在所述基底基板上的正投影实质上不重叠。
13.根据权利要求1至10中任一项所述的阵列基板，还包括：多个开关薄膜晶体管，其构造为分别控制所述多个驱动薄膜晶体管的开启/关断切换，所述多个开关薄膜晶体管中的每一个包括第二有源层；
其中，所述遮光层在所述基底基板上的正投影与所述第二有源层在所述基底基板上的正投影至少部分地重叠。
14.根据权利要求1至13中任一项所述的阵列基板，所述一条或多条电源线包括彼此间隔开的多列电源线；
所述遮光层包括多行遮光条；并且
所述多行遮光条将所述多列电源线电连接，从而形成电源线网。
15.根据权利要求1所述的阵列基板，其中，所述多个驱动薄膜晶体管是多个底栅型薄膜晶体管。
16.根据权利要求1所述的阵列基板，其中，所述多个驱动薄膜晶体管是多个顶栅型薄膜晶体管。
17.根据权利要求1至16中任一项所述的阵列基板，其中，所述多个发光元件是多个有机发光二极管。
18.一种显示设备,包括根据权利要求1至17中任一项所述的阵列基板。
19.一种减少一条或多条电源线中的电阻压降和减少显示设备中数据损耗的方法，其中，所述显示设备包括：
基底基板；
多个发光元件，其位于所述基底基板上；
多个驱动薄膜晶体管，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管中的每一个包括第一有源层；和
一条或多条电源线，其构造为将驱动电流分别供应至所述多个发光元件；
其中，所述方法包括：形成遮光层，所述遮光层与所述一条或多条电源线中的至少一条电连接并且构造为为所述第一有源层遮挡光照。
20.一种制造阵列基板的方法,包括:
在基底基板上形成多个发光元件；
形成多个驱动薄膜晶体管，其用于驱动所述多个发光元件发光，所述多个驱动薄膜晶体管中的每一个形成为包括第一有源层；
形成一条或多条电源线，其构造为将驱动电流分别供应至所述多个发光元件；和
形成遮光层，其构造为为所述第一有源层遮挡光照，所述遮光层形成为电连接至所述一条或多条电源线中的至少一条。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2018/081543 WO2019191862A1 (en) | 2018-04-02 | 2018-04-02 | Array substrate, display apparatus, method of reducing current-resistance drop and data loss in display apparatus, and method of fabricating array substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110770911A true CN110770911A (zh) | 2020-02-07 |
Family
ID=68099755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880000247.XA Pending CN110770911A (zh) | 2018-04-02 | 2018-04-02 | 阵列基板及其制造方法、显示设备、及减少电阻压降和显示设备中的数据损耗的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11545540B2 (zh) |
| EP (1) | EP3776660A4 (zh) |
| CN (1) | CN110770911A (zh) |
| WO (1) | WO2019191862A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750400A (zh) * | 2020-12-31 | 2021-05-04 | 长沙惠科光电有限公司 | 显示基板电压补偿结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220336555A1 (en) * | 2020-09-22 | 2022-10-20 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, display panel and display device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101093851A (zh) * | 2006-06-22 | 2007-12-26 | Lg.菲利浦Lcd株式会社 | 有机电致发光显示装置及其制造方法 |
| CN102024843A (zh) * | 2009-09-14 | 2011-04-20 | 卡西欧计算机株式会社 | 发光面板以及发光面板的制造方法 |
| CN107093618A (zh) * | 2017-05-04 | 2017-08-25 | 京东方科技集团股份有限公司 | 像素电路结构及使用其的显示器件 |
| CN107170829A (zh) * | 2017-05-15 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN107452750A (zh) * | 2016-05-31 | 2017-12-08 | 乐金显示有限公司 | 显示装置 |
| CN107799556A (zh) * | 2016-08-31 | 2018-03-13 | 乐金显示有限公司 | 显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101631549B1 (ko) | 2014-09-04 | 2016-06-20 | 엘지디스플레이 주식회사 | 유기발광 표시패널 및 이를 제조하는 방법 |
| CN105140260B (zh) * | 2015-07-23 | 2018-04-17 | 京东方科技集团股份有限公司 | 有机发光二极管阵列基板及其制作方法、显示装置 |
| JP2017054105A (ja) * | 2015-09-11 | 2017-03-16 | 旭硝子株式会社 | マスクブランク |
| CN106997896A (zh) | 2017-04-07 | 2017-08-01 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN107527940B (zh) | 2017-08-24 | 2020-01-10 | 京东方科技集团股份有限公司 | 背板及其制造方法 |
| US20190074383A1 (en) | 2017-09-04 | 2019-03-07 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor structure and driving circuit of amoled |
| CN107452809A (zh) | 2017-09-04 | 2017-12-08 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管结构及amoled驱动电路 |
-
2018
- 2018-04-02 EP EP18867305.7A patent/EP3776660A4/en not_active Withdrawn
- 2018-04-02 CN CN201880000247.XA patent/CN110770911A/zh active Pending
- 2018-04-02 WO PCT/CN2018/081543 patent/WO2019191862A1/en unknown
- 2018-04-02 US US16/344,013 patent/US11545540B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101093851A (zh) * | 2006-06-22 | 2007-12-26 | Lg.菲利浦Lcd株式会社 | 有机电致发光显示装置及其制造方法 |
| CN102024843A (zh) * | 2009-09-14 | 2011-04-20 | 卡西欧计算机株式会社 | 发光面板以及发光面板的制造方法 |
| CN107452750A (zh) * | 2016-05-31 | 2017-12-08 | 乐金显示有限公司 | 显示装置 |
| CN107799556A (zh) * | 2016-08-31 | 2018-03-13 | 乐金显示有限公司 | 显示装置 |
| CN107093618A (zh) * | 2017-05-04 | 2017-08-25 | 京东方科技集团股份有限公司 | 像素电路结构及使用其的显示器件 |
| CN107170829A (zh) * | 2017-05-15 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750400A (zh) * | 2020-12-31 | 2021-05-04 | 长沙惠科光电有限公司 | 显示基板电压补偿结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019191862A1 (en) | 2019-10-10 |
| EP3776660A4 (en) | 2021-11-17 |
| US20210367026A1 (en) | 2021-11-25 |
| EP3776660A1 (en) | 2021-02-17 |
| US11545540B2 (en) | 2023-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876099B2 (en) | Displays with silicon and semiconducting oxide thin-film transistors | |
| US9129927B2 (en) | Organic light-emitting diode displays with semiconducting-oxide and silicon thin-film transistors | |
| US11741890B2 (en) | Power supplier circuit and display device including the same | |
| CN110770911A (zh) | 阵列基板及其制造方法、显示设备、及减少电阻压降和显示设备中的数据损耗的方法 | |
| CN115552625A (zh) | 显示面板和显示装置 | |
| US10522087B2 (en) | Display having gate driver bootstrapping circuitry with enhanced-efficiency | |
| GB2536148A (en) | Displays with silicon and semiconducting oxide thin-film transistors | |
| CN118230672A (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200207 |
|
| RJ01 | Rejection of invention patent application after publication |