CN110765042B - 自适应的Nand Flash读写速度调整方法 - Google Patents

自适应的Nand Flash读写速度调整方法 Download PDF

Info

Publication number
CN110765042B
CN110765042B CN201911005407.2A CN201911005407A CN110765042B CN 110765042 B CN110765042 B CN 110765042B CN 201911005407 A CN201911005407 A CN 201911005407A CN 110765042 B CN110765042 B CN 110765042B
Authority
CN
China
Prior art keywords
read
speed
write
temperature
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911005407.2A
Other languages
English (en)
Other versions
CN110765042A (zh
Inventor
刘慧婕
仇旭东
赵斌
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201911005407.2A priority Critical patent/CN110765042B/zh
Publication of CN110765042A publication Critical patent/CN110765042A/zh
Application granted granted Critical
Publication of CN110765042B publication Critical patent/CN110765042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明属于存储器技术领域，具体涉及一种自适应的Nand Flash读写速度调整方法。与现有技术相比较，本发明相较于通常采用的单一设定速率的Nand‑flash读写方法，这种方法可以根据外界环境调节读写速率，最大限度的保证读写速度与正确性，且更加适应温度变化大的恶略环境的应用。由此，本发明提出一种随温度变化进行动态调节Nand‑flash的读写速度的方法，即可以保证数据的正确性，也可以一定程度上保证读写效率。

Description

自适应的Nand Flash读写速度调整方法
技术领域
本发明属于存储器技术领域，具体涉及一种自适应的Nand Flash读写速度调整方法。
背景技术
Nand-flash存储器是Flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。Nand-flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在民用及军用领域都得到了越来越广泛的应用。
在某些工程试验项目中，除了试验环境恶劣之外，试验成本也极高，因此为节约试验成本，对测试设备的可靠性要求严苛，尤其对于试验数据的完整性和正确性有极高要求。Nand-flash以其高速度、高存储密度、抗震等优点成为此类应用的最佳选择。但是，由于结构特点与制造工艺限制，Nand-flash使用中存在误码，出错时一般不会造成整个块或者页的数据无效，而是在一页中发生单比特或多比特误码。另外，Nand-flash的读写性能会受到环境因素的影响，随着温度的增高或者降低，Nand-flash操作后响应速度会变慢，若依然按照较高的速度进行读写，可能会出现大规模的数据错误。单比特或几个比特的数据可以通过相应的纠错算法进行修正，但大规模的错误，无法得到合理的处理。所以，在高温或者低温的条件下，为保证其读写的正确性，必须降低其相应的读写速度。即在相对恶劣的环境中，温度变化相对较大，需根据外界温度来调整相应的读写速度，来保证数据的正确性。
目前阶段，为保持在低温与高温情况下数据读写的正确性，在设置Nand-flash的读写速度时，一般选取在高低温环境下也不会出错的较低的读写速度，来保证读写的正确性。但是，此时采用的速度只是理想实验条件下的速度，实验条件与实际应用中的环境条件还存在一定的差异，该速度条件下进行实际的读写仍有可能出现错误，另外，环境温度总在变化，在常温下可以采用较快的速度进行读写，从而保证一定的读写效率。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种自适应的Nand Flash读写速度调整方法。
(二)技术方案
为解决上述技术问题，本发明提供一种自适应的Nand Flash读写速度调整方法，所述读写速度调整方法基于读写速度调整***来实施，所述读写速度调整***包括：核心控制模块、读写控制模块以及速度调节模块；所述读写速度调整方法包括如下步骤：
步骤1：读写控制模块控制按照常规速度对Nand-flash进行读写，若核心控制模块检测到出现错误，通过核心控制模块的温度感应装置获取当前温度；
步骤2：若温度无变化，则使用错误纠错算法，进行单比特或几个比特的数据纠错；
步骤3：若温度确实产生变化，则由速度调节模块调整相应读写速度，避免出现大规模数据错误；
步骤4：若调整速度后核心控制模块仍检测到出现大规模的错误，则由速度调节模块继续降低读写速度；
步骤5：读/写完一块数据后，由核心控制模块再次获取当前温度，看是否恢复常温，若恢复，由速度调节模块调整速度为常规速度，若依然在高温或者低温环境下，则保持当前读写速度不变。
其中，所述核心控制模块用于完成温度变化的感应以及错误的检测和纠错。
其中，所述读写控制模块用于完成正常的读写控制。
其中，所述速度调节模块用于完成读写速度随温度变化的调节功能。
其中，多个模块相互配合，将对Nand-flash读写的速度根据外界温度的变化进行调整，保证正确且高效的读写。
其中，所述步骤1中，读/写完一页后，进行由核心控制模块对相应数据的检错。
其中，所述步骤3中，速度调节模块的调节规则按照温度每升高或降低十度，则对应降低速度0.5M/S。
其中，所述步骤4中，速度调节完成后，读写控制模块开始按照调节的速度进行读写，完成一页的读写后，由核心控制模块再次检测是否仍出现大规模的错误，若出现大规模错误，继续由错误调节模块降低速度。
其中，所述继续由错误调节模块降低速度，是以0.5M/S的间隔降低。
其中，所述步骤5中，若温度依然在高温或者低温，则继续按调整后的当前速度进行读写，并在每次读/写完一块数据后由核心控制模块进行温度的重新检测。
(三)有益效果
与现有技术相比较，本发明相较于通常采用的单一设定速率的Nand-flash读写方法，这种方法可以根据外界环境调节读写速率，最大限度的保证读写速度与正确性，且更加适应温度变化大的恶略环境的应用。由此，本发明提出一种随温度变化进行动态调节Nand-flash的读写速度的方法，即可以保证数据的正确性，也可以一定程度上保证读写效率。
附图说明
图1为本发明技术方案流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
为解决上述技术问题，本发明提供一种自适应的Nand Flash读写速度调整方法，所述读写速度调整方法基于读写速度调整***来实施，所述读写速度调整***包括：核心控制模块、读写控制模块以及速度调节模块；所述读写速度调整方法包括如下步骤：
步骤1：读写控制模块控制按照常规速度对Nand-flash进行读写，若核心控制模块检测到出现错误，通过核心控制模块的温度感应装置获取当前温度；
步骤2：若温度无变化，则使用错误纠错算法，进行单比特或几个比特的数据纠错；
步骤3：若温度确实产生变化，则由速度调节模块调整相应读写速度，避免出现大规模数据错误；
步骤4：若调整速度后核心控制模块仍检测到出现大规模的错误，则由速度调节模块继续降低读写速度；
步骤5：读/写完一块数据后，由核心控制模块再次获取当前温度，看是否恢复常温，若恢复，由速度调节模块调整速度为常规速度，若依然在高温或者低温环境下，则保持当前读写速度不变。
其中，所述核心控制模块用于完成温度变化的感应以及错误的检测和纠错。
其中，所述读写控制模块用于完成正常的读写控制。
其中，所述速度调节模块用于完成读写速度随温度变化的调节功能。
其中，多个模块相互配合，将对Nand-flash读写的速度根据外界温度的变化进行调整，保证正确且高效的读写。
其中，所述步骤1中，读/写完一页后，进行由核心控制模块对相应数据的检错。
其中，所述步骤3中，速度调节模块的调节规则按照温度每升高或降低十度，则对应降低速度0.5M/S。
其中，所述步骤4中，速度调节完成后，读写控制模块开始按照调节的速度进行读写，完成一页的读写后，由核心控制模块再次检测是否仍出现大规模的错误，若出现大规模错误，继续由错误调节模块降低速度。
其中，所述继续由错误调节模块降低速度，是以0.5M/S的间隔降低。
其中，所述步骤5中，若温度依然在高温或者低温，则继续按调整后的当前速度进行读写，并在每次读/写完一块数据后由核心控制模块进行温度的重新检测。
实施例1
如图1所示，本实施例的具体实施方式如下所示：
(1)启动后，首先读写控制模块按照常规速度进行Nand-flash的读写；
(2)读/写完一页后，进行由核心控制模块对相应数据的检错；
(3)若出现错误，由核心控制模块的温度感应装置获取当前温度；
(4)若温度未出现变化，核心控制模块采用纠错算法进行单bit或几个bit的纠错；
(5)若温度出现变化，由速度调节模块调节读写速度，调节规则按照温度每升高或降低十度，则对应降低速度0.5M/S；
(6)速度调节完成后，读写控制模块开始按照调节的速度进行读写，完成一页的读写后，由核心控制模块再次检测是否仍出现大规模的错误，若出现大规模错误，继续由错误调节模块降低速度，以0.5M/S的间隔降低；
(7)若无错误，按照当前速度进行读写，若只出现单bit或几个bit的错误，由核心控制模块进行纠错，且按照当前速度进行读写；
(8)读/写完一块数据后，核心控制模块检测当前温度；
(9)若温度已恢复，则由速度调节模块再次更改读写速度为常规速度进行读写；
(10)若温度依然在高温或者低温，则继续按此速度进行读写，并在每次读/写完一块数据后由核心控制模块进行温度的重新检测。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种自适应的Nand Flash读写速度调整方法，其特征在于，所述读写速度调整方法基于读写速度调整***来实施，所述读写速度调整***包括：核心控制模块、读写控制模块以及速度调节模块；所述读写速度调整方法包括如下步骤：
步骤1：读写控制模块控制按照常规速度对Nand-flash进行读写，若核心控制模块检测到出现错误，通过核心控制模块的温度感应装置获取当前温度；
步骤2：若温度无变化，则使用错误纠错算法，进行单比特或几个比特的数据纠错；
步骤3：若温度确实产生变化，则由速度调节模块调整相应读写速度，避免出现大规模数据错误；
步骤4：若调整速度后核心控制模块仍检测到出现大规模的错误，则由速度调节模块继续降低读写速度；
步骤5：读/写完一块数据后，由核心控制模块再次获取当前温度，看是否恢复常温，若恢复，由速度调节模块调整速度为常规速度，若依然在高温或者低温环境下，则保持当前读写速度不变。
2.如权利要求1所述的自适应的Nand Flash读写速度调整方法，其特征在于，所述核心控制模块用于完成温度变化的感应以及错误的检测和纠错。
3.如权利要求2所述的自适应的Nand Flash读写速度调整方法，其特征在于，所述读写控制模块用于完成正常的读写控制。
4.如权利要求3所述的自适应的Nand Flash读写速度调整方法，其特征在于，所述速度调节模块用于完成读写速度随温度变化的调节功能。
5.如权利要求4所述的自适应的Nand Flash读写速度调整方法，其特征在于，多个模块相互配合，将对Nand-flash读写的速度根据外界温度的变化进行调整，保证正确且高效的读写。
6.如权利要求1所述的自适应的Nand Flash读写速度调整方法，其特征在于，所述步骤1中，读/写完一页后，进行由核心控制模块对相应数据的检错。
7.如权利要求1所述的自适应的Nand Flash读写速度调整方法，其特征在于，所述步骤3中，速度调节模块的调节规则按照温度每升高或降低十度，则对应降低速度0.5M/S。
8.如权利要求1所述的自适应的Nand Flash读写速度调整方法，其特征在于，所述步骤4中，速度调节完成后，读写控制模块开始按照调节的速度进行读写，完成一页的读写后，由核心控制模块再次检测是否仍出现大规模的错误，若出现大规模错误，继续由错误调节模块降低速度。
9.如权利要求8所述的自适应的Nand Flash读写速度调整方法，其特征在于，所述继续由错误调节模块降低速度，是以0.5M/S的间隔降低。
10.如权利要求1所述的自适应的Nand Flash读写速度调整方法，其特征在于，所述步骤5中，若温度依然在高温或者低温，则继续按调整后的当前速度进行读写，并在每次读/写完一块数据后由核心控制模块进行温度的重新检测。
CN201911005407.2A 2019-10-22 2019-10-22 自适应的Nand Flash读写速度调整方法 Active CN110765042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911005407.2A CN110765042B (zh) 2019-10-22 2019-10-22 自适应的Nand Flash读写速度调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911005407.2A CN110765042B (zh) 2019-10-22 2019-10-22 自适应的Nand Flash读写速度调整方法

Publications (2)

Publication Number Publication Date
CN110765042A CN110765042A (zh) 2020-02-07
CN110765042B true CN110765042B (zh) 2023-06-09

Family

ID=69332567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911005407.2A Active CN110765042B (zh) 2019-10-22 2019-10-22 自适应的Nand Flash读写速度调整方法

Country Status (1)

Country Link
CN (1) CN110765042B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112395145A (zh) * 2020-11-16 2021-02-23 杭州安恒信息技术股份有限公司 一种测试***稳定性的方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067968A (zh) * 2007-04-29 2007-11-07 北京中星微电子有限公司 一种自适应控制闪存接口读写速度的装置和方法
CN105824582A (zh) * 2016-03-28 2016-08-03 联想(北京)有限公司 一种信息处理方法及电子设备
CN107643955A (zh) * 2016-07-27 2018-01-30 中电海康集团有限公司 一种基于纠错回写技术提升非易失存储器性能的方法及非易失存储器结构
CN108052414A (zh) * 2017-12-28 2018-05-18 湖南国科微电子股份有限公司 一种提升ssd工作温度范围的方法及***
CN109358984A (zh) * 2018-09-17 2019-02-19 至誉科技（武汉）有限公司 利用温度均衡数据恢复方法进行数据恢复的存储装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2120189B1 (en) * 2007-01-30 2013-01-16 Panasonic Corporation Nonvolatile storage device, nonvolatile storage system, and access device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067968A (zh) * 2007-04-29 2007-11-07 北京中星微电子有限公司 一种自适应控制闪存接口读写速度的装置和方法
CN105824582A (zh) * 2016-03-28 2016-08-03 联想(北京)有限公司 一种信息处理方法及电子设备
CN107643955A (zh) * 2016-07-27 2018-01-30 中电海康集团有限公司 一种基于纠错回写技术提升非易失存储器性能的方法及非易失存储器结构
CN108052414A (zh) * 2017-12-28 2018-05-18 湖南国科微电子股份有限公司 一种提升ssd工作温度范围的方法及***
CN109358984A (zh) * 2018-09-17 2019-02-19 至誉科技（武汉）有限公司 利用温度均衡数据恢复方法进行数据恢复的存储装置

Also Published As

Publication number Publication date
CN110765042A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
US8310876B2 (en) Methods of accessing storage devices
US9478298B2 (en) Memory system and method of reading data thereof
US8996964B2 (en) Nonvolatile memory device and related read method using hard and soft decision decoding
CN104932951B (zh) 一种nand闪存出现ecc无法纠错时的数据恢复方法
CN110765041B (zh) 自适应的Nand Flash读写速度调整***
CN102110028A (zh) 一种nand闪存及其数据的校验方法和装置
US20150310920A1 (en) Storage device, memory controller and memory control method
US10725856B2 (en) Error correction to reduce a failure in time rate
CN110765042B (zh) 自适应的Nand Flash读写速度调整方法
US11528038B2 (en) Content aware decoding using shared data statistics
US11662941B2 (en) System and method for mitigating effect of erase cells on adjacent cells
US11557350B2 (en) Dynamic read threshold calibration
US11733911B2 (en) Storage device and storage device management method
US20220405002A1 (en) Temperature readings for memory devices to reduce temperature compensation errors
US11978524B2 (en) Cumulative wordline dispersion and deviation for read sense determination
CN110058955B (zh) 具有错误纠正功能的内存和相关内存***
US9570162B2 (en) Data read method for flash memory
CN113094307B (zh) 映射信息管理方法、存储器存储装置及存储器控制器
US12046298B2 (en) Managing compensation for charge coupling and lateral migration in memory devices
US11449377B2 (en) Adaptive frequency control for high-speed memory devices
US12046307B2 (en) Managing program verify voltage offsets for charge coupling and lateral migration compensation in memory devices
US20240143337A1 (en) Data Storage With Optimized Boot Files Loading
US20220121640A1 (en) Emulation of relational data table relationships using a schema
CN117912530A (zh) 基于nand失效下的重读实现方法、装置和计算机设备
CN116860174A (zh) 一种固态硬盘读性能优化方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant