CN110750752B - 一种模拟量数据的插值方法及装置 - Google Patents

一种模拟量数据的插值方法及装置 Download PDF

Info

Publication number
CN110750752B
CN110750752B CN201910855091.XA CN201910855091A CN110750752B CN 110750752 B CN110750752 B CN 110750752B CN 201910855091 A CN201910855091 A CN 201910855091A CN 110750752 B CN110750752 B CN 110750752B
Authority
CN
China
Prior art keywords
register
interpolation
data
analog
storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910855091.XA
Other languages
English (en)
Other versions
CN110750752A (zh
Inventor
凌特利
宋彦锋
杨智德
徐云松
沈沉
王西邓
汤洋
任红旭
李英明
张荣良
牛勇永
信亚磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xuji Group Co Ltd
XJ Electric Co Ltd
Xuchang XJ Software Technology Co Ltd
Original Assignee
Xuji Group Co Ltd
XJ Electric Co Ltd
Xuchang XJ Software Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xuji Group Co Ltd, XJ Electric Co Ltd, Xuchang XJ Software Technology Co Ltd filed Critical Xuji Group Co Ltd
Priority to CN201910855091.XA priority Critical patent/CN110750752B/zh
Publication of CN110750752A publication Critical patent/CN110750752A/zh
Application granted granted Critical
Publication of CN110750752B publication Critical patent/CN110750752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提供了一种模拟量数据的插值方法及装置，其中方法包括：选取至少两个模拟量通道的数据作为一组；对每一个模拟量通道，根据所采用的插值算法获取插值计算要的数据，将所获取数据按组存放内存中；插值计算时，按组从内存中将插值计算所需的数据装载到寄存器中，同一模拟量通道中的所需的不同数据存放到不同寄存器中，同一组中不同模拟量通道所需的对应数据存储到同一寄存器；调用各寄存器对同一组的各模拟通道进行并行插值计算。本发明插值计算时，将所有通道的数据一起处理，采用并行处理的方法确定插值数据，实现了在计算任务重的情况下，硬件处理速度仍然很快，处理效率也很高。

Description

一种模拟量数据的插值方法及装置
技术领域
本发明属于电力***继电保护领域，特别涉及一种模拟量数据的插值方法及装置。
背景技术
过程层设备(合并单元装置、合智一体装置)把模拟量信号合并成SV数字信号发送给间隔层设备。可以合并成SV数字信号的信号源有3种：来自本设备采集插件的本地模拟量采样信号、来自其它过程层设备的级联SV数字信号、来自采集器的FT3信号。
合并前的采样速率和合并后的采样率通常不同，而且合并前的采样时钟基准和合并后的采样时钟基准(GPS时钟基准)不同。在合并模拟量信号时要用到插值算法，根据原采样数据计算出合并后采样时刻的采样值。由于抛物线插值(二次插值)算法精度高，复杂度适中，因此在过程层设备中经常使用该算法，该算法根据3个原采样值和时间值计算出插值时刻的采样值。
SV报文的采样速率高，通常是80点每周波(4kHz)，合并前的采样速率更高，本地采样通常是160点每周波(8kHz)，SV报文中含的模拟量通道较多，从6个通道到32个通道不等，另外抛物线插值算法有一定复杂度，又是浮点计算，因此过程层设备的插值计算任务很重，通常是过程层设备中最重的任务。早期一些CPU不支持硬浮点计算，通常采用浮点转定点的方法计算插值，现在业界普遍采用CPU硬浮点计算。
采用硬浮点计算时，插值任务的硬件(例如CPU)负荷通常达到30％以上。如果SV业务配置得复杂，再加上硬件需要处理的其它任务，数据量比较大，硬件利用率可能会升至满负荷，影响硬件的处理效率，甚至导致硬件无法正常工作，影响后续数据的处理。
发明内容
本发明的目的在于提供一种模拟量数据的插值方法，用于解决现有技术中模拟量插值方法存在计算任务重，导致硬件处理效率低的问题；同时还提供一种模拟量数据的插值装置，用于解决现有技术中模拟量插值装置存在计算任务重，导致硬件处理效率低的问题。
为实现上述目的，本发明提供了一种模拟量数据的插值方法，包括如下步骤：
1)选取至少两个模拟量通道的数据作为一组；
2)对每一个模拟量通道，根据所采用的插值算法获取插值计算要的数据，将所获取数据按组存放内存中；
3)插值计算时，按组从内存中将插值计算所需的数据装载到寄存器中，同一模拟量通道中的所需的不同数据存放到不同寄存器中，同一组中不同模拟量通道所需的对应数据存储到同一寄存器；
4)调用各寄存器对同一组的各模拟通道进行并行插值计算。
本发明选取至少两个模拟量通道的数据作为一组，根据所采用的插值算法获取插值计算需要的数据，将所获取数据按组存放在内存中；插值计算时，将所有通道的数据一起处理，采用并行处理的方法确定插值数据，实现了在计算任务重的情况下，硬件处理速度仍然很快，处理效率也很高。
进一步地，为了使模拟量数据的插值计算结果更加准确，所述的插值算法为抛物线插值算法，采用抛物线插值算法所获取的数据包括三个原始采样值和对应的采样时间值以及***时刻值。
进一步地，为了使插值计算结果更加快，步骤2)中内存中存放的数据包括：原始采样值、各采样时间中任两个采样时间的差值的倒数；各采样时间与***时刻值差值。
进一步地，本发明提供了一种存储方式，并行插值计算时所采用的寄存器有九个，第一寄存器、第二寄存器和第三寄存器分别用于存放各模拟量通道的三个原始采样值；第四寄存器、第五寄存器和第六寄存器用于分别存放各模拟量通道中各采样时间中任两个采样时间的差值的倒数；第七寄存器、第八寄存器和第九寄存器分别用于存放各模拟量通道中各采样时间与***时刻值差值。
进一步地，为了使插值计算结果更加快，在插值计算时采用了集中算法，所述集中算法指将内存中所需数据一次性装载到各寄存器中计算。
另外，本发明还提供了一种模拟量数据的插值装置，包括存储器、处理器以及存储在所述存储器中并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现以下步骤：
1)选取至少两个模拟量通道的数据作为一组；
2)对每一个模拟量通道，根据所采用的插值算法获取插值计算要的数据，将所获取数据按组存放内存中；
3)插值计算时，按组从内存中将插值计算所需的数据装载到寄存器中，同一模拟量通道中的所需的不同数据存放到不同寄存器中，同一组中不同模拟量通道所需的对应数据存储到同一寄存器；
4)调用各寄存器对同一组的各模拟通道进行并行插值计算。
本发明选取至少两个模拟量通道的数据作为一组，根据所采用的插值算法获取插值计算需要的数据，将所获取数据按组存放在内存中；插值计算时，将所有通道的数据一起处理，采用并行处理的方法确定插值数据，实现了在计算任务重的情况下，硬件处理速度仍然很快，处理效率也很高。
进一步地，为了使模拟量数据的插值计算结果更加准确，所述的插值算法为抛物线插值算法，采用抛物线插值算法所获取的数据包括三个原始采样值和对应的采样时间值以及***时刻值。
进一步地，为了使插值计算结果更加快，步骤2)中内存中存放的数据包括：原始采样值、各采样时间中任两个采样时间的差值的倒数；各采样时间与***时刻值差值。
进一步地，本发明提供了一种存储方式，并行插值计算时所采用的寄存器有九个，第一寄存器、第二寄存器和第三寄存器分别用于存放各模拟量通道的三个原始采样值；第四寄存器、第五寄存器和第六寄存器用于分别存放各模拟量通道中各采样时间中任两个采样时间的差值的倒数；第七寄存器、第八寄存器和第九寄存器分别用于存放各模拟量通道中各采样时间与***时刻值差值。
进一步地，为了使插值计算结果更加快，在插值计算时采用了集中算法，所述集中算法指将内存中所需数据一次性装载到各寄存器中计算。
附图说明
图1为本发明的并行操作示意图；
图2为本发明的插值数据在内存中存放的规则示意图；
图3为本发明采用库函数进行抛物线插值计算时的示意图；
图4为本发明采用集中算法进行插值计算时的示意图；
图5为本发明的模拟量数据的插值方法流程图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
模拟量数据的插值方法的实施例：
一种模拟量数据的插值方法，包括如下步骤，选取至少两个模拟量通道的数据作为一组；对每一个模拟量通道，根据所采用的插值算法获取插值计算要的数据，将所获取数据按组存放内存中；插值计算时，按组从内存中将插值计算所需的数据装载到寄存器中，同一模拟量通道中的所需的不同数据存放到不同寄存器中，同一组中不同模拟量通道所需的对应数据存储到同一寄存器；调用各寄存器对同一组的各模拟通道进行并行插值计算。
具体而言，本发明采用并行计算指令代替硬浮点计算指令，其实现过程可采用多项式插值算法或抛物线插值算法实现，本实施例采用的是抛物线插值算法。以NEON为例介绍支持并行计算硬件，NEON是ARM架构Cortex A系列处理器(即CPU)的并行计算引擎。该引擎支持并行计算指令(SIMD指令)如图1所示，含有16个寄存器Q(包括源寄存器Qn…Qm和目的寄存器Qd)，每个寄存器Q可存放4个单精度浮点数。并行计算的操作示意，由于可以并行计算4组单精度浮点数，因此和硬浮点计算相比，速度提高数倍。当然，本发明对硬件的具体实施方式并不做限制，只要可以实现相应的功能即可。
单组插值计算不能采用并行计算，因为多次计算步骤之间有因果依赖关系，前一次的计算结果是后一次计算的输入。这里提出以4个模拟量通道插值数据为一组，装载到寄存器中执行插值计算，以解决上述问题。假设一组SV数字信号中含有10个模拟量通道(序号0-9)，则第一次并行计算通道0-3的插值数据，第二次并行计算通道4-7的插值数据，第三次并行计算通道8-9的插值数据，最后一次的通道数不足4个，计算时用0值填充空余通道的位置。
过程层设备插值常用的抛物线插值算法需要三个原始采样值和时间值，插值时刻采样值y的计算公式是：
公式中y0、y1、y2是原始采样值，t0、t1、t2是原采样时刻(即原始采样值对应的采样时间值)，t是插值时刻值，y是插值时刻采样值。在设计嵌入式***中，除法计算非常慢。本插值公式中含有除法，且除数全是时间间隔Δt。Δt的取值范围是有限的，最大值为采样间隔的两倍左右(t2-t0)，所以可以在***初始化的时候，建立时间间隔Δt和其倒数Δt′(设Δt′为)的映射数组(float类型)，把Δt的倒数计算好放到该数组中。如图5所示，插值计算时，把时间间隔Δt当作数组下标，直接访问该数组即可获取其倒数，从而避免了除法计算。经过优化的插值公式如下。
y＝Δt1Δt2Δt10′Δt20′y0-Δt0Δt2Δt10′Δt21′y1+Δt0Δt1Δt20′Δt21′y2
Δt0＝t-t0
Δt1＝t-t1
Δt2＝t-t2
并行计算硬件支持快速装载指令，该指令可以把内存中一块连续的区域一次性按顺序装载到寄存器。为实现快速装载方法，插值计算需要的数据需要在内存中按下面规则存放，这样装载到寄存器的数据可以直接参与并行计算，不需要再做位置调整。插值计算需要的数据在内存中存放的规则如图2所示，其中Q0-Q8为源寄存器，Q9为目的寄存器。
使用快速装载方法装载插值计算需要的数据后，寄存器的内容如下表。
从表中可以看出，并行插值计算时所采用的寄存器有九个，第一寄存器Q6、第二寄存器Q7和第三寄存器Q8分别用于存放各模拟量通道的三个原始采样值；第四寄存器Q3、第五寄存器Q4和第六寄存器Q5用于分别存放各模拟量通道中各采样时间中任两个采样时间的差值的倒数；第七寄存器Q0、第八寄存器Q1和第九寄存器Q2分别用于存放各模拟量通道中各采样时间与***时刻值差值，同时还包括一个用于存储计算结果的寄存器Q9。
调用编译器封装好的并行计算库函数时，调用一次执行一次并行计算。如果调用并行计算库函数实现抛物线插值计算，实际执行速度和硬浮点相比提升非常有限。原因是并行计算指令、硬浮点计算指令、数据搬运指令的执行周期相差不大；使用并行计算库函数时，一个完整的插值计算过程需要调用多次库函数，这样中间数据在内存和寄存器之间来回搬运，拉低了总体的计算速度。本发明采用的集中计算方法不需要重复搬运中间数据。采用库函数计算和集中计算的对比结果如图3和如图4所示。集中计算方法是采用内联汇编语言设计插值算法。内联汇编语言可以把一小段汇编语言嵌入到C语言中执行，直接操作相关寄存器和指令，一次性把插值数据搬运到寄存器中，集中执行并行计算，中间数据直接参与下一步计算，最后把结果输出到内存，执行效率非常高，其执行过程如下：
在***初始化时，建立时间间隔Δt和其倒数Δt′的映射数组，把Δt的倒数计算好放到该数组中。考虑到留有一定的余量，数组大小为最大采样间隔(采样间隔可能是多种)的3倍。假设Δt的粒度是10ns，最大采样间隔是250us，则数组的大小应该是250*100*3＝75000。
调用内联汇编模块(即内联汇编语言汇编的并行插值计算方法)前，获取插值计算要的数据，根据抛物线插值优化公式计算出一组(4个通道)的Δt0、Δt1、Δt2，查询映射数组获取一组(4个通道)的Δt10′、Δt20′、Δt21′，按照规则在内存中相应位置存放，把一组(4个通道)的采样值y0、y1、y2也按照规则在内存中相应位置存放。
调用内联汇编模块，在模块开始处执行快速装载指令vldm(批量加载指令，可以单指令加载一块内存数据到一组寄存器中)，把内存中的插值计算所需的数据装载到寄存器Q0-Q8，然后执行vmul(并行乘指令)、vsub(并行减指令)、vmla(并行乘加指令)并行指令计算抛物线插值，将计算出的差值数据装载待寄存器Q9中，最后执行vstm(批量存储指令，可以单指令存储一组寄存器数据到一块内存中)指令把计算结果输出到内存。
模拟量数据的插值装置的实施例：
本发明还提供了一种模拟量数据的插值装置，包括存储器、处理器以及存储在所述存储器中并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现以下步骤：
1)选取至少两个模拟量通道的数据作为一组；
2)对每一个模拟量通道，根据所采用的插值算法获取插值计算要的数据，将所获取数据按组存放内存中；
3)插值计算时，按组从内存中将插值计算所需的数据装载到寄存器中，同一模拟量通道中的所需的不同数据存放到不同寄存器中，同一组中不同模拟量通道所需的对应数据存储到同一寄存器；
4)调用各寄存器对同一组的各模拟通道进行并行插值计算。
该装置是与上述方法对应的进程或程序，由于方法的具体实施方式已经在上述实施例中进行了详细的说明，因此，在这里不再赘述。
本发明的模拟量数据的插值方法及装置，采用并行计算指令代替硬浮点计算指令，实现过程层插值采用抛物线插值算法；采用集中计算的方法，避免调用库函数形成的中间数据重复装载的问题；采用快速装载方法，插值数据在内存中按指定规则存放，计算前采用快速装载指令一次性装载到寄存器，不需要再调整，直接参与插值计算；同时计算4个通道的插值数据，和硬浮点计算相比，速度提高2倍以上。
以上给出了具体的实施方式，但本发明不局限于以上所描述的实施方式。本发明的基本思路在于上述基本方案，对本领域普通技术人员而言，根据本发明的教导，设计出各种变形的模型、公式、参数并不需要花费创造性劳动。在不脱离本发明的原理和精神的情况下对实施方式进行的变化、修改、替换和变形仍落入本发明的保护范围内。

Claims (8)

1.一种模拟量数据的插值方法，其特征在于，包括如下步骤：
1）选取至少两个模拟量通道的数据作为一组；
2）对每一个模拟量通道，根据所采用的插值算法获取插值计算要的数据，将所获取数据按组存放内存中；所述的插值算法为抛物线插值算法，采用抛物线插值算法所获取的数据包括三个原始采样值和对应的采样时间值以及***时刻值；
3）插值计算时，按组从内存中将插值计算所需的数据装载到寄存器中，同一模拟量通道中的所需的不同数据存放到不同寄存器中，同一组中不同模拟量通道所需的对应数据存储到同一寄存器；
4）调用各寄存器对同一组的各模拟通道进行并行插值计算。
2.根据权利要求1所述的模拟量数据的插值方法，其特征在于，步骤2）中内存中存放的数据包括：原始采样值、各采样时间中任两个采样时间的差值的倒数；各采样时间与***时刻值差值。
3.根据权利要求2所述的模拟量数据的插值方法，其特征在于，并行插值计算时所采用的寄存器有九个，第一寄存器、第二寄存器和第三寄存器分别用于存放各模拟量通道的三个原始采样值；第四寄存器、第五寄存器和第六寄存器用于分别存放各模拟量通道中各采样时间中任两个采样时间的差值的倒数；第七寄存器、第八寄存器和第九寄存器分别用于存放各模拟量通道中各采样时间与***时刻值差值。
4.根据权利要求3所述的模拟量数据的插值方法，其特征在于，在插值计算时采用了集中算法，所述集中算法指将内存中所需数据一次性装载到各寄存器中计算。
5.一种模拟量数据的插值装置，包括存储器、处理器以及存储在所述存储器中并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现以下步骤：
1）选取至少两个模拟量通道的数据作为一组；
2）对每一个模拟量通道，根据所采用的插值算法获取插值计算要的数据，将所获取数据按组存放内存中；所述的插值算法为抛物线插值算法，采用抛物线插值算法所获取的数据包括三个原始采样值和对应的采样时间值以及***时刻值；
3）插值计算时，按组从内存中将插值计算所需的数据装载到寄存器中，同一模拟量通道中的所需的不同数据存放到不同寄存器中，同一组中不同模拟量通道所需的对应数据存储到同一寄存器；
4）调用各寄存器对同一组的各模拟通道进行并行插值计算。
6.根据权利要求5所述的模拟量数据的插值装置，其特征在于，步骤2）中内存中存放的数据包括：原始采样值、各采样时间中任两个采样时间的差值的倒数；各采样时间与***时刻值差值。
7.根据权利要求6所述的模拟量数据的插值装置，其特征在于，并行插值计算时所采用的寄存器有九个，第一寄存器、第二寄存器和第三寄存器分别用于存放各模拟量通道的三个原始采样值；第四寄存器、第五寄存器和第六寄存器用于分别存放各模拟量通道中各采样时间中任两个采样时间的差值的倒数；第七寄存器、第八寄存器和第九寄存器分别用于存放各模拟量通道中各采样时间与***时刻值差值。
8.根据权利要求7所述的模拟量数据的插值装置，其特征在于，在插值计算时采用了集中算法，所述集中算法指将内存中所需数据一次性装载到各寄存器中计算。
CN201910855091.XA 2019-09-10 2019-09-10 一种模拟量数据的插值方法及装置 Active CN110750752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910855091.XA CN110750752B (zh) 2019-09-10 2019-09-10 一种模拟量数据的插值方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910855091.XA CN110750752B (zh) 2019-09-10 2019-09-10 一种模拟量数据的插值方法及装置

Publications (2)

Publication Number Publication Date
CN110750752A CN110750752A (zh) 2020-02-04
CN110750752B true CN110750752B (zh) 2023-12-05

Family

ID=69276314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910855091.XA Active CN110750752B (zh) 2019-09-10 2019-09-10 一种模拟量数据的插值方法及装置

Country Status (1)

Country Link
CN (1) CN110750752B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113726499B (zh) * 2021-07-28 2024-02-13 南方电网数字电网研究院有限公司 数字采样数据高速插值同步方法及***

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825899A (en) * 1995-03-20 1998-10-20 Fujitsu Limited Audio data processing apparatus
CN101820287A (zh) * 2009-07-24 2010-09-01 北京工业大学 一种应用于双声道音频δ-∑数模转换器的插值滤波器
CN202076851U (zh) * 2011-06-17 2011-12-14 上海思源弘瑞自动化有限公司 具有双网独立采样功能的合并单元
CN103091633A (zh) * 2011-10-27 2013-05-08 北京航天发射技术研究所 一种铅酸蓄电池电量预估装置及方法
CN103647529A (zh) * 2013-12-26 2014-03-19 中国电子科技集团公司第四十一研究所 一种多模信号发生装置及其信号发生方法
CN103792419A (zh) * 2014-03-04 2014-05-14 济南大学 实现模拟量与数字量混合接入的同步采样方法
CN104378641A (zh) * 2014-11-14 2015-02-25 上海交通大学 Hevc/h.265的亚像素插值的simd快速实现方法
CN104536914A (zh) * 2014-10-15 2015-04-22 中国航天科技集团公司第九研究院第七七一研究所 基于寄存器访问标记的相关处理装置和方法
CN104717051A (zh) * 2014-12-29 2015-06-17 武汉大学 一种并行解调位同步中的插值估计方法
CN106896282A (zh) * 2017-01-06 2017-06-27 许继集团有限公司 一种数据采样方法及用于数据采样的合并单元
CN107229051A (zh) * 2017-05-26 2017-10-03 西安电子科技大学 基于gpu的视频sar回波仿真并行实现方法
CN109104169A (zh) * 2018-08-17 2018-12-28 电子科技大学 一种并行架构高速三角波信号发生器的信号合成方法
CN109683524A (zh) * 2018-12-25 2019-04-26 西电通用电气自动化有限公司 一种对无采样保持的各采样信号进行采样同步的处理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2864321B1 (fr) * 2003-12-23 2007-01-19 St Microelectronics Sa Memoire dynamique a acces aleatoire ou dram comportant au moins deux registres tampons et procede de commande d'une telle memoire
DE102005002721A1 (de) * 2005-01-20 2006-08-03 Robert Bosch Gmbh Abtastverfahren für einen asynchronen Sensor und zugehöriger asynchroner Sensor
US20100125718A1 (en) * 2008-11-14 2010-05-20 D.E. Shaw Research, Llc Parallel analysis of time series data
CN102331535B (zh) * 2011-06-09 2014-06-04 郝玉山 交流电物理量测量和数据采集装置和方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825899A (en) * 1995-03-20 1998-10-20 Fujitsu Limited Audio data processing apparatus
CN101820287A (zh) * 2009-07-24 2010-09-01 北京工业大学 一种应用于双声道音频δ-∑数模转换器的插值滤波器
CN202076851U (zh) * 2011-06-17 2011-12-14 上海思源弘瑞自动化有限公司 具有双网独立采样功能的合并单元
CN103091633A (zh) * 2011-10-27 2013-05-08 北京航天发射技术研究所 一种铅酸蓄电池电量预估装置及方法
CN103647529A (zh) * 2013-12-26 2014-03-19 中国电子科技集团公司第四十一研究所 一种多模信号发生装置及其信号发生方法
CN103792419A (zh) * 2014-03-04 2014-05-14 济南大学 实现模拟量与数字量混合接入的同步采样方法
CN104536914A (zh) * 2014-10-15 2015-04-22 中国航天科技集团公司第九研究院第七七一研究所 基于寄存器访问标记的相关处理装置和方法
CN104378641A (zh) * 2014-11-14 2015-02-25 上海交通大学 Hevc/h.265的亚像素插值的simd快速实现方法
CN104717051A (zh) * 2014-12-29 2015-06-17 武汉大学 一种并行解调位同步中的插值估计方法
CN106896282A (zh) * 2017-01-06 2017-06-27 许继集团有限公司 一种数据采样方法及用于数据采样的合并单元
CN107229051A (zh) * 2017-05-26 2017-10-03 西安电子科技大学 基于gpu的视频sar回波仿真并行实现方法
CN109104169A (zh) * 2018-08-17 2018-12-28 电子科技大学 一种并行架构高速三角波信号发生器的信号合成方法
CN109683524A (zh) * 2018-12-25 2019-04-26 西电通用电气自动化有限公司 一种对无采样保持的各采样信号进行采样同步的处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
采样值报文抖动对基于线性插值理论的电子式互感器数据同步算法的影响研究;庞福滨;刘;袁宇波;卜强生;嵇建飞;;电测与仪表(07);全文 *

Also Published As

Publication number Publication date
CN110750752A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
US20230305808A1 (en) Accelerated mathematical engine
CN103440121B (zh) 一种面向向量处理器的三角矩阵乘法向量化方法
CN103970720B (zh) 基于大规模粗粒度嵌入式可重构***及其处理方法
TWI512686B (zh) 用於通用性運算之紋理單元
KR102201935B1 (ko) 로드-저장 명령
CN111381939B (zh) 多线程处理器中的寄存器文件
CN111310904A (zh) 一种用于执行卷积神经网络训练的装置和方法
JP7387017B2 (ja) アドレス生成方法及びユニット、深層学習処理器、チップ、電子機器並びにコンピュータプログラム
US10534576B2 (en) Optimization apparatus and control method thereof
CN112200713B (zh) 一种联邦学习中的业务数据处理方法、装置以及设备
US20170102942A1 (en) Variable Length Execution Pipeline
US8706795B2 (en) SIMD integer addition including mathematical operation on masks
CN116710912A (zh) 一种矩阵乘法器及矩阵乘法器的控制方法
CN110750752B (zh) 一种模拟量数据的插值方法及装置
JPS62118474A (ja) ベクトル除算装置の制御方式
JP2518293B2 (ja) デ−タフロ−プロセツサ
US10387118B2 (en) Arithmetic operation unit and method of controlling arithmetic operation unit
CN116050492A (zh) 一种扩展单元
US20220156567A1 (en) Neural network processing unit for hybrid and mixed precision computing
CN102231624A (zh) 面向向量处理器的浮点复数块fir的向量化实现方法
JP2003244190A (ja) データフロー制御スイッチ用プロセッサ及びデータフロー制御スイッチ
CN115659380B (zh) 一种密文数据拟合计算方法、装置及电子设备
CN118034785B (zh) 指令压缩方法、装置、加速器及存储介质
Shaw et al. Multigrid solution of the compressible Navier-Stokes equations on a vector computer
US20240086192A1 (en) Special-purpose digital-compute hardware for efficient element-wise aggregation, scaling and offset

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant