CN110739153B - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN110739153B
CN110739153B CN201811516709.1A CN201811516709A CN110739153B CN 110739153 B CN110739153 B CN 110739153B CN 201811516709 A CN201811516709 A CN 201811516709A CN 110739153 B CN110739153 B CN 110739153B
Authority
CN
China
Prior art keywords
schottky
layers
layer
multilayer capacitor
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811516709.1A
Other languages
English (en)
Other versions
CN110739153A (zh
Inventor
千珍晟
丁海硕
金璟俊
姜秉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202211305622.6A priority Critical patent/CN115602445A/zh
Publication of CN110739153A publication Critical patent/CN110739153A/zh
Application granted granted Critical
Publication of CN110739153B publication Critical patent/CN110739153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1272Semiconductive ceramic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电容器,所述多层电容器包括电容器主体、第一外电极和第二外电极。所述电容器主体包括交替地堆叠的多个第一内电极和多个第二内电极,并且介电层介于所述多个第一内电极和所述多个第二内电极之间。所述第一外电极和所述第二外电极分别电连接到所述多个第一内电极和所述多个第二内电极。第一肖特基层肖特基接合到所述电容器主体中的所述介电层与所述第一内电极之间的界面。第二肖特基层肖特基接合到所述电容器主体中的所述介电层与所述第二内电极之间的界面。所述第一肖特基层和所述第二肖特基层的功函数值高于所述第一内电极和所述第二内电极的功函数值。

Description

多层电容器
本申请要求于2018年7月19日在韩国知识产权局提交的第10-2018-0083975号韩国专利申请的优先权的权益,所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
多层电容器是常规的无源组件,并且包括介电层、内电极和外电极。
近来,多层电容器需要在保持与现有多层电容器相同的尺寸的同时增大电容,并且需要纤薄化的介电层和内电极、雾化的介电颗粒等。
例如,在近来的高端产品中,为了增大多层电容器的电容,将介电层和内电极以数百层的量进行层压,并且通过使用具有1μm或更小的厚度的介电层的高集成来实现高电容。
然而,介电层的纤薄化和雾化增大了绝缘电阻。
纤薄化且雾化的介电层增大了在彼此相邻的两个内电极接触时发生电短路的风险。这可能使多层电容器的可靠性下降。
发明内容
本公开的一方面提供一种多层电容器,所述多层电容器在两个相邻的内电极接触时发生的电短路的风险降低,并且同时介电层的厚度和内电极的厚度减小,从而改善产品的电容和可靠性。
根据本公开的一方面,多层电容器包括电容器主体以及第一外电极和第二外电极。所述电容器主体包括交替地堆叠的多个第一内电极和多个第二内电极,并且介电层介于所述多个第一内电极和所述多个第二内电极之间。所述第一外电极和所述第二外电极分别电连接到所述多个第一内电极和所述多个第二内电极。第一肖特基层位于所述介电层与所述第一内电极之间的相应界面处。第二肖特基层位于所述介电层与所述第二内电极之间的相应界面处。所述第一肖特基层和所述第二肖特基层的功函数值高于所述第一内电极和所述第二内电极的功函数值。
在本公开的示例性实施例中,所述第一肖特基层可仅形成在所述第一内电极的表面中的一个表面上,并且所述第二肖特基层也可仅形成在所述第二内电极的表面中的一个表面上。
在本公开的示例性实施例中,所述电容器主体可通过重复其中层压介电层、第一内电极、第一肖特基层、另一介电层、第二内电极和第二肖特基层的堆叠结构而形成。
在本公开的示例性实施例中,所述电容器主体可通过重复其中层压介电层、第一肖特基层、第一内电极、另一介电层、第二肖特基层和第二内电极的堆叠结构而形成。
在本公开的示例性实施例中,所述第一肖特基层可覆盖所述第一内电极的整个所述一个表面,并且所述第二肖特基层可覆盖所述第二内电极的整个所述一个表面。
在本公开的示例性实施例中,所述第一肖特基层可形成在所述第一内电极的上表面和下表面两者上,并且所述第二肖特基层可形成在所述第二内电极的上表面和下表面两者上。
在本公开的示例性实施例中,所述第一肖特基层可分别覆盖所述第一内电极的整个所述上表面和整个所述下表面,并且所述第二肖特基层可分别覆盖所述第二内电极的整个所述上表面和整个所述下表面。
在本公开的示例性实施例中,所述电容器主体可通过重复其中层压介电层、第一肖特基层、第一内电极、另一第一肖特基层、另一介电层、第二肖特基层、第二内电极和另一第二肖特基层的堆叠结构而形成。
在本公开的示例性实施例中,所述第一肖特基层和所述第二肖特基层可以是绝缘半导体层。
在本公开的示例性实施例中,所述绝缘半导体层可包括二硫化钼(MoS2)、氧化钼(MoOx)、二硒化钨(WSe2)、碲化镉(CdTe)和硫化镉(CdS)中的至少一种。
在本公开的示例性实施例中,所述介电层可包括钛酸钡(BaTiO3)。
在本公开的示例性实施例中,所述第一内电极和所述第二内电极可包括铂(Pt)、钯(Pd)、钯-银(Pd-Ag)合金、镍(Ni)和铜(Cu)中的一种或更多种。
在本公开的示例性实施例中,所述第一肖特基层和所述第二肖特基层的表面的尺寸可等于或大于所述第一内电极和所述第二内电极的上表面或下表面的尺寸。
在本公开的示例性实施例中,所述电容器主体包括:第一表面和第二表面,在所述堆叠方向上彼此相对;第三表面和第四表面,连接到所述第一表面和所述第二表面并且在所述长度方向上彼此相对;以及第五表面和第六表面,连接到所述第一表面至所述第四表面并且在所述宽度方向上彼此相对。所述长度方向与除了所述堆叠方向之外的两个方向中的所述电容器主体较大的方向对应。所述第一内电极和所述第二内电极可分别暴露于所述第三表面和所述第四表面。
在本公开的示例性实施例中,所述第一肖特基层和所述第二肖特基层也可分别暴露于所述电容器主体的所述第三表面和所述第四表面。
根据本公开的一方面,一种多层电容器可包括:有效区,包括多个第一内电极和多个第二内电极、多个介电层以及多个肖特基层,所述多个肖特基层分别介于所述多个介电层与内电极之间,所述内电极包括所述多个第一内电极和所述多个第二内电极;上覆盖件,包括位于所述有效区的在堆叠方向上的上表面的上方的一个或更多个介电层;下覆盖件,包括位于所述有效区的在所述堆叠方向上的下表面的下方的一个或更多个介电层;第一外电极连接部,位于所述有效区、所述上覆盖件和所述下覆盖件的与所述堆叠方向大体上平行的第一侧表面上,并且电连接到所述第一内电极;第二外电极连接部,位于所述有效区、所述上覆盖件和所述下覆盖件的与所述堆叠方向大体上平行并且与所述第一侧表面相对的第二侧表面上,并且电连接到所述第二内电极,其中,所述肖特基层具有第一功函数值,所述多个第一内电极和所述多个第二内电极具有第二功函数值,并且所述第一功函数值大于所述第二功函数值。
根据本公开的一方面,一种多层电容器可包括:多个堆叠结构,每个堆叠结构按顺序包括具有第一功函数值的介电层、具有第二功函数值的第一绝缘层、具有第三功函数值的内电极;外电极,电连接到重复的所述堆叠结构的相应的内电极,其中,所述第三功函数值大于所述第一功函数值,并且所述第二功函数值大于所述第三功函数值。
附图说明
通过下面结合附图进行的详细描述,本公开的以上和其他方面、特征及优点将被更加清楚地理解,在附图中:
图1是示出根据本公开中的示例性实施例的多层电容器的示意性透视图;
图2A至图2B是分别示出接合到第一内电极的上表面和下表面的肖特基层以及接合到第二内电极的上表面和下表面的肖特基层的平面图;
图3是示出图1的部分的透视截面图;
图4是示出图3的'A'部分的放大截面图;
图5是传统的多层电容器中的介电层与内电极之间的能带图;
图6是根据本公开中的示例性实施例的多层电容器中的介电层、肖特基层以及内电极之间的能带图;
图7是示出根据本公开中的另一示例性实施例的多层电容器的部分的透视截面图;以及
图8是示出图7的部分'B'的放大截面图。
具体实施方式
在下文中,将参照附图详细地描述本公开的示例性实施例。
然而,本公开可以以许多不同的形式举例说明,并且不应被解释为限于在此阐述的特定实施例。
更确切地说,提供这些实施例,使得本公开将是透彻的和完整的,并且将本公开的范围完全传达给本领域技术人员。
在附图中,为了清楚,可夸大元件的形状和尺寸。
此外,在附图中,在发明构思的相同范围内具有相同功能的元件将由相同的附图标记表示。
在下文中,当电容器主体110的方向被限定以清楚地解释本公开中的示例性实施例时,附图中示出的X、Y和Z分别表示电容器主体110的长度方向、宽度方向和厚度方向。此外,在本示例性实施例中,Z方向可在概念上与介电层被层压的堆叠方向相同。
图1是示出根据本公开中的示例性实施例的多层电容器的示意性透视图。
图2A至图2B是分别示出接合到第一内电极的上表面和下表面的肖特基层(Schottky layers)以及接合到第二内电极的上表面和下表面的肖特基层的平面图。图3是示出图1的部分的透视图。图4是示出图3的'A'部分的放大截面图。
参照图1至图4,根据本示例性实施例的多层电容器100包括电容器主体110、第一外电极131和第二外电极132。电容器主体110包括第一肖特基层141和第二肖特基层142。第一肖特基层和第二肖特基层的功函数值高于内电极的功函数值。电容器主体110在长度方向X上的长度大于电容器主体110在宽度方向Y上的宽度。
电容器主体110通过在Z方向上层压多个介电层111并且然后对多个介电层111进行烧制来形成。电容器主体110的相邻的介电层111之间的边界可一体化,使得在不使用扫描电子显微镜(SEM)的情况下可难以确认。
电容器主体110可通常具有六面体形状,但本公开不限于此。电容器主体110的形状和尺寸以及层压的介电层111的数量不限于在本示例性实施例的附图中所示出的形状和尺寸以及数量。
在本示例性实施例中,为了便于解释,电容器主体110的在Z方向上彼此相对的表面被定义为第一表面1和第二表面2,连接到第一表面1和第二表面2并且在X方向上彼此相对的表面被定义为第三表面3和第四表面4,并且连接到第一表面1和第二表面2且连接到第三表面3和第四表面4并且在Y方向上彼此相对的表面被定义为第五表面5和第六表面6。在本示例性实施例中,多层电容器100的安装表面可以是电容器主体110的第一表面1。
介电层111可包括例如钛酸钡(BaTiO3)基陶瓷粉末、钛酸锶(SrTiO3)基陶瓷粉末等具有高介电常数的陶瓷材料。然而,本公开不限于此,只要可获得足够的电容即可。
还可将陶瓷添加剂、有机溶剂、塑化剂、粘合剂、分散剂等与陶瓷粉末一起添加到介电层111。
陶瓷添加剂可以是例如过渡金属氧化物或过渡金属碳化物、稀土元素、镁(Mg)、铝(Al)等。
电容器主体110可包括有助于电容器的电容形成的有效区以及分别作为上边缘部和下边缘部的形成在有效区的在Z方向上的上部和下部处的上覆盖件112和下覆盖件113。
除了不包括内电极以外,上覆盖件112和下覆盖件113可具有与介电层111的材料和构造相同的材料和构造。
上覆盖件112和下覆盖件113可通过在有效区的在Z方向上的上表面和下表面中的每个上层压单个介电层或者两个或更多个介电层形成。上覆盖件112和下覆盖件113可防止由于物理应力或化学应力导致的对第一内电极121和第二内电极122的损坏。
第一内电极121和第二内电极122在Z方向上交替地堆叠,并且一个或更多个介电层111介于其之间。第一内电极121和第二内电极122可施加有不同的极性,并且具有分别暴露于电容器主体110的第三表面3和第四表面4的端部。
第一内电极121和第二内电极122可通过它们之间的介电层111而彼此电绝缘。
交替地暴露于电容器主体110的第三表面和第四表面的第一内电极121的端部和第二内电极122的端部可分别连接到第一外电极131和第二外电极132,第一外电极131和第二外电极132可分别在电容器主体110的第三表面和第四表面上。
根据以上构造,当将预定电压施加到第一外电极131和第二外电极132时,在第一内电极121与第二内电极122之间累积电荷。
多层电容器100的电容与在Z方向上观察时的第一内电极121和第二内电极122的叠置面积成比例。
用于形成第一内电极121和第二内电极122的材料不受具体限制。第一内电极121和第二内电极122可通过使用例如贵金属材料(诸如,铂(Pt)、钯(Pd)和钯-银(Pd-Ag)合金等)以及利用镍(Ni)和铜(Cu)中的至少一种或更多种制成的导电膏来形成。
导电膏可通过丝网印刷法、凹版印刷法等印刷,但本公开不限于此。
第一肖特基层141肖特基接合到电容器主体110中的介电层111与第一内电极121之间的界面。
在本示例性实施例中,可存在分别覆盖第一内电极121的在Z方向上彼此相对的上表面和下表面的两个第一肖特基层141。
第一肖特基层141的表面的尺寸可大体上与第一内电极121的上表面或下表面的尺寸相等,以覆盖第一内电极121的整个上表面或整个下表面。可选地,第一肖特基层141的表面的尺寸可比第一内电极121的上表面或下表面的尺寸大。
第一肖特基层141的端部可暴露于电容器主体110的第三表面3,并且可与第一外电极131的第一连接部131a接触。
第二肖特基层142肖特基接合到电容器主体110中的介电层111与第二内电极122之间的界面。
在本示例性实施例中,可存在分别覆盖第二内电极122的在Z方向上彼此相对的上表面和下表面的两个第二肖特基层142。
第二肖特基层142的表面的尺寸可大体上与第二内电极122的上表面或下表面的尺寸相等,以覆盖第二内电极122的整个上表面或整个下表面。可选地,第二肖特基层142的表面的尺寸可比第二内电极122的上表面或下表面的尺寸大。
第二肖特基层142的端部可暴露于电容器主体110的第四表面4,并且可与第二外电极132的第二连接部132a接触。
第一肖特基层141和第二肖特基层142可具有绝缘性质,并且可利用具有比包括在第一内电极121和第二内电极122中的金属的功函数值高的功函数值的材料形成。例如,第一肖特基层141和第二肖特基层142可利用绝缘半导体层形成。
绝缘半导体层可通过使用二硫化钼(MoS2)、氧化钼(MoOx)、二硒化钨(WSe2)、碲化镉(CdTe)和硫化镉(CdS)中的至少一种形成,并且本公开不限于此。
MoS2、MoOx、WSe2、CdTe、CdS的功函数值分别是5.38eV、6.8eV或更小、5.27eV或更小、5.65eV或更小和5.87eV或更小,这些比包括在内电极中的金属的功函数值高。
通过使用等离子的溅射、电子束蒸发、热蒸发、激光分子束外延(L-MBE)、脉冲激光沉积(PLD)等,第一肖特基层141和第二肖特基层142可分别插在介电层111与第一内电极121之间以及介电层111与第二内电极122之间。
根据这种结构,本示例性实施例的电容器主体110可通过重复其中层压有介电层111、第一肖特基层141、第一内电极121、另一第一肖特基层141、另一介电层111、第二肖特基层142、第二内电极122和另一第二肖特基层142的层压结构来形成。
第一外电极131和第二外电极132被施加有具有不同极性的电压。第一外电极131和第二外电极132分别设置在电容器主体110的第三表面3和第四表面4上,并且可分别连接到第一内电极121的暴露部分和第二内电极122的暴露部分。
第一外电极131和第二外电极132可包括分别形成在电容器主体110的第三表面和第四表面上的导电层以及形成在相应的导电层上的镀层。
镀层可包括镍(Ni)镀层以及形成在镍(Ni)镀层上的锡(Sn)镀层。
第一外电极131可包括第一连接部131a和第一带部131b。
第一连接部131a形成在电容器主体110的第三表面3上并且连接到第一内电极121。第一带部131b从第一连接部131a在电容器主体110的第一表面1的部分上延伸。
为了改善固定强度等,第一带部131b还可在第五表面5和第六表面6的部分以及第二表面2的部分上延伸。
第二外电极132可包括第二连接部132a和第二带部132b。
第二连接部132a形成在电容器主体110的第四表面4上以连接到第二内电极122。第二带部132b从第二连接部132a在电容器主体110的第一表面1的部分上延伸。
为了改善固定强度等,第二带部132b还可在第五表面5和第六表面6的部分以及第二表面2的部分上延伸。
在传统的多层电容器中,内电极的金属成分具有比介电层的功函数值高的功函数值。
例如,具有BaTiO3的介电层的功函数值是4.80eV。具有Ni、Cu、Pd或Pt的内电极的功函数值分别是5.20eV、4.82eV、5.41eV和5.53eV。
图5的能带图是其中内电极包括镍(Ni)的示例。
详细地,EVAC是真空能级,EF是费米能级(Fermi level),EC是导带、EV是价带,EG是带隙。
参照图5,当具有相对高的功函数值的内电极接合到介电层时,在介电层的界面处发生能带弯曲,以保持EF之间的平衡。能带弯曲被表示为肖特基结。
能够累积电荷的能量空间存在于该界面的肖特基势垒处。
当多层电容器***作时,电荷通过由电介质中产生的电场引起的极化而累积在肖特基势垒中。
通过改善多层电容器的电荷累积率,可改善一定量的多层电容器的电容。
然而,在传统的多层电容器中,由于介电层的纤薄化和雾化导致介电层的内电阻下降,这可能导致确保绝缘性质的问题。
根据本公开的示例性实施例的多层电容器可通过控制介电层与内电极之间的界面来改善多层电容器的绝缘性质。
因此,在电容器主体中,在介电层和内电极的接合处设置包括具有高的功函数值的半导体材料的肖特基层。
图6的能带图是其中肖特基层包括MoS2的本公开的示例性实施例。
参照图6,MoS2具有比内电极的镍(Ni)的功函数值(ΦNi,5.2eV)高的功函数值(ΦMS,5.38eV),从而增大了在介电层的界面处的能带弯曲,以显著地提高了肖特基结的效果。
与仅使用传统内电极的多层电容器相比,这样的显著地提高的肖特基势垒可通过累积相对较多的电荷来改善多层电容器的电容。
由于在肖特基层中使用的诸如MoS2等的材料具有优异的绝缘性质,因此可改善烧制之后的电容器主体中的相邻的内电极之间的绝缘。
因此,即使当介电层和内电极的厚度相较于传统多层电容器有所减小时,也可使由于相邻内电极之间的接触导致的电短路的风险降低。
这种结构可不仅应用于通常用在消费电子产品中的小尺寸的多层电容器,而且可应用于通常用于工业和电气领域的大尺寸的多层电容器。
肖特基层可抑制电场的集中和电容器主体中的与内电极相邻的部分的劣化。因此,将预期到,可降低多层电容器的介电损耗,可提高长期可靠性,并且可改善温度稳定性。温度稳定性是指介电常数随温度变化的现象。
图7是示出根据本公开的另一示例性实施例的多层电容器的部分的透视图。图8是图7的'B'部分的放大截面图。
参照图7和图8,根据本公开的另一示例性实施例的多层电容器可具有仅位于第一内电极121和第二内电极122的在Z方向上彼此相对的表面中的一个表面上的肖特基层。
参照图8,电容器主体110'可通过重复其中在Z方向上层压介电层111、第一内电极121、第一肖特基层141、另一介电层111、第二内电极122和第二肖特基层142的层压结构来形成。
然而,本公开不限于此,并且,例如,电容器主体可通过重复其中层压介电层、第一肖特基层、第一内电极、另一介电层、第二肖特基层和第二内电极的层压结构来形成。也就是说,根据本示例性实施例,肖特基层可位于内电极的上表面上,或者可选地,肖特基层可位于内电极的下表面上。
第一肖特基层141可形成为覆盖第一内电极121的整个表面,并且第二肖特基层142可形成为覆盖第二内电极122的整个表面。
针对图3和图4中示出的电容器主体,由于肖特基层接合到内电极的两个表面,因此尽管提高了内电极之间的绝缘,但是电容器主体的制造工艺变得更加复杂并且制造工艺的效率可能降低。
相反,针对图7和图8中示出的电容器主体,由于肖特基层仅接合到内电极的一个表面,因此层压工艺相对简单,并且内电极之间的绝缘仍部分地保持,因此制造效率可被改善。
如以上所阐述的,根据本公开中的示例性实施例,具有比内电极的功函数值高的功函数值的肖特基层位于内电极上,使得介电层和内电极可具有减小的厚度和降低的电短路的风险,从而改善多层电容器的电容和可靠性。
虽然以上已经示出并描述了示例性实施例,但是对于本领域技术人员而言将明显的是,在不脱离本发明的由所附权利要求限定的范围的情况下,可以进行修改和变型。

Claims (20)

1.一种多层电容器,所述多层电容器包括:
电容器主体,包括交替地堆叠的多个第一内电极和多个第二内电极,并且介电层介于所述多个第一内电极和所述多个第二内电极之间;
第一外电极和第二外电极,分别电连接到所述多个第一内电极和所述多个第二内电极;
第一肖特基层,位于所述第一内电极与所述介电层之间的界面处;以及
第二肖特基层,位于所述第二内电极与所述介电层之间的界面处,
其中,所述第一肖特基层的第一功函数值和所述第二肖特基层的第二功函数值均高于所述第一内电极和所述第二内电极的第三功函数值,并且
其中,所述第一肖特基层和所述第二肖特基层包括二硫化钼、氧化钼、二硒化钨、碲化镉和硫化镉中的至少一种。
2.根据权利要求1所述的多层电容器,其中,所述第一肖特基层仅位于所述第一内电极的在所述介电层的堆叠方向上的上表面和下表面中的一个表面上,并且所述第二肖特基层仅位于所述第二内电极的在所述堆叠方向上的上表面和下表面中的一个表面上。
3.根据权利要求1所述的多层电容器,其中,所述电容器主体包括重复的堆叠结构,所述堆叠结构包括按顺序的所述介电层中的一个、所述多个第一内电极中的一个、多个所述第一肖特基层中的一个、所述介电层中的另一个、所述多个第二内电极中的一个以及多个所述第二肖特基层中的一个。
4.根据权利要求1所述的多层电容器,其中,所述电容器主体包括重复的堆叠结构,所述堆叠结构包括按顺序的所述介电层中的一个、多个所述第一肖特基层中的一个、所述多个第一内电极中的一个、所述介电层中的另一个、多个所述第二肖特基层中的一个以及所述多个第二内电极中的一个。
5.根据权利要求2所述的多层电容器,其中,所述第一肖特基层覆盖所述第一内电极的整个所述一个表面,并且所述第二肖特基层覆盖所述第二内电极的整个所述一个表面。
6.根据权利要求1所述的多层电容器,其中,所述第一肖特基层位于所述第一内电极的在所述介电层的堆叠方向上的相应的上表面和下表面上,并且所述第二肖特基层位于所述第二内电极的在所述堆叠方向上的相应的上表面和下表面上。
7.根据权利要求6所述的多层电容器,其中,所述第一肖特基层覆盖所述第一内电极的整个所述上表面和整个所述下表面,并且所述第二肖特基层覆盖所述第二内电极的整个所述上表面和整个所述下表面。
8.根据权利要求1所述的多层电容器,其中,所述电容器主体包括重复的堆叠结构,所述堆叠结构包括按顺序的所述介电层中的一个、多个所述第一肖特基层中的一个、所述多个第一内电极中的所述一个、所述多个第一肖特基层中的另一个、所述介电层中的另一个、多个所述第二肖特基层中的一个、所述多个第二内电极中的所述一个以及所述多个第二肖特基层中的另一个。
9.根据权利要求1所述的多层电容器,其中,所述第一肖特基层和所述第二肖特基层是绝缘半导体层。
10.根据权利要求1所述的多层电容器,其中,所述介电层包括钛酸钡。
11.根据权利要求1所述的多层电容器,其中,所述第一内电极和所述第二内电极包括铂、钯、钯-银合金、镍和铜中的一种或更多种。
12.根据权利要求1所述的多层电容器,其中,所述第一肖特基层的上表面或下表面的第一尺寸以及所述第二肖特基层的上表面或下表面的第二尺寸均等于或大于所述第一内电极或所述第二内电极的上表面或下表面的第三尺寸。
13.根据权利要求1所述的多层电容器,其中,所述电容器主体包括:第一表面和第二表面,在堆叠方向上彼此相对;第三表面和第四表面,连接到所述第一表面和所述第二表面并且在与所述堆叠方向大体上垂直的长度方向上彼此相对;以及第五表面和第六表面,连接到所述第一表面和所述第二表面并连接到所述第三表面和所述第四表面,并且在与所述堆叠方向和所述长度方向大体上垂直的宽度方向上彼此相对,
其中,所述电容器主体在所述长度方向上的长度大于所述电容器主体在所述宽度方向上的宽度,并且
其中,所述第一内电极和所述第二内电极分别暴露于所述第三表面和所述第四表面。
14.根据权利要求13所述的多层电容器,其中,所述第一肖特基层和所述第二肖特基层分别暴露于所述电容器主体的所述第三表面和所述第四表面。
15.一种多层电容器,所述多层电容器包括:
有效区,包括多个第一内电极和多个第二内电极、多个介电层以及多个肖特基层,所述多个肖特基层分别介于所述多个介电层与内电极之间,所述内电极包括所述多个第一内电极和所述多个第二内电极;
上覆盖件,包括位于所述有效区的在堆叠方向上的上表面的上方的一个或更多个介电层;
下覆盖件,包括位于所述有效区的在所述堆叠方向上的下表面的下方的一个或更多个介电层;
第一外电极连接部,位于所述有效区、所述上覆盖件和所述下覆盖件的与所述堆叠方向大体上平行的第一侧表面上,并且电连接到所述第一内电极;
第二外电极连接部,位于所述有效区、所述上覆盖件和所述下覆盖件的与所述堆叠方向大体上平行并且与所述第一侧表面相对的第二侧表面上,并且电连接到所述第二内电极,
其中,所述肖特基层具有第一功函数值,所述多个第一内电极和所述多个第二内电极具有第二功函数值,并且所述第一功函数值大于所述第二功函数值,并且
其中,所述肖特基层包括二硫化钼、氧化钼、二硒化钨、碲化镉和硫化镉中的至少一种。
16.根据权利要求15所述的多层电容器,其中,所述多个第一内电极和所述多个第二内电极中的每个的在所述堆叠方向上的两侧与所述多个肖特基层中的相应的肖特基层接触。
17.根据权利要求15所述的多层电容器,其中,所述多个肖特基层具有与所述堆叠方向垂直的相应第一区域,所述相应第一区域等于或大于所述多个第一内电极和所述多个第二内电极的与所述堆叠方向垂直的相应第二区域。
18.一种多层电容器,所述多层电容器包括:
多个堆叠结构,每个堆叠结构按顺序包括具有第一功函数值的介电层、具有第二功函数值的第一绝缘层、具有第三功函数值的内电极;
外电极,电连接到重复的所述堆叠结构的相应的内电极,
其中,所述第三功函数值大于所述第一功函数值,并且所述第二功函数值大于所述第三功函数值,并且
所述第一绝缘层包括二硫化钼、氧化钼、二硒化钨、碲化镉和硫化镉中的至少一种。
19.根据权利要求18所述的多层电容器,其中,每个堆叠结构还包括按顺序在所述相应的内电极之后的具有所述第二功函数值的第二绝缘层。
20.根据权利要求18所述的多层电容器,其中,所述第一绝缘层具有与所述多个堆叠结构的堆叠方向垂直的第一区域,所述第一区域等于或大于所述内电极的与所述堆叠方向垂直的第二区域。
CN201811516709.1A 2018-07-19 2018-12-12 多层电容器 Active CN110739153B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211305622.6A CN115602445A (zh) 2018-07-19 2018-12-12 多层电容器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180083975A KR102105384B1 (ko) 2018-07-19 2018-07-19 적층형 커패시터
KR10-2018-0083975 2018-07-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211305622.6A Division CN115602445A (zh) 2018-07-19 2018-12-12 多层电容器

Publications (2)

Publication Number Publication Date
CN110739153A CN110739153A (zh) 2020-01-31
CN110739153B true CN110739153B (zh) 2022-10-28

Family

ID=69162509

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211305622.6A Pending CN115602445A (zh) 2018-07-19 2018-12-12 多层电容器
CN201811516709.1A Active CN110739153B (zh) 2018-07-19 2018-12-12 多层电容器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211305622.6A Pending CN115602445A (zh) 2018-07-19 2018-12-12 多层电容器

Country Status (4)

Country Link
US (1) US10867749B2 (zh)
JP (1) JP7230298B2 (zh)
KR (1) KR102105384B1 (zh)
CN (2) CN115602445A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068721A (ko) 2021-11-11 2023-05-18 삼성전기주식회사 커패시터 부품 및 커패시터 부품의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684694A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp キャパシタ
JP2003007562A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP2003045987A (ja) * 2001-08-02 2003-02-14 Taiyo Yuden Co Ltd 誘電体積層薄膜及びそれを利用した電子部品

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113834A (ja) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
JP2005285801A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 積層型電子部品の製法
JP4295179B2 (ja) * 2004-08-31 2009-07-15 Tdk株式会社 電子部品およびその製造方法
WO2006109369A1 (ja) 2005-04-12 2006-10-19 Murata Manufacturing Co., Ltd 電子部品モジュール
US7968452B2 (en) * 2009-06-30 2011-06-28 Intermolecular, Inc. Titanium-based high-K dielectric films
JP5293971B2 (ja) 2009-09-30 2013-09-18 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
KR20110044489A (ko) * 2009-10-23 2011-04-29 삼성전자주식회사 유전층을 포함하는 반도체 구조물, 이를 이용하는 커패시터 및 반도체 구조물의 형성 방법
JP5673796B2 (ja) * 2010-04-28 2015-02-18 株式会社村田製作所 アニオン制御された誘電特性を有するペロブスカイト材料の製造方法、およびそれを用いた薄膜コンデンサ装置の製造方法
US9142353B2 (en) * 2011-07-08 2015-09-22 Kemet Electronics Corporation Discharge capacitor
US9076600B2 (en) * 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
US9536940B2 (en) * 2012-09-19 2017-01-03 Micron Technology, Inc. Interfacial materials for use in semiconductor structures and related methods
US9105646B2 (en) * 2012-12-31 2015-08-11 Intermolecular, Inc. Methods for reproducible flash layer deposition
JPWO2015151684A1 (ja) * 2014-04-03 2017-04-13 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子、及び、電子デバイス
US9824820B2 (en) * 2014-06-30 2017-11-21 James Gerard Grote Layered capacitor device with charge blocking layers
WO2016085004A1 (ko) * 2014-11-28 2016-06-02 홍익대학교 산학협력단 나노 박막층을 구비하는 적층 세라믹 칩 부품과 이의 제조 방법 및 이를 위한 원자층 증착 장치
JP6387871B2 (ja) * 2015-03-13 2018-09-12 Tdk株式会社 誘電体磁器組成物およびセラミック電子部品
KR101883061B1 (ko) 2016-09-08 2018-07-27 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20180071039A (ko) * 2016-12-19 2018-06-27 삼성전기주식회사 아크릴계 바인더 및 적층 전자부품
KR102584993B1 (ko) * 2018-02-08 2023-10-05 삼성전기주식회사 커패시터 부품 및 그 제조방법
KR102620515B1 (ko) * 2018-04-30 2024-01-03 삼성전기주식회사 적층형 커패시터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684694A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp キャパシタ
JP2003007562A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP2003045987A (ja) * 2001-08-02 2003-02-14 Taiyo Yuden Co Ltd 誘電体積層薄膜及びそれを利用した電子部品

Also Published As

Publication number Publication date
KR102105384B1 (ko) 2020-04-28
US10867749B2 (en) 2020-12-15
CN115602445A (zh) 2023-01-13
JP7230298B2 (ja) 2023-03-01
JP2020013972A (ja) 2020-01-23
KR20200009519A (ko) 2020-01-30
CN110739153A (zh) 2020-01-31
US20200027660A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
CN112735824B (zh) 多层陶瓷电容器及制造其的方法
CN110828166B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110880416B (zh) 多层陶瓷电容器
CN110880417B (zh) 陶瓷电子组件
JP2022073942A (ja) 積層型キャパシター
US9099243B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US11581138B2 (en) Multilayer electronic component
CN110739153B (zh) 多层电容器
US11302481B2 (en) Electronic component and substrate having the same mounted thereon
CN110880420B (zh) 多层陶瓷电容器
KR102345115B1 (ko) 적층형 커패시터
US20170062129A1 (en) Multilayer ceramic capacitor and board having the same
CN112185695A (zh) 电容器组件
US10614956B1 (en) Multilayer capacitor for improved bending strength characteristics
US11715598B2 (en) Multilayer capacitor and board having the same
US10886071B2 (en) Electronic component
US11295897B2 (en) Multilayer capacitor and manufacturing method for the same
US20230207191A1 (en) Mutilayer electronic component
CN114446650A (zh) 多层电子组件
CN111354571A (zh) 电容器单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant