CN110727466B - 多晶粒的多核计算机平台及其开机方法 - Google Patents

多晶粒的多核计算机平台及其开机方法 Download PDF

Info

Publication number
CN110727466B
CN110727466B CN201910976671.4A CN201910976671A CN110727466B CN 110727466 B CN110727466 B CN 110727466B CN 201910976671 A CN201910976671 A CN 201910976671A CN 110727466 B CN110727466 B CN 110727466B
Authority
CN
China
Prior art keywords
die
bus
slave
firmware code
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910976671.4A
Other languages
English (en)
Other versions
CN110727466A (zh
Inventor
冯群超
牛彦奎
刘景龙
宋永峰
王江波
王金涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Priority to CN201910976671.4A priority Critical patent/CN110727466B/zh
Publication of CN110727466A publication Critical patent/CN110727466A/zh
Priority to US16/923,244 priority patent/US11216282B2/en
Application granted granted Critical
Publication of CN110727466B publication Critical patent/CN110727466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

多晶粒多核计算机平台的开机技术。一储存器储存一编号0固件码以及一编号1固件码。一主晶粒经一总线耦接该储存器，且经该总线自该储存器读取该编号1固件码。一第一从属晶粒，经该总线耦接该储存器，该第一从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号1固件码载下。该主晶粒更经该总线自该储存器载下该编号0固件码。该主晶粒执行该编号0固件码对该主晶粒及该第一从属晶粒进行***引导以开机。

Description

多晶粒的多核计算机平台及其开机方法
技术领域
本发明涉及多晶粒实现的多核计算机平台。
背景技术
计算机平台(computing platform)可能包括多个晶粒(dies)。各晶粒可能提供一个甚至多个运算核心(cores)。一主晶粒(master die)主导多晶粒多核计算机平台开机时，不同晶粒之间的连结(link)必须已经初始化完毕。如何低成本、且有效率地建立晶粒之间的连结，为本技术领域一项重要课题。
发明内容
本申请使一多晶粒多核计算机平台的多个晶粒所对应的固件码储存在同一个储存器上。各晶粒的固件码皆是由主晶粒经一总线自该储存器载出。本申请实现多晶粒共享该储存器储存固件码，相较于以各晶粒专属的储存器分开储存不同晶粒的固件码的先前技术，大幅降低固件码储存成本，也降低了布线复杂度。特别是，从属晶粒的固件码由该主晶粒在平台的重置信号致能之前自该储存器读取，并由从属晶粒监听该总线并自该总线取走。从属晶粒是以高阻抗方式耦接该总线进行固件码的监听以及下载，不影响该主晶粒对该总线的操作。如此架构使得主晶粒以及从属晶粒都顺利取得自身固件码、并执行之。晶粒间的连结得以初始化，继而主晶粒更经由初始化完成的连结主导整个平台的后续开机程序，加载操作***。多晶粒多核计算机平台开机成功。
根据本申请一种实施方式实现的一多晶粒多核计算机平台包括一储存器、一主晶粒以及一第一从属晶粒。该储存器储存一编号0固件码以及一编号1固件码。该主晶粒经一总线耦接该储存器。该主晶粒经该总线自该储存器读取该编号1固件码。该第一从属晶粒经该总线耦接该储存器。该第一从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号1固件码载下。该主晶粒更经该总线自该储存器载下该编号0固件码。该主晶粒执行该编号0固件码对该主晶粒及该第一从属晶粒进行***引导以开机。
一种实施方式中，该第一从属晶粒经由一连结耦接该主晶粒。该第一从属晶粒及该主晶粒分别执行载下的该编号1固件码及该编号0固件码以初始化该连结。该主晶粒更执行该编号0固件码经由初始化完成的该连结对该第一从属晶粒进行***引导以开机。
一种实施方式中，该主晶粒包括一编号0处理单元、一编号0芯片组以及一资源域总线控制器。该编号0处理单元以及该编号0芯片组系根据一重置信号启动。该资源域总线控制器耦接该总线，并早于该重置信号启动，经该总线自该储存器读取该编号1固件码。
一种实施方式中，该编号0芯片组包括一编号0总线控制器，经该总线自该存储器载下该编号0固件码，供该编号0处理单元执行。
一种实施方式中，该第一从属晶粒包括一编号1处理单元、一编号1芯片组以及一资源域总线检测器。该资源域总线检测器耦接该总线，并早于该编号1处理单元以及该编号1芯片组启动，其监听该总线并自该总线将该主晶粒所读取的该编号1固件码载下。
一种实施方式中，该资源域总线检测器包括一存储器，储存自该总线载下的该编号1固件码。该编号1芯片组包括一编号1总线控制器，自该存储器取得该编号1固件码，供该编号1处理单元执行。
前述技术亦用于实现多晶粒多核计算机平台开机方法。
下文列举实施例，并配合所附图示，详细说明本发明内容。
附图说明
图1图解根据本发明一种实施方式实现的一多晶粒多核计算机平台(multi-dieand multi-core computing platform)100；
图2A为主晶粒Die#0的架构；
图2B为一从属晶粒210(Die#3/Die#2/Die#1)的架构；
图3以流程图举例说明多晶粒多核计算机平台100的运行概念；
图4以时序图说明多晶粒多核计算机平台100的开机程序；
图5图解一板卡(socket)500；
图6图解两个板卡Socket#0以及Socket#1实现一多晶粒多核计算机平台600；
图7A根据本发明一种实施方式图解储存器102的一种空间规划，以固定方式使用储存器102空间；以及
图7B根据本发明另一种实施方式图解储存器102的一种空间规划。
附图标记列表
100～多晶粒多核计算机平台；
102～储存器；
104～总线；
106～资源域总线控制器；
210～从属晶粒；
212～处理单元；
214～芯片组；
216～存储器；
218～逻辑与门；
500～板卡；
600～多晶粒多核计算机平台；
702～数据结构；
BD～致能信号；
BM、BM#3…BM#1～资源域总线检测器；
BusCon#0～总线控制器；
CDC～运算核心间连结界面；
Chipset#3…Chipset#0～芯片组；
Processor#3…Processor#0～处理单元；
CPURST#～信号；
Die#3…Die#0～晶粒；
eBMC_2_SB_PWRGD～信号；
FW#3…FW#0～固件码；
Node0…Node7～运算核心；
OPI～晶粒间连结界面；
PCIE～高速序列计算机总线；
ROMSIP～信号；
RST～重置信号；
RST’～从属晶粒210的重置信号；
S302…S314～步骤；
SB2NB_PCIRST、SB2NB_RSMRST～信号；
Socket#1、Socket#0～板卡；
VSUS～资源域的电源；
ZPI～板卡通信界面。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照申请专利范围界定之。
图1图解根据本发明一种实施方式实现的一多晶粒多核计算机平台(multi-dieand multi-core computing platform)100，其中包括四个晶粒Die#3、Die#2、Die#1以及Die#0。各晶粒提供至少一核心。例如：晶粒Die#3提供处理单元Processor#3以及芯片组Chipset#3；晶粒Die#2提供处理单元Processor#2以及芯片组Chipset#2；晶粒Die#1提供处理单元Processor#1以及芯片组Chipset#1；晶粒Die#0提供处理单元Processor#0以及芯片组Chipset#0。晶粒Die#3～Die#0分别对应固件码FW#3～FW#0。特别是，本申请将固件码FW#3～FW#0储存在同一储存器102。相较于以各晶粒专属的储存器分开储存不同晶粒的固件码，本发明大幅降低固件码储存成本，也降低了布线复杂度。
如图所示，存取储存器102的总线104耦接所有晶粒Die#3～Die#0。从属晶粒Die#3～Die#1的固件码FW#3～FW#1由主晶粒Die#0以一资源域总线控制器106经该总线104自该储存器102读出后，由从属晶粒Die#3～Die#1的资源域总线检测器BM#3～BM#1监听该总线104并自总线104取走。一种实施方式中，资源域总线控制器106具有一随机存取存储器(RAM)。资源域总线控制器106是自该储存器102将固件码FW#3～FW#1经该总线104暂存至该随机存取存储器。由于仅是暂存，此随机存取存储器无须大尺寸。在另一实施方式中，资源域总线控制器106根本无需暂存固件码FW#3～FW#1，其只需读取固件码FW#3～FW#1使其出现于总线104之上从而供资源域总线检测器BM#3～BM#1监听总线104时，能够检测到与之对应的固件码并取走。期间，资源域总线检测器BM#3～BM#1是以高阻抗方式(例如，采用示波器技术)耦接该总线104，其监听及读取操作不影响资源域总线控制器106对该总线104的操作。当资源域总线检测器BM#3～BM#1检测到总线104上固件码FW#3～FW#1的地址是属于自己时，将对应的固件码载下。资源域总线控制器106将固件码FW3～FW1都自储存器102读出后，输出一致能信号BD至该等从属晶粒Die#3～Die#1。从属晶粒Die#3～Die#1可藉此得知固件码FW#3～FW#1备妥。从属晶粒Die#3～Die#1内部的处理单元Processor#3～Processor#1以及芯片组Chipset#3～Chipset#1依据该致能信号BD及该多晶粒多核计算机平台100的重置信号(RST，如PCI reset，图1未绘示)而启动，执行固件码FW#3～FW#1，为初始化晶粒间的连结做准备。此时，主晶粒Die#0内部的处理单元Processor#0以及芯片组Chipset#0也被允许因应平台100的重置信号(RST)而启动，自储存器102取得自身的固件码FW#0执行，晶粒两两之间的连结初始化完成以后，主晶粒Die#0更执行固件码FW#0经由初始化完成的上述连结对从属晶粒Die#3～Die#1进行***引导(system boot)以开机。
值得注意的是，本发明的多晶粒多核计算机平台100的各晶粒并不一定包含芯片组，且本发明亦不限制从属晶粒个数，即图1所示从属晶粒包括3个(Die#3～Die#1)仅为举例，本发明并不局限于此。整理之，本发明的多晶粒多核计算机平台100包括储存器102，储存多个晶粒对应之固件码；主晶粒(Die#0)和从属晶粒(Die#3～Die#1)均经总线104耦接储存器102。本发明令主晶粒(Die#0)经总线104自储存器102读取从属晶粒(Die#3～Die#1)对应之固件码(FW#3～FW#1)，从属晶粒(Die#3～Die#1)监听总线104并自总线104上主晶粒(Die#0)读取的固件码(FW#3～FW#1)中载下各自对应的固件码。主晶粒(Die#0)更经总线104自储存器102读取自身的固件码(FW#0)，随后主晶粒(Die#0)执行固件码(FW#0)对多晶粒多核计算机平台100的各晶粒进行***引导以开机。
本申请特别利用一资源域(resource zone)概念。随着该计算机平台插电(电源信号VSUS拉起)就作动的组件属于资源域。相较之，随电源键按压、或操作***重置(拉起重置信号RST，如PCI reset)所启动的组件(例如各晶粒Die#3～Die#0内部的处理单元Processor#3～Processor#0以及芯片组Chipset#3～Chipset#0)属于核心域(core zone)。资源域总线控制器106以及资源域总线检测器BM#3～BM#1使得从属晶粒Die#3～Die#1得以在核心域操作前，就取得自身的固件码FW#3～FW#1，后续核心域的组件(例如各晶粒Die#3～Die#0内部的处理单元Processor#3～Processor#0以及芯片组Chipset#3～Chipset#0)启动后，就能够执行前述取得的固件码完成连结的初始化工作以及平台的开机工作。
图2A为主晶粒Die#0的架构。处理单元Processor#0以及芯片组Chipset#0属核心域。资源域总线控制器106属资源域，不同于核心域之芯片组Chipset#0所提供的总线控制器BusCon#0。资源域总线控制器106在启动核心域的重置信号RST前作动(例如随着该计算机平台插电，电源信号VSUS拉起就作动)，藉由读取操作，早早将从属晶粒Die#3～Die#1的固件码FW#3～FW#1由该储存器102显示于该总线104供从属晶粒Die#3～Die#1监听及下载。读取完固件码FW#3～FW#1后，资源域总线控制器106即可输出该致能信号BD。主晶粒Die#0的核心可随多晶粒多核计算机平台的重置信号RST(例如电源键按压或操作***重置时有效)启动。
图2B为一从属晶粒210(Die#3/Die#2/Die#1)的架构。处理单元212以及芯片组214属核心域。资源域总线检测器BM属资源域，具有一存储器216(如，SRAM)。资源域总线检测器BM也是在该重置信号RST前就工作(例如随着该计算机平台插电，电源信号VSUS拉起就工作)，检测该总线104、并取走自身晶粒地址对应的固件码，储存于该存储器216。如图所示，从属晶粒210包括一逻辑与门218，根据多晶粒多核计算机平台的重置信号RST(例如电源键按压或操作***重置时有效)以及主晶粒Die#0传来的致能信号BD(资源域总线控制器106读取完固件码FW#3～FW#1后有效)，产生从属晶粒210的重置信号RST’。核心域的芯片组214所提供的总线控制器220依据重置信号RST’启动，自存储器216取得该从属晶粒210的固件码，供其处理单元212(亦依据重置信号RST’启动)执行之。值得注意的是，在晶粒间的连结初始化完成之前，主晶粒Die#0只能通过边带(sideband)将致能信号BD传递至从属晶粒210(Die#3/Die#2/Die#1)，前述边带例如为各晶粒之一通用输入输出管脚(GPIO)。
如图所示，从属晶粒210(Die#3/Die#2/Die#1)的总线控制器220并非经由总线104实现储存器102的读取，而是自存储器216读取对应之固件码(FW#3/FW#2/FW#1)。从属晶粒210(Die#3/Die#2/Die#1)的硬件设计与传统技术截然不同。传统技术的晶粒在核心域的组件启动后，是由其北桥发出读取请求(例如为ROMSIP)至总线控制器220，使得总线控制器220经过总线104存取储存器102以取得对应之固件码，而在本申请中，总线控制器220须将北桥发出读取请求(例如为ROMSIP)转换为读取存储器216的请求并将其引导至存储器216，使得存储器216能够被虚拟为储存器102而向总线控制器220提供其预先读取的固件码(FW#3/FW#2/FW#1)，对于晶粒210来说会认为自己是从储存器102读取到固件码(FW#3/FW#2/FW#1)。
从属晶粒210(Die#3/Die#2/Die#1)之处理单元212执行自身固件码(取自存储器216)为初始化晶粒间的连结作准备的几乎同时，主晶粒Die#0核心域的总线控制器BusCon#0旁路(bypass)该资源域总线控制器106，透过总线104自该储存器102取得固件码FW#0，由处理单元Processor#0执行，为初始化晶粒间的连结做好准备。由于各晶粒Die#3～Die#0都做好了初步设定，已完成晶粒之间的连结的初始化，主晶粒Die#0更执行固件码FW#0其他部分实现自身的***引导，并经由初始化完成的连结对各从属晶粒Die#3～Die#1进行***引导以开机。
图3以流程图举例说明多晶粒多核计算机平台100的运行概念。
步骤S302，资源域供电。例如，多晶粒多核计算机平台100电源线(VSUS)插上。
步骤S304，主晶粒Die#0以资源域总线控制器106经总线104自储存器102读取固件码FW#3～FW#1。从属晶粒Die#3～Die#1的资源域总线检测器BM#3～BM#1监听总线104并自该总线104取得(例如，以示波器技术)各自对应之固件码FW#3～FW#1，存入存储器(216)。
步骤S306，资源域总线控制器106输出致能信号BD给从属芯片Die#3～Die#1。
步骤S308判断多晶粒多核计算机平台100的核心域是否启动。例如，多晶粒多核计算机平台100的重置信号RST相应电源键按压(开机或重置)、或操作***重置而拉起，主晶粒Die#0之核心域因应重置信号RST启动。从属晶粒Die#3～Die#1的核心域也因应重置信号RST以及接到致能信号BD而启动。
步骤S310，从属晶粒Die#3～Die#1的总线控制器(220)自存储器(216)分别取得固件码FW#3～FW#1。同时，主晶粒Die#0的总线控制器BusCon#0旁路(bypass)该资源域总线控制器106，经总线104自储存器102载下固件码FW#0。
步骤S312，从属晶粒Die#3～Die#1及主晶粒Die#0分别执行取得之固件码FW#3～FW#0以初始化各晶粒两两之间的连结。
步骤S314，主晶粒Die#0更执行固件码FW#0对自身进行***引导，并经由初始化完成之前述连结对从属晶粒Die#3～Die#1进行***引导以开机。多晶粒多核计算机平台100开始运行。
图4以时序图说明多晶粒多核计算机平台100的开机程序。电源VSUS拉起，资源域供电，信号SB2NB_RSMRST被拉起，资源域总线控制器106因应信号SB2NB_RSMRST自储存器102经总线104读取固件码FW#3～FW#1。资源域总线检测器BM#3～BM#1亦可因应信号SB2NB_RSMRST开始监听总线104所传递内容，解析出各自对应的固件码FW#3～FW#1存入存储器(216)。信号eBMC_2_SB_PWRGD是由资源域总线控制器106在读取完毕固件码FW#3～FW#1后拉起，主晶粒Die#0之总线控制器BusCon#0因应信号eBMC_2_SB_PWRGD得以旁路该资源域总线控制器106，取得固件码FW#0。
资源域总线控制器106读完固件码FW#3～FW#1后所输出的致能信号BD，将使得从属晶粒Die#3～Die#1拉起信号SB2NB_PCIRST(如前述对照RST’)。从属晶粒Die#3～Die#1核心启动。根据各个从属晶粒Die#3～Die#1中之北桥发出的读取请求信号ROMSIP，各总线控制器(220)自存储器(216)取得固件码。根据各个从属晶粒Die#3～Die#1中之北桥发出之信号CPURST#，各个从属晶粒Die#3～Die#1中之处理单元212启动并执行各自对应的固件码。
如波形图所示，主晶粒Die#0以及从属晶粒Die#3～Die#1几乎并行执行固件码。
图5图解一板卡(socket)500。各晶粒上可能包括多运算核心。各运算核心以Node#标号，各自具有高速序列计算机总线PCIE。利用本发明前述实施例所揭示之技术，各晶粒随自身载入的固件码运作后，除了完成与其他晶粒之间的连结(例如为OPI)的初始化，也完成与同晶粒上其他运算核心Node#的连结(例如为CDC)的初始化。受惠于本申请开机设计，连结CDC的初始化也相当快速且单纯。
图6图解两个板卡Socket#0以及Socket#1实现一多晶粒多核计算机平台600。
两个板卡Socket#0以及Socket#1可共享一个储存器储存固件码。晶粒Die#7～Die#1为从属晶粒。晶粒Die#0为主晶粒。利用本发明前述实施例所揭示之技术，主晶粒Die#0先自储存器102读取从属晶粒Die#7～Die#1的固件码FW#7～FW#1，由从属晶粒Die#7～Die#1各自监听总线104并从总线104取走各自对应之固件码。主晶粒Die#0再自储存器102载下自身固件码FW#0。从属晶粒Die#7～Die#1以及主晶粒Die#0并行执行固件码初始化前述晶粒间连结OPI及板卡间连结ZPI，然后主晶粒Die#0经由这些初始化完成的连结对各晶粒进行***引导以开机。
图7A根据本发明一种实施方式图解储存器102的一种空间规划，以固定方式使用储存器102空间。举例而言，储存器102的储存空间总计为16M：头8M固定配置储存主晶粒Die#0的固件码FW#0。接着6M分三段(各2M)，固定配置储存固件码FW#3～FW#1。
图7B根据本发明另一种实施方式图解储存器102的一种空间规划。数据结构702储存固件码FW#3～FW#0的储存地址，使得储存器102空间利用更弹性。
值得注意的是，本发明的前述实施例中所述的“初始化连结”的工作是由于晶粒间的连结(例如前述OPI或ZPI)需进行连结训练(link training)以协商确定数据传输率(data rate)、链路宽度(bandwidth)等。前述各固件码被执行时会先设置对应晶粒之物理层硬件，再触发硬件进行连结训练，由硬件填写寄存器通知各固件码训练结果。从属晶粒固件码之执行即是进行如此初始化连结工作。主晶粒固件码除了进行初始化连结工作，更负责整个平台的***引导(system boot)以及操作***的加载。
本发明无须使用仲裁电路，即实现固件码储存器之共享。
主晶粒以及从属晶粒之间的致能信号BD传递可以通用输入输出脚位(GPIO)实现。
前述技术亦可用于实现多晶粒多核计算机平台开机方法。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当以权利要求所保护的范围为准。

Claims (20)

1.一种多晶粒多核计算机平台，包括：
储存器，储存编号0固件码以及编号1固件码；
主晶粒，经总线耦接该储存器，该主晶粒经该总线自该储存器读取该编号1固件码；以及
第一从属晶粒，经该总线耦接该储存器，该第一从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号1固件码载下，
其中：
该主晶粒更经该总线自该储存器载下该编号0固件码；且
该主晶粒执行该编号0固件码对该主晶粒及该第一从属晶粒进行***引导以开机。
2.如权利要求1所述的多晶粒多核计算机平台，其中：
该第一从属晶粒经由连结耦接该主晶粒，该第一从属晶粒及该主晶粒分别执行载下的该编号1固件码及该编号0固件码以初始化该连结；且
该主晶粒更执行该编号0固件码经由初始化完成的该连结对该第一从属晶粒进行***引导以开机。
3.如权利要求1所述的多晶粒多核计算机平台，其中：
该主晶粒包括编号0处理单元、编号0芯片组以及资源域总线控制器；
该编号0处理单元以及该编号0芯片组根据重置信号启动；且
该资源域总线控制器耦接该总线，并早于该重置信号启动，经该总线自该储存器读取该编号1固件码。
4.如权利要求3所述的多晶粒多核计算机平台，其中：
该编号0芯片组包括编号0总线控制器，经该总线自该储存器载下该编号0固件码，供该编号0处理单元执行。
5.如权利要求1所述的多晶粒多核计算机平台，其中：
该第一从属晶粒包括编号1处理单元、编号1芯片组以及资源域总线检测器；且
该资源域总线检测器耦接该总线，并早于该编号1处理单元以及该编号1芯片组启动，其监听该总线并自该总线将该主晶粒所读取的该编号1固件码载下。
6.如权利要求5所述的多晶粒多核计算机平台，其中：
该资源域总线检测器以高阻抗方式耦接该总线，不影响该资源域总线控制器对该总线的操作。
7.如权利要求5所述的多晶粒多核计算机平台，其中：
该资源域总线检测器包括存储器，储存自该总线载下的该编号1固件码；且
该编号1芯片组包括编号1总线控制器，自该存储器取得该编号1固件码，供该编号1处理单元执行。
8.如权利要求5所述的多晶粒多核计算机平台，其中：
该主晶粒提供致能信号至该第一从属晶粒，标示该编号1固件码的读取完成；且
该第一从属晶粒包括逻辑与门，接收重置信号以及该致能信号，该编号1处理单元以及该编号1芯片组根据该逻辑与门的输出启动。
9.如权利要求1所述的多晶粒多核计算机平台，更包括：
第二从属晶粒，经该总线耦接该储存器；以及
第三从属晶粒，经该总线耦接该储存器，
其中，
该储存器更储存编号2固件码以及编号3固件码；
该主晶粒更经该总线自该储存器读取该编号2固件码以及该编号3固件码；
该第二从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号2固件码载下；且
该第三从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号3固件码载下。
10.如权利要求9所述的多晶粒多核计算机平台，其中：
该第三从属晶粒、该第二从属晶粒、该第一从属晶粒以及该主晶粒分别执行载下的该编号3固件码、该编号2固件码、该编号1固件码以及该编号0固件码，以初始化该第三从属晶粒、该第二从属晶粒、该第一从属晶粒以及该主晶粒两两之间的连结；且
该主晶粒更执行该编号0固件码经由初始化完成的所述连结对该第一从属晶粒、该第二从属晶粒及该第三从属晶粒进行***引导以开机。
11.如权利要求9所述的多晶粒多核计算机平台，更包括：
第一板卡，具有该主晶粒、该第一从属晶粒、该第二从属晶粒以及该第三从属晶粒；以及
第二板卡，具有第四从属晶粒、第五从属晶粒、第六从属晶粒以及第七从属晶粒，经该总线耦接该储存器；
其中：
该储存器更储存编号4固件码、编号5固件码、编号6固件码以及编号7固件码；
该主晶粒更经该总线自该储存器读取该编号4固件码、该编号5固件码、该编号6固件码以及该编号7固件码；
该第四从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号4固件码载下；
该第五从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号5固件码载下；
该第六从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号6固件码载下；
该第七从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号7固件码载下。
12.如权利要求11所述的多晶粒多核计算机平台，其中：
该第七从属晶粒、该第六从属晶粒、该第五从属晶粒、该第四从属晶粒、该第三从属晶粒、该第二从属晶粒、该第一从属晶粒以及该主晶粒分别执行载下的该编号7固件码、该编号6固件码、该编号5固件码、该编号4固件码、该编号3固件码、该编号2固件码、该编号1固件码以及该编号0固件码，以初始化该第七从属晶粒、该第六从属晶粒、该第五从属晶粒、以及该第四从属晶粒两两之间的连结，并初始化该第三从属晶粒、该第二从属晶粒、该第一从属晶粒以及该主晶粒两两之间的连结，并初始化该第一板卡以及该第二板卡之间的连结；且
该主晶粒更执行该编号0固件码经由初始化完成的所述连结对该第一从属晶粒、该第二从属晶粒、该第三从属晶粒、该第四从属晶粒、该第五从属晶粒、该第六从属晶粒及该第七从属晶粒进行***引导以开机。
13.一种多晶粒多核计算机平台开机方法，包括：
令主晶粒经总线自储存器读取编号1固件码；
令第一从属晶粒监听该总线并自该总线将该主晶粒所读取的该编号1固件码载下；
令该主晶粒更经该总线自该储存器载下编号0固件码；以及
令该主晶粒执行该编号0固件码对该主晶粒及该第一从属晶粒进行***引导以开机。
14.如权利要求13所述的多晶粒多核计算机平台开机方法，更包括：
令该第一从属晶粒及该主晶粒分别执行载下的该编号1固件码及该编号0固件码以初始化该第一从属晶粒与该主晶粒之间的连结；及
令该主晶粒更执行该编号0固件码经由初始化完成的该连结对该第一从属晶粒进行***引导以开机。
15.如权利要求13所述的多晶粒多核计算机平台开机方法，其中：
该主晶粒包括资源域总线控制器；
该资源域总线控制器耦接该总线，并早于重置信号启动，经该总线自该储存器读取该编号1固件码；且
该主晶粒的编号0处理单元以及编号0芯片组根据该重置信号启动。
16.如权利要求15所述的多晶粒多核计算机平台开机方法，其中：
该编号0芯片组包括编号0总线控制器，经该总线自该储存器载下该编号0固件码，由该编号0处理单元执行。
17.如权利要求13所述的多晶粒多核计算机平台开机方法，其中：
该第一从属晶粒包括资源域总线检测器；且
该资源域总线检测器耦接该总线，并早于该第一从属晶粒的编号1处理单元以及编号1芯片组启动，其监听该总线并自该总线将该主晶粒所读取的该编号1固件码载下。
18.如权利要求17所述的多晶粒多核计算机平台开机方法，其中：
该资源域总线检测器以高阻抗方式连结该总线，使不影响该资源域总线控制器对该总线的操作。
19.如权利要求17所述的多晶粒多核计算机平台开机方法，其中：
该资源域总线检测器包括存储器，储存自该总线载下的该编号1固件码；且
该编号1芯片组包括编号1总线控制器，自该存储器取得该编号1固件码，供该编号1处理单元执行。
20.如权利要求17所述的多晶粒多核计算机平台开机方法，其中：
该主晶粒提供致能信号至该第一从属晶粒，标示该编号1固件码的读取完成；且
该第一从属晶粒包括逻辑与门，接收重置信号以及该致能信号，该编号1处理单元以及该编号1芯片组根据该逻辑与门的输出启动。
CN201910976671.4A 2019-10-15 2019-10-15 多晶粒的多核计算机平台及其开机方法 Active CN110727466B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910976671.4A CN110727466B (zh) 2019-10-15 2019-10-15 多晶粒的多核计算机平台及其开机方法
US16/923,244 US11216282B2 (en) 2019-10-15 2020-07-08 Multi-die and multi-core computing platform and booting method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910976671.4A CN110727466B (zh) 2019-10-15 2019-10-15 多晶粒的多核计算机平台及其开机方法

Publications (2)

Publication Number Publication Date
CN110727466A CN110727466A (zh) 2020-01-24
CN110727466B true CN110727466B (zh) 2023-04-11

Family

ID=69221241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910976671.4A Active CN110727466B (zh) 2019-10-15 2019-10-15 多晶粒的多核计算机平台及其开机方法

Country Status (2)

Country Link
US (1) US11216282B2 (zh)
CN (1) CN110727466B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110716756B (zh) * 2019-10-15 2023-03-14 上海兆芯集成电路有限公司 多晶粒的多核计算机平台及其开机方法
WO2022272191A1 (en) * 2021-06-23 2022-12-29 Intel Corporation Computing devices and method and computing device for initializing a computing device
CN113934462A (zh) * 2021-10-13 2022-01-14 上海兆芯集成电路有限公司 处理器及其开机方法
US20230418620A1 (en) * 2022-06-24 2023-12-28 Ampere Computing Llc Generalized boot operation for disaggregated, multiple (multi-) die computing systems, and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516506A (zh) * 2012-06-27 2014-01-15 美国博通公司 多芯片同步***
CN103946814A (zh) * 2011-09-30 2014-07-23 英特尔公司 计算机***中的非易失性随机存取存储器的自主初始化
CN109901890A (zh) * 2019-03-07 2019-06-18 深圳忆联信息***有限公司 一种控制器加载多核固件的方法、装置、计算机设备及存储介质
CN110046126A (zh) * 2013-08-28 2019-07-23 威盛电子股份有限公司 多核微处理器及其重新配置方法、计算机可读存储介质
CN110297726A (zh) * 2019-07-03 2019-10-01 上海兆芯集成电路有限公司 具有串行存在检测数据的计算机***及内存模块控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1226638A (en) * 1982-08-19 1987-09-08 Mitsuji Takao Data communication method
TWI310153B (en) * 2006-08-17 2009-05-21 Quanta Comp Inc Computer system and boot code accessing method thereof
US9177152B2 (en) * 2010-03-26 2015-11-03 Maxlinear, Inc. Firmware authentication and deciphering for secure TV receiver
JP4810616B1 (ja) * 2010-04-28 2011-11-09 株式会社東芝 制御システム及び制御方法
US8861400B2 (en) * 2012-01-18 2014-10-14 International Business Machines Corporation Requesting multicast membership information in a distributed switch in response to a miss event
US10880764B2 (en) * 2015-02-15 2020-12-29 Skyworks Solutions, Inc. Circuits, devices, and methods for monitoring a serial bus
JP7014969B2 (ja) * 2016-08-30 2022-02-02 株式会社ソシオネクスト 処理装置、半導体集積回路及び半導体集積回路の起動方法
US10223094B2 (en) * 2016-09-30 2019-03-05 Intel Corporation Initializing a system on a chip
CN110119286A (zh) * 2019-04-11 2019-08-13 厦门亿联网络技术股份有限公司 一种基于模拟Flash芯片的固件引导实现方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103946814A (zh) * 2011-09-30 2014-07-23 英特尔公司 计算机***中的非易失性随机存取存储器的自主初始化
CN103516506A (zh) * 2012-06-27 2014-01-15 美国博通公司 多芯片同步***
CN110046126A (zh) * 2013-08-28 2019-07-23 威盛电子股份有限公司 多核微处理器及其重新配置方法、计算机可读存储介质
CN109901890A (zh) * 2019-03-07 2019-06-18 深圳忆联信息***有限公司 一种控制器加载多核固件的方法、装置、计算机设备及存储介质
CN110297726A (zh) * 2019-07-03 2019-10-01 上海兆芯集成电路有限公司 具有串行存在检测数据的计算机***及内存模块控制方法

Also Published As

Publication number Publication date
CN110727466A (zh) 2020-01-24
US20210109762A1 (en) 2021-04-15
US11216282B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN110727466B (zh) 多晶粒的多核计算机平台及其开机方法
US8719644B2 (en) Method and system for diagnosing apparatus
CN110716756B (zh) 多晶粒的多核计算机平台及其开机方法
CN102446154B (zh) 共用基板管理控制器的服务器***及方法
TW201341811A (zh) 主機板測試裝置及其轉接模組
CN110968352B (zh) 一种pcie设备的复位***及服务器***
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN103842980B (zh) 用于协议中立织物的方法、***和装置
EP1629374B1 (en) System boot method
CN116627472A (zh) 高速***组件设备的固件程序升级方法及服务器
US9984016B2 (en) Systems and methods for hardware arbitration of a communications bus
CN108733479B (zh) 卸载固态硬盘卡的方法以及使用该方法的装置
US20220342835A1 (en) Method and apparatus for disaggregation of computing resources
RU2579942C2 (ru) Устройство прямого отображения адресов данных, располагающихся во внешнем последовательном пзу, в адресное пространство микропроцессорного ядра, компьютерная система и способ передачи данных
US10678552B2 (en) Hardware for system firmware use
CN110737480A (zh) 一种串口驱动程序复用方法和装置
WO2016053146A1 (ru) Компьютерная система
US20030188061A1 (en) Device discovery and dynamic configuration of control application
TWI815725B (zh) 電腦系統
CN115373928A (zh) 一种debug方法、控制器、***、电子设备及存储介质
US10803008B2 (en) Flexible coupling of processor modules
TW202420093A (zh) 電腦系統
RU155208U1 (ru) Компьютерная система
US20180181371A1 (en) Data throttling for high speed computing devices
CN116434811A (zh) 测试访问电路、方法、芯片及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.