CN110719104A - 储存电容器模数转换器中的共模抑制 - Google Patents

储存电容器模数转换器中的共模抑制 Download PDF

Info

Publication number
CN110719104A
CN110719104A CN201910622244.6A CN201910622244A CN110719104A CN 110719104 A CN110719104 A CN 110719104A CN 201910622244 A CN201910622244 A CN 201910622244A CN 110719104 A CN110719104 A CN 110719104A
Authority
CN
China
Prior art keywords
capacitors
pair
bit
input
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910622244.6A
Other languages
English (en)
Other versions
CN110719104B (zh
Inventor
S·莫南吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Adi Semiconductor Unlimited Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adi Semiconductor Unlimited Co filed Critical Adi Semiconductor Unlimited Co
Publication of CN110719104A publication Critical patent/CN110719104A/zh
Application granted granted Critical
Publication of CN110719104B publication Critical patent/CN110719104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及储存电容器模数转换器中的共模抑制。提供了一种差分数模(DAC)电路，可以包括储存电容器和各种开关，以将输入电容器(例如位试验电容器)的底板耦合到参考电压，例如REF+或REF‑。以这种方式，储存电容器可用于向输入电容器(例如位试验电容器)提供任何差分电荷，并且参考电压(例如REF+和REF‑)可用于向输入电容器提供任何共模电荷。

Description

储存电容器模数转换器中的共模抑制
技术领域
该文件通常涉及但不限于集成电路，更具体地说，涉及模数转换器电路和***。
背景技术
逐次逼近程序(SAR)模数转换器(ADC)将模拟输入转换为数字值。通常，在SAR ADC电路经过多次位置测试后收敛到解决方案时，保持模拟输入。一些SAR ADC电路将差分模拟输入转换为数字值。差分SAR ADC可能要求输入信号的共模处于固定值，例如Vref/2。这可以通过附加电路来实现，以将输入共模转换为SAR ADC所需的共模。然而，这种附加电路可能导致SAR ADC电路所需的额外空间，额外的功耗，并且可能在信号链中引入额外的噪声源。
发明内容
本公开尤其描述了差分数模(DAC)电路，可以包括储存电容器和各种开关，以将输入电容器(例如位试验电容器)的底板耦合到参考电压，例如REF+或REF-。以这种方式，储存电容器可用于向输入电容器(例如位试验电容器)提供任何差分电荷，并且参考电压(例如REF+和REF-)可用于向输入电容器提供任何共模电荷。
在某些方面，本公开涉及差分数模(DAC)电路，包括：包括多个DAC单元的电容器阵列，每个DAC单元包括:一对输入电容器，被配置为耦合到比较器；与该对输入电容器相关的专用参考电容器；和控制电路，被配置为:控制第一组开关的操作，以在基于所述比较器的决定以差分配置设置该对输入电容器时，将差分残余电荷从储存电容器传递到该对输入电容器；和控制第二组开关的操作，以在基于所述比较器的决定以共模配置设置该对输入电容器时，将共模残余电荷从参考电压传递以设置该对输入电容器。
在某些方面，本公开涉及一种操作差分模数转换器(ADC)电路以将模拟输入转换为数字输出的方法。该方法包括：将所述模拟输入耦合到第一ADC电路的电容器阵列上，所述电容器阵列包括多个DAC单元，每个DAC单元包括:一对输入电容器；和与该对输入电容器相关的专用参考电容器。该方法还包括：在基于比较器的决定以差分配置设置该对输入电容器时，将差分残余电荷从储存电容器传递到该对输入电容器；和在基于比较器的决定以共模配置设置该对位试验电容器时，将共模残余电荷从参考电压传递以设置该对位试验电容器。
在某些方面，本公开涉及差分数模(DAC)电路，包括：构件，用于将所述模拟输入耦合到第一ADC电路的电容器阵列上，所述电容器阵列包括多个DAC单元，每个DAC单元包括:一对输入电容器；和与该对输入电容器相关的专用参考电容器；和构件，用于在基于比较器的决定以差分配置设置该对输入电容器时，将差分残余电荷从储存电容器传递到该对输入电容器；和构件，用于在基于比较器的决定以共模配置设置该对位试验电容器时，将共模残余电荷从参考电压传递以设置该对位试验电容器。
该概述旨在提供本专利申请的主题的概述。其目的不是提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过示例而非通过限制的方式示出了本文件中讨论的各种实施方案。
图1是差分SAR ADC的示例的功能框图。
图2是储存电容器SAR ADC的示例的部分的功能框图。
图3是示出根据本公开的包括图2的电路块的SAR ADC电路的一部分的示例的电路图。
图4是可以实现本公开的各种技术的比较器电路的示例。
图5是示出可以包括图3的主ADC电路和辅助ADC电路的电路的示例的电路图。
图6是处于采样阶段的图5的电路块的示意图。
图7是处于正差分残余电荷阶段的图5的电路块的示意图。
图8是处于负差分残余电荷阶段的图5的电路块的示意图。
图9是处于正共模残余电荷阶段的图5的电路块的示意图。
图10是处于负共模残余电荷阶段的图5的电路块的示意图。
具体实施方式
逐次逼近(SAR)模数转换器(ADC)将模拟输入转换为数字值。通常，在SAR ADC电路经过多次位试验后收敛到解决方案时，保持模拟输入。一些SAR ADC电路将差分模拟输入转换为数字值。差分SAR ADC可能要求输入信号的共模处于固定值，例如Vref/2。
如果输入共模电压与固定值(例如Vref/2)不同，则差分数模(DAC)顶板的共模电压在位试验期间会发生变化，并且ADC中的比较器必须管理这种变化的共模电压。此外，如果转换期间的最终共模电压与转换不同，则可以引入非线性误差。因此，期望SAR ADC结构适应输入共模电压的变化。
本公开尤其描述差分数模(DAC)电路，可以包括储存电容器和各种开关，以将输入电容器(例如位试验电容器)的底板耦合到参考电压，例如REF+或REF-。以这种方式，储存电容器可用于向输入电容器(例如位试验电容器)提供任何差分电荷，并且参考电压(例如REF+和REF-)可用于向输入电容器提供任何共模电荷。
图1是差分SAR ADC的示例的功能框图。SAR ADC 100包括正数模转换器(DAC)电路105、负DAC电路110和比较器电路115。每个DAC电路(或本公开中的“DAC”)可包括加权位试验电容器120。在这个例子中，电容器的加权为C/2、C/4...C/(2N)，其中N是DAC中的位数，C是加在一起的位试验电容器的总电容。通过闭合开关125和130，差分模拟输入电压(IN+，IN-)可以相对于比较器(CompCM)的共模采样到位试验电容器上。通过断开开关130可以将输入电压保持在电容器上，然后打开开关125。电容器的顶板可以处于CompCM电压。
正DAC 105和负DAC 110也可以连接到正和负参考电压(REF+，REF-)。作为逐次逼近程序的一部分，可以迭代地执行每个位试验电容器的位试验。在位试验中，正DAC 105的输出和负DAC 110的输出可以施加到比较器电路115的输入。基于比较器电路的输出，位电容器可以使用开关135连接到REF+或者REF-。如果位电容器连接到REF+，则对应于位试验电容器的数字值的位被赋予逻辑值“1”，并且如果位电容器连接到REF+，则对应于位试验电容器的数字值位被赋予逻辑值'0'。然后，转换可以进入下一位电容器，直到确定了数字值的所有位。
图2是基于储存电容器的SAR ADC 200的示例的部分的功能框图。类似于图1的SARADC，基于储存电容器的SAR ADC 200包括两个DAC电路，正DAC电路205和负电路DAC电路210，和比较器电路215。每个DAC电路205、210可以形成电容器阵列，并且可以包括附加到电路块222的加权位试验电容器220，以简化图。DAC的一些示例包括8位、12位或16位DAC。每个位权重(C/2、C/4...C/(2N))可以有电路块，并且电路块可以包括电子开关和储存电容器的布置。每个电路块222可以是相应DAC电容器阵列的单元元件或“DAC单元”。
储存电容器SAR ADC 200可包括逻辑电路250(也称为“控制电路”)。在某些例子中，逻辑电路250可以包含在SAR ADC控制器中。在某些例子中，逻辑电路250可以包括定序器以使SAR ADC 200通过多个电路状态前进以执行SAR。
图3是示出根据本公开的包括图2的电路块222的SAR ADC电路300的一部分的示例的电路图。电路块222可以是DAC电路的电容器阵列的单元元件或“DAC单元”，使得DAC电路(例如，图2的DAC电路205)可以包括多个电路块222。为了清楚起见，在图3中仅描绘了一个DAC单元。每个电路块222可以耦合到差分模拟输入电压(IN+，IN-)、差分参考电压(REF+，REF-)和比较器电路215。
电路块222可包括储存电容器301。在一些示例配置中，储存电容器301可以是与DAC单元元件222的该对输入电容器220A、220B相关的专用参考电容器。储存电容器的电容值可以大于其相应的位电容器的电容值。例如，储存电容器的电容值可以是位试验电容器的电容的五到二十倍。
差分模拟输入电压(IN+，IN-)可以使用开关302A、302B(统称为“开关302”)和304A、304B(统称为“开关304”)相对于比较器共模(CompCM)采样并存储到输入电容器220A、220B(例如，位试验电容器)上。当使用开关306A、306B(统称为“开关306”)在位计算电容器220上对输入电压进行采样时，可以在储存电容器301上对参考电压进行采样。开关308A-308D(统称为“开关308”)可以在采样期间将储存电容器301与输入电容器220A、220B(例如，位试验电容器)隔离。
逻辑电路(例如，图2的逻辑电路250)可以打开开关302、304和306，并关闭开关310以进行位试验。根据比较器输出端的位试验结果，可以从输入电容器220A、220B的电压(例如，位试验电容器)加上或减去储存电容器301的电压。对应于试验的数字值的位可以取决于比较器结果设置为逻辑“1”或“0”，因此是否使用开关308从位试验电容器中增加或减去储存电容器301的电压。
逻辑电路，例如图2的逻辑电路250，可以使差分模拟输入信号的转换通过所有的位试验电容器，直到确定了数字值的所有位。在某些示例中，逻辑电路可以包括SAR控制器(例如，处理器)，其根据在比较器电路215处确定的结果通过转换来进展SAR ADC。在某些示例中，逻辑电路可以包括逻辑定序器，它通过一系列对应于位试验步骤的逻辑状态来进行转换。使用储存电容器可以加速来自图1的实施方案的位试验，因为在每次位试验期间不需要进行重采样。
例如，图1和图2的差分SAR ADC可以要求输入信号的共模处于Vref/2。如果输入信号的共模保持在固定值，例如Vref/2，则在位试验期间DAC顶板的共模可以是固定值VCM,COMP。在转换结束时，负DAC的位与正DAC的位互补，例如，如果正DAC的位为“1”，则负DAC的位可以为“0”。
如果输入共模从固定值变化，例如Vref/2，则DAC顶板的共模可在位试验期间变化，并且ADC中的比较器将必须管理该变化的共模电压。此外，如果转换期间的最终共模电压与转换不同，则可以引入非线性误差。如上所述，可能需要额外的电路组件来向ADC提供具有固定共模电压的输入。因此，期望SAR ADC结构适应输入共模电压的变化。
使用本发明的技术，可在电路块222中包括额外开关以将输入电容器(例如，位试验电容器220)的底板耦合到参考电压REF+或REF-。如图3所示，开关312A、312B(统称为“开关312”)可以将输入电容器(例如，位试验电容器220A、220B)的底板耦合到REF+，并且开关314A、314B(统称为“开关314”)可以将输入电容器(例如，位试验电容器220A、220B)的底板耦合到REF-。以这种方式，储存电容器301可用于向电容器220A、220B提供任何差分电荷，并且参考电压REF+和REF-可用于向位试验电容器220A、220B提供任何共模电荷。
在本公开中，术语“顶板”和“底板”用于方便描述电容器，并不意味着暗示电容器存在任何所需的空间取向。此外，本公开中涉及的开关由于其高性能和良率而可以包括晶体管，特别是互补金属氧化物半导体(CMOS)晶体管。
对于没有辅助ADC电路(例如，闪速ADC或SAR ADC电路)的N位SAR ADC电路，可以存在图3的“N”电路块222，例如，DAC电路的电容器阵列的单元元件或“单元”，并联连接并耦合到比较器215。在一些示例配置中，所有的位试验电容器220可以与相应的电路块222相关联，类似于图3中所示的示例。在其他示例配置中，只有一些位试验电容器220(例如，至少一些最高有效位(MSB))可以与相应的电路块222相关联，类似于图3中所示的示例。例如，在一些实现中，最低有效位(LSB)位试验电容器不需要耦合到参考电压REF+或REF-，因为它们仅解析差分信号信息，因此，与LSB相关联的电路块222不需要开关312和314。这样，在一些示例中，与LSB相关联的电路300可以排除开关312和314。
图4是可以实现本公开的各种技术的比较器电路的示例。图4的比较器电路215是图3的比较器电路215的示例。
比较器电路215可包括非反相输入(+)和反相输入(-)，其耦合到顶板节点“TOP-P”和“TOP-N”，其耦合到位试验电容器的顶板，例如图2的顶板212A和212B。比较器215可以包括附加输入420，其可以是比较器差分输入的预期DAC共模输出参考电压。输入420可以连接到偏置电压(可以是任何合适的电压，包括地)，尽管它也可以连接到其他源，例如渐近偏置电压的可变电压。比较器电路415可以包括附加输出OUT2，使得输出OUT1和OUT2响应于其输入的差分和共模分量。
逻辑电路(例如，图2的逻辑电路250)可以容纳附加的比较器输出并产生独立的总线输出以控制正DAC和负DAC电路。
在Mueck等人的共同转让的美国专利No.7,432,844(标题为“Differential InputSuccessive Approximation Analog to Digital Converter with Common ModeRejection”)中示出并描述了图4的比较器电路215，其全部内容通过引用并入本文，包括图7A-7E和这些图的相关描述。
图3的电路300可以形成主SAR ADC电路的一部分。在一些示例配置中，主SAR ADC和辅助ADC(例如，闪存或SAR ADC)可以与上面参考图3描述的技术结合使用。辅助ADC的分辨率可以低于主ADC电路。
图5是示出电路500的示例的电路图，该电路500可以包括图3的主ADC电路与辅助ADC电路的组合。电路块222可以是DAC电路的电容器阵列的单元元件或“DAC单元”，使得DAC电路(例如，图2的DAC电路205)可以包括多个电路块222。为了清楚起见，在图3中仅描绘了一个DAC单元。电路500可以包括：第一辅助ADC电路502A，用于将从正DAC电路的输入参考的电压转换为比较器共模，以及第二辅助ADC电路502B，用于将从负DAC电路的输入参考的电压转换为比较器共模。
辅助ADC电路502A、502B(例如，闪存/SAR ADC电路)可以使用较小的采样电容器和低功率、相对噪声的比较器来提供低分辨率，并且主ADC(例如，图2的主ADC电路200)可以提供高分辨率。辅助ADC电路可以使用低电压电源帮助转换更高的输入电压范围，并允许主ADC在采集阶段关闭其比较器。辅助ADC可以使用二进制搜索算法将输入电压转换为例如2位精度。辅助ADC可以在主ADC采取任何操作之前执行此转换。然后，辅助ADC电路可以将低分辨率转换的结果传送到主ADC电路，包括位试验电容器220，然后可以解析剩余的位。
在一些示例中，辅助ADC电路可以用于比较正DAC的输出、负DAC的输出和比较器电路的共模电压。在图5的非限制性示例中，辅助ADC电路是闪存ADC电路(也称为“直接变换ADC”)。
与SAR ADC电路相比，闪存ADC电路的结果可在一个转换周期后使用。在图9的示例中，闪存ADC电路502A可以将从正DAC电路的输入参考的电压转换为比较器共模，并且闪存ADC电路502B可以将从负DAC电路的输入参考的电压转换为比较器共模。在使用第一ADC电路的转换阶段之前，逻辑电路250可以控制将模拟输入信号耦合到闪存ADC电路502A、502B，使用闪存ADC电路502A、502B执行至少一个位试验，并将闪存ADC电路502A、502B的输出加载到第一ADC电路的至少一个位试验电容器上。
有四种可能的结果或输入转换的“状态”(状态“10”、“01”、“11”和“00”)如下表1所示：
表1
情况编号 闪存P 闪存N
1 1 0
2 0 1
3 1 1
4 0 0
状态可以由辅助ADC电路的比较器确定，例如图5的闪存ADC电路502A、502B。在不包括辅助ADC电路的配置中，如图3所示，状态可以由比较器(例如图4中的比较器215)确定。
在第1和第2种情况中，位位置的辅助ADC电路具有不同的结果。例如，在1号情况下，闪存P为1，闪存N为0。对于1号和2号情况，没有输入共模问题，因为输入电压介于正DAC电路和负DAC的输出电压之间电路。对于情况1，电容器220A和220B可以解决正差分残余。对于情况2，电容器220A和220B可以解决负差分残余。
对于情况3，正侧的输入和负侧的输入都大于比较器共模。因此，输入电压具有与比较器共模不同的共模，并且位试验电容器220A和220B可以解析正共模电压。对于第4种情况，正侧的输入和负侧的输入都小于比较器共模。因此，电容器220A和220B可以解决负共模电压。
例如，为了减小输入共模电压和Vref/2之间的差异，逻辑电路250可以将校正电压施加到一个或多个位试验电容器220A、220B。具体地，使用本发明的技术，逻辑电路250可将参考电压REF+和REF-耦合到位试验电容器220A、220B以提供任何共模残余电荷。这可以使顶板的共模电压收敛到期望值。以这种方式，储存电容器301可用于向位试验电容器220A、220B提供任何差分残余电荷，如下面参考图7和8所述，参考电压REF+和REF-可用于向位试验电容器220A、220B提供任何共模残余电荷，如下面参照图9和10所述。
本发明的技术适用于没有辅助ADC电路的电路，例如图3中所示。在此类配置中，比较器215(例如，如图4中所示)可确定如表1中所示的状态。然而，为了简明起见，将关于图5的电路描述这些技术，其可以包括与主ADC电路组合的辅助ADC电路。
如上所述，图3和5的电路块222可以是DAC电路的电容器阵列的单元元件或“DAC单元”，使得DAC电路(例如，图2的DAC电路205和/或DAC电路210)可以包括多个电路块222。DAC单元可包括最高有效位(MSB)DAC单元和最低有效位(LSB)DAC单元。在一些示例配置中，所有DAC单元可以是类似的，使得MSB和LSB单元包括一组开关312A、312B、314A、314B，以便根据比较器的决定，当在共模配置中设置输入电容器对时，从参考电压传送共模残余电荷以设置该对输入电容器。
在其他示例配置中，仅一些DAC单元包括该组开关312A、312B、314A、314B。例如，一些配置中的LSBDAC单元不包括开关312A、312B、314A、314B。在LSBDAC单元不包括开关312A、312B、314A、314B的配置中，开关312A、312B、314A、314B中的一些或全部MSBDAC单元。
图6是处于采样阶段的图5的电路块222的示意图。在采样阶段期间，顶板开关304A、304B可以闭合以将位试验电容器220A、220B的顶板耦合到偏置电压，例如，示为共模电压CompCM。另外，可以闭合开关302A、302B以将位试验电容器220A、220B的底板分别耦合到模拟输入信号IN+、IN-。在采样阶段期间，可以通过使用开关306A、306B耦合到主参考电压源REF+和REF-来对储存电容器301充电。
DAC电路的位试验电容器可以将输入信号存储为采样电荷，并将差分输入电压传送到比较器215的输入。比较器差分输入电压可以表示原始输入信号与DAC电路产生的输入信号估计之间的不完美。比较器差分输入电压可以包括输入共模偏移，并且比较器电路215可以包括比较器共模偏移。
图2的逻辑电路250可以耦合到正和负DAC电路、开关和比较器电路，如图1所示。作为SAR操作的一部分，逻辑电路250可以使用加权的位试验电容器启动连续的位试验，以通过使用比较器电路比较正DAC电路和负DAC电路的输出并更新DAC值来将输入电压转换为数字值。随着转换的进行，通过将电荷从参考储存电容器301转移到位试验电容器220A、220B，可以将比较器差分输入电压减小到零。这可以将DAC电路上的输入信号的估计收敛到原始输入信号。
图7是处于正差分残余电荷阶段的图5的电路块222的示意图。在图7所示的示例配置中，图2的逻辑电路250确定将DAC电路上的输入信号的估计收敛到原始输入信号，可以应用例如基于闪存ADC结果(如表1中的情况1)的正差分残余电荷。
为了将比较器差分输入电压减小到零，逻辑电路250(或“控制电路”)可以闭合开关308A、308D，以便从参考储存电容器301转移电荷以将输入电容器220A、220B(例如，位试验电容器)设置在“10”状态。换句话说，控制电路可以控制第一组开关的操作，以在基于比较器的决定将差分配置中的输入电容器对设置为时，将差分残余电荷从储存电容器301传输到输入电容器对220A、220B。基于比较器的决定将差分配置中的一对输入电容器设置为包括将输入电容器的第一极板设置为状态“10”，该状态是第一组状态中的两个状态中的第一个：01和10。
例如，当基于位试验结果将差分配置中的一对位试验电容器设置为在转换阶段期间传输差分残余电荷时，控制电路250可以控制第一组开关308A、308D的操作，以将参考电容器301的板直接耦合到位试验电容器220A的第一板和位试验电容器220B的第一板，其中位试验电容器220A的第二板和位试验电容器220B的第二板被配置为耦合到比较器215的输入。
图8是处于负差分残余电荷阶段的图5的电路块222的示意图。在图8所示的示例配置中，图2的逻辑电路250确定将DAC电路上的输入信号的估计收敛到原始输入信号，可以应用负差分残余电荷，例如基于闪存ADC结果如表1中的情况2。
为了将比较器差分输入电压减小到零，逻辑电路250可以闭合开关308B、308C以通过从参考储存电容器301到输入电容器220A、220B(例如，位试验电容器)的交叉耦合来转移电荷以设置到“01”状态。换句话说，当基于比较器的决定在差分配置中设置输入电容器对时，控制电路可以控制第一组开关的操作以将差分残余电荷从储存电容器301传送到输入电容器对220A、220B。基于比较器的决定将差分配置的输入电容器对设置为包括将输入电容器的第一板设置为状态“01”，其为第一组状态中的两个状态中的第二个：01和10。
例如，当基于位试验结果将差分配置的一对位试验电容器设置为在转换阶段期间传输差分残余电荷时，控制电路250可以控制第一组开关308B、308C的操作，以将参考电容器301的板交叉耦合到位试验电容器220A的第一板和位试验电容器220B的第一板，其中位试验电容器220A的第二极板和位试验电容器220B第二板被配置为耦合到比较器215的输入。
在一些示例性实施方式中，在将储存电容器301耦合到输入电容器(例如，位试验电容器)之后以传递第一电荷，例如参考图7和图8所描述，控制电路可以将参考电压(例如，REF+或REF-)耦合到先前设置的输入电容器，例如位试验电容器，以传递第二电荷。例如，在转换阶段期间，控制电路(例如，图2的逻辑电路250)可以控制来自储存电容器301的第一电荷的传递，以基于比较器判定来设置至少一个位试验电容器220A、220B。然后，控制电路可以将参考电压(例如，REF+或REF-)耦合到至少一个先前设置的位试验电容器以传递第二电荷，其中参考电压比储存器或者参考电容器的电压更精确。
以这种方式，当执行位试验时，储存电容器301可以将大部分电荷提供给位试验电容器220A、220B。精确的参考电压源，例如“外部”参考缓冲电路，仅需要提供由储存电容器提供的电荷中的差异，例如不准确性。精确的参考电压源只需在采集期间将初始电荷输送到储存电容器，并且在ADC电路准备好采样到残留放大器时再次为储存电容器提供初始电荷，而不是必须重新安置每个位试验。
图9是处于正共模残余电荷阶段的图5的电路块222的示意图。如上所述，当辅助ADC电路的输出均为“1”时，例如表1中的情况3，正侧的输入和负侧的输入都大于比较器共模CompCM，因为正共模残留。逻辑电路250可以基于位试验将校正电压施加到输入电容器220A、220B，例如，位试验电容器。逻辑电路250(或“控制电路”)可以闭合开关312A、312B以将位试验电容器220A、220B耦合到正参考电压REF+，以将正电荷传递到位试验电容器220A、220B。
换句话说，控制电路可以控制第二组开关的操作以从正参考电压REF+传递共模残余电荷，以基于比较器的决定，当将输入电容器对设置为共模配置时，设置输入电容器对220A、220B。基于比较器的决定将共模配置中的一对输入电容器设置为包括将输入电容器的第一板设置为状态“11”，其为第二组两个状态中的两个状态中的第一个：11和00。
例如，当基于位试验结果在共模配置中设置一对位试验电容器以在转换阶段期间传递共模残余电荷时，控制电路250可以控制第二组开关312A、312B的操作，以将正参考电压REF+直接耦合到位试验电容器220A的第一板和位试验电容器220B的第一板，其中，位试验电容器220A的第二板和位试验电容器220B第二板被配置为耦合到比较器215的输入。以这种方式，逻辑电路可以校正共模电压的差异，使得输入信号的共模与比较器共模CompCM相匹配。
图10是处于负共模残余电荷阶段的图6的电路块222的示意图。如上所述，当辅助ADC电路的输出都为“0”时，例如表1中的情况3，正侧的输入和负侧的输入都小于比较器共模CompCM，因为负共模残留。逻辑电路250可以基于位试验将校正电压施加到输入电容器220A、220B，例如，位试验电容器。逻辑电路250可以闭合开关314A、314B以将位试验电容器220A、220B耦合到负参考电压REF-，以将负电荷传递到位试验电容器220A、220B。
换句话说，控制电路可以控制第二组开关的操作以从负参考电压REF传递共模残余电荷，以当基于比较器的决定将该对输入电容器设置在共模配置时设置输入电容器对220A、220B。基于比较器的决定将共模配置中的一对输入电容器设置为包括将输入电容器的第一板设置为状态“00”，其为第二组两个状态中的两个状态中的第二个：11和00。以这种方式，逻辑电路可以校正共模电压的差异，使得输入信号的共模与比较器共模CompCM匹配。
尽管已经相对于图9和图10一次以DAC电路的一位描述了校正共模失配的过程，可以同时对DAC电路的几个位执行共模估计。另外，校正可以同时应用于几个位。因此，校正可以应用于第一DAC电路的位电容器阵列和第二DAC电路的位电容器阵列，其中电容器阵列包括一个或多个位试验电容器。
各种注释
本文描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列组合或与一个或多个其他示例组合。
以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施方案。这些实施方案在本文中也称为“示例”。这些示例可以包括除了示出或描述的那些之外的元件。然而，本发明人还考虑了仅提供所示或所述的那些元件的实例。此外，本发明人还考虑使用所示或所述的那些元件(或其一个或多个方面)的任何组合或置换的示例，关于特定示例(或其一个或多个方面)，或关于本文示出或描述的其他示例(或其一个或多个方面)。
如果本文档与通过引用并入的任何文档之间的使用不一致，则以本文档中的用法为准。
在该文献中，术语“一”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，例如“A或B”包括“A但不是B”、“B但不是A”、“A和B”，除非另有说明表示。在本文中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即包括除了在权利要求中的这一术语之后列出的元件之外的元件的***、装置、物品、组合物、配方或过程仍被认为属于该权利要求的范围。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。
这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中描述的方法。这种方法的实现可以包括代码，例如微代码、汇编语言代码、更高级语言代码等。此类代码可包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。进一步，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频盘)、磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述之后，例如本领域普通技术人员可以使用其他实施方案。提供摘要以符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，可以将各种特征组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，发明主题可以在于少于特定公开实施方案的所有特征。因此，以下权利要求作为示例或实施方案被并入到具体实施方式中，其中每个权利要求自身作为单独的实施方案，并且可以预期这些实施方案可以以各种组合或置换彼此组合。应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定本发明的范围。

Claims (20)

1.差分数模(DAC)电路，包括：
包括多个DAC单元的电容器阵列，每个DAC单元包括：
一对输入电容器，被配置为耦合到比较器；
与该对输入电容器相关的专用参考电容器；和
控制电路，被配置为：
控制第一组开关的操作，以在基于所述比较器的决定以差分配置设置该对输入电容器时，将差分残余电荷从储存电容器传递到该对输入电容器；和
控制第二组开关的操作，以在基于所述比较器的决定以共模配置设置该对输入电容器时，将共模残余电荷从参考电压传递以设置该对输入电容器。
2.权利要求1所述的差分DAC电路，其中所述输入电容器是位试验电容器，并且其中被配置为控制第一组开关的操作以在基于所述比较器的决定以差分配置设置该对输入电容器时、将差分残余电荷从储存电容器传递到该对输入电容器的控制电路被配置为：
控制第一组开关的操作，以只有在基于位试验结果以差分配置设置该对位试验电容器从而在转换阶段期间传递差分残余电荷时，将参考电容器的板直接耦合或交叉耦合到该对位试验电容器的第一个的第一板和该对位试验电容器的第二个的第一板，和
其中该对位试验电容器中的第一个的第二板和该对位试验电容器的第二个的第二板被配置为耦合到所述比较器的输入。
3.权利要求1所述的差分DAC电路，其中所述输入电容器是位试验电容器，并且其中被配置为控制第二组开关的操作以在基于所述比较器的决定以共模配置设置该对输入电容器时、将共模残余电荷从参考电压传递以设置该对输入电容器的控制电路被配置为：
控制第二组开关的操作，以只有在基于位试验结果以共模配置设置该对位试验电容器从而在转换阶段期间传递共模残余电荷时，将所述参考电压直接耦合到该对位试验电容器的第一个的第一板和该对位试验电容器的第二个的第一板，
其中该对位试验电容器中的第一个的第二板和该对位试验电容器的第二个的第二板被配置为耦合到所述比较器的输入。
4.权利要求1所述的差分DAC电路，其中每个输入电容器包括第一板和第二板，
其中基于所述比较器的决定以差分配置设置该对输入电容器包括将所述输入电容器的第一板设置为第一组状态中的两个状态之一：01和10，和
其中基于所述比较器的决定以共模配置设置该对输入电容器包括将所述输入电容器的第一板设置为第二组两个状态中的两个状态之一：11和00。
5.权利要求1所述的差分DAC电路，其中所述控制电路被配置为控制第三组开关以在采样阶段期间将所述参考电容器耦合到所述参考电压。
6.权利要求1所述的差分DAC电路，结合用于将模拟输入转换为数字输出的差分模数转换器(ADC)电路，所述差分ADC电路包括第一ADC电路。
7.权利要求6所述的差分DAC电路，其中所述输入电容器是位试验电容器，并且其中所述第一ADC电路是逐次逼近寄存器ADC。
8.权利要求6所述的差分DAC电路，其中所述输入电容器是位试验电容器，其中差分ADC电路还包括：
辅助ADC电路，其分辨率小于所述第一ADC电路的分辨率，
其中所述控制电路进一步被配置为：
将模拟输入信号耦合到所述辅助ADC电路；
使用所述辅助ADC电路执行至少一个位试验；和
将所述辅助ADC电路的输出加载到所述第一ADC电路的至少一个位试验电容器上。
9.权利要求1所述的差分DAC电路，其中多个DAC单元包括最高有效位(MSB)DAC单元和最低有效位(LSB)DAC单元，其中LSB DAC单元不包括第二组开关，以在基于所述比较器的决定以共模配置设置该对输入电容器时，将共模残余电荷从参考电压传递以设置该对输入电容器。
10.权利要求1所述的差分DAC电路，其中在基于所述比较器的决定以差分配置设置该对输入电容器之后包括传递第一电荷，所述控制电路进一步被配置为：
控制第二组开关的操作以耦合参考电压，从而先前设置位试验电容器以传递第二电荷。
11.一种操作差分模数转换器(ADC)电路以将模拟输入转换为数字输出的方法，该方法包括：
将所述模拟输入耦合到第一ADC电路的电容器阵列上，所述电容器阵列包括多个DAC单元，每个DAC单元包括：
一对输入电容器；和
与该对输入电容器相关的专用参考电容器；和
在基于比较器的决定以差分配置设置该对输入电容器时，将差分残余电荷从储存电容器传递到该对输入电容器；和
在基于比较器的决定以共模配置设置该对位试验电容器时，将共模残余电荷从参考电压传递以设置该对位试验电容器。
12.权利要求11所述的方法，其中所述输入电容器是位试验电容器，并且其中在基于所述比较器的决定以差分配置设置该对输入电容器时将差分残余电荷从储存电容器传递到该对输入电容器包括：
控制第一组开关的操作，以只有在基于位试验结果以差分配置设置该对位试验电容器从而在转换阶段期间传递差分残余电荷时，将参考电容器的板直接耦合或交叉耦合到该对位试验电容器的第一个的第一板和该对位试验电容器的第二个的第一板；和
该对位试验电容器中的第一个的第二板和该对位试验电容器的第二个的第二板耦合到所述比较器的输入。
13.权利要求11所述的方法，其中所述输入电容器是位试验电容器，并且其中在基于所述比较器的决定以共模配置设置该对输入电容器时将共模残余电荷从参考电压传递以设置该对输入电容器包括：
控制第二组开关的操作，以只有在基于位试验结果以共模配置设置该对位试验电容器从而在转换阶段期间传递共模残余电荷时，将所述参考电压直接耦合到该对位试验电容器的第一个的第一板和该对位试验电容器的第二个的第一板；和
该对位试验电容器中的第一个的第二板和该对位试验电容器的第二个的第二板耦合到所述比较器的输入。
14.权利要求11所述的方法，其中每个输入电容器包括第一板和第二板，
其中基于所述比较器的决定以差分配置设置该对输入电容器包括将所述输入电容器的第一板设置为第一组状态中的两个状态之一：01和10，和
其中基于所述比较器的决定以共模配置设置该对输入电容器包括将所述输入电容器的第一板设置为第二组两个状态中的两个状态之一：11和00。
15.权利要求11所述的方法，还包括：
控制第三组开关以在采样阶段期间将所述参考电容器耦合到所述参考电压。
16.权利要求16所述的方法，其中所述输入电容器是位试验电容器，其中差分ADC电路还包括辅助ADC电路，分辨率小于所述第一ADC电路的分辨率，该方法还包括：
将模拟输入信号耦合到所述辅助ADC电路上；
使用所述辅助ADC电路执行至少一个位试验；和
将所述辅助ADC电路的输出加载到所述第一ADC电路的至少一个位试验电容器上。
17.权利要求11所述的方法，其中
在基于所述比较器的决定以差分配置设置该对输入电容器之后包括传递第一电荷：
耦合参考电压，从而先前设置位试验电容器以传递第二电荷。
18.差分数模(DAC)电路，包括：
构件，用于将所述模拟输入耦合到第一ADC电路的电容器阵列上，所述电容器阵列包括多个DAC单元，每个DAC单元包括:
一对输入电容器；和
与该对输入电容器相关的专用参考电容器；和
构件，用于在基于比较器的决定以差分配置设置该对输入电容器时，将差分残余电荷从储存电容器传递到该对输入电容器；和
构件，用于在基于比较器的决定以共模配置设置该对位试验电容器时，将共模残余电荷从参考电压传递以设置该对位试验电容器。
19.权利要求18所述的差分DAC电路，其中所述输入电容器是位试验电容器，并且其中用于在基于所述比较器的决定以差分配置设置该对输入电容器时将差分残余电荷从储存电容器传递到该对输入电容器的构件包括:
构件，用于控制第一组开关的操作，以只有在基于位试验结果以差分配置设置该对位试验电容器从而在转换阶段期间传递差分残余电荷时，将参考电容器的板直接耦合或交叉耦合到该对位试验电容器的第一个的第一板和该对位试验电容器的第二个的第一板；和
构件，用于该对位试验电容器中的第一个的第二板和该对位试验电容器的第二个的第二板耦合到所述比较器的输入。
20.权利要求18所述的差分DAC电路，其中所述输入电容器是位试验电容器，并且其中在基于所述比较器的决定以共模配置设置该对输入电容器时将共模残余电荷从参考电压传递以设置该对输入电容器包括：
构件，用于控制第二组开关的操作，以只有在基于位试验结果以共模配置设置该对位试验电容器从而在转换阶段期间传递共模残余电荷时，将所述参考电压直接耦合到该对位试验电容器的第一个的第一板和该对位试验电容器的第二个的第一板；和
构件，用于该对位试验电容器中的第一个的第二板和该对位试验电容器的第二个的第二板耦合到所述比较器的输入。
CN201910622244.6A 2018-07-11 2019-07-11 储存电容器模数转换器中的共模抑制 Active CN110719104B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/032,752 US10516411B1 (en) 2018-07-11 2018-07-11 Common mode rejection in reservoir capacitor analog-to-digital converter
US16/032,752 2018-07-11

Publications (2)

Publication Number Publication Date
CN110719104A true CN110719104A (zh) 2020-01-21
CN110719104B CN110719104B (zh) 2024-02-27

Family

ID=68979643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910622244.6A Active CN110719104B (zh) 2018-07-11 2019-07-11 储存电容器模数转换器中的共模抑制

Country Status (3)

Country Link
US (1) US10516411B1 (zh)
CN (1) CN110719104B (zh)
DE (1) DE102019118670B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903843B1 (en) * 2020-02-14 2021-01-26 Analog Devices International Unlimited Company SAR ADC with variable sampling capacitor
US11888492B2 (en) * 2022-03-01 2024-01-30 Cirrus Logic, Inc. Background offset calibration of a high-speed analog signal comparator

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US6538594B1 (en) * 2001-07-30 2003-03-25 Cirrus Logic, Inc. Methods and circuits for compensating for finite common mode rejection in switched capacitor circuits
US20080129573A1 (en) * 2006-12-04 2008-06-05 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
CN101882929A (zh) * 2010-06-30 2010-11-10 中国电子科技集团公司第五十八研究所 流水线模数转换器输入共模电压偏移补偿电路
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN102158229A (zh) * 2011-03-30 2011-08-17 上海北京大学微电子研究院 Adc失调电压和电荷注入消除技术
CN102171931A (zh) * 2008-09-30 2011-08-31 飞思卡尔半导体公司 数据转换电路及其方法
US20160182078A1 (en) * 2014-12-17 2016-06-23 Analog Devices, Inc. Sar adcs with dedicated reference capacitor for each bit capacitor
US20180019761A1 (en) * 2016-07-18 2018-01-18 Analog Devices, Inc. Common mode rejection in a reservoir capacitor sar converter

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4940981A (en) 1989-02-08 1990-07-10 Burr-Brown Corporation Dual analog-to-digital converter with single successive approximation register
US5047665A (en) 1989-02-08 1991-09-10 Burr-Brown Corporation Low noise, low offset, high speed CMOS differential amplifier
US4975700A (en) 1989-05-24 1990-12-04 Texas Instruments, Incorporated Analog-to-digital converter with non-linear error correction
US6124818A (en) 1998-10-21 2000-09-26 Linear Technology Corporation Pipelined successive approximation analog-to-digital converters
US6400302B1 (en) 2001-02-26 2002-06-04 Analog Devices, Inc. Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals
US6448911B1 (en) 2001-07-30 2002-09-10 Cirrus Logic, Inc. Circuits and methods for linearizing capacitor calibration and systems using the same
US6490332B1 (en) 2001-07-30 2002-12-03 Cirrus Logic, Inc. High speed, low-power shift register and circuits and methods using the same
US6603415B1 (en) 2001-07-30 2003-08-05 Cirrus Logic, Inc. Circuits and methods for latch metastability detection and compensation and systems using the same
US6473021B1 (en) 2001-07-30 2002-10-29 Cirrlus Logic, Inc. Analog to digital conversion circuits, systems and methods with gain scaling switched-capacitor array
US6559789B1 (en) 2001-07-30 2003-05-06 Cirrus Logic, Inc. High speed successive approximation return path and data conversion methods and circuits using the same
US6977607B2 (en) 2003-06-03 2005-12-20 Silicon Labs Cp, Inc. SAR with partial capacitor sampling to reduce parasitic capacitance
US7358809B2 (en) 2004-11-08 2008-04-15 Elder J Scott Method for forming elements with reduced variation
EP1947769A1 (en) 2007-01-18 2008-07-23 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Charge domain successive approximation A/D converter
US7675452B2 (en) 2008-05-01 2010-03-09 Analog Devices, Inc. Successive approximation register analog to digital converter with improved immunity to time varying noise
US8072360B2 (en) 2009-05-08 2011-12-06 Analog Devices, Inc. Simultaneous sampling analog to digital converter
KR101201892B1 (ko) 2009-08-07 2012-11-16 한국전자통신연구원 의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기
US8223044B2 (en) 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
TWI452846B (zh) 2010-12-16 2014-09-11 Univ Nat Cheng Kung 分段式類比數位轉換器及其方法
TWI454064B (zh) 2010-12-16 2014-09-21 Univ Nat Cheng Kung 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法
WO2012129163A2 (en) 2011-03-18 2012-09-27 The Trustees Of Columbia University In The City Of New York Systems and methods for providing a pipelined anal og-to-digital converter
US8390502B2 (en) 2011-03-23 2013-03-05 Analog Devices, Inc. Charge redistribution digital-to-analog converter
US20140167995A1 (en) 2011-04-11 2014-06-19 Agency For Science, Technology And Research Analog-to-digital converter
US8537045B2 (en) 2011-04-28 2013-09-17 Analog Devices, Inc. Pre-charged capacitive digital-to-analog converter
US8581770B2 (en) 2011-05-04 2013-11-12 Texas Instruments Incorporated Zero-power sampling SAR ADC circuit and method
US9596988B2 (en) 2011-10-12 2017-03-21 Purdue Research Foundation Pressure sensors for small-scale applications and related methods
US8552897B1 (en) 2012-03-22 2013-10-08 Analog Devices, Inc. Reference circuit suitable for use with an analog to digital converter and an analog to digital converter including such a reference circuit
US9369146B2 (en) 2012-12-31 2016-06-14 Silicon Laboratories Inc. Successive approximation register analog-to-digital converter with single-ended measurement
US8975953B2 (en) 2013-03-11 2015-03-10 Analog Devices Global Method of improving noise immunity in a signal processing apparatus, and a signal processing apparatus having improved noise immunity
US8981972B2 (en) 2013-03-14 2015-03-17 Analog Devices, Inc. Background calibration of ADC reference voltage due to input signal dependency
US8878712B2 (en) 2013-03-14 2014-11-04 Analog Devices Technology Flash ADC shuffling
US9041569B2 (en) 2013-06-28 2015-05-26 Silicon Laboratories Inc. Method and apparatus for calibration of successive approximation register analog-to-digital converters
KR101993139B1 (ko) 2013-07-24 2019-06-27 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터 및 이를 테스트하기 위한 bist 장치의 동작 방법
US9154152B1 (en) 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
KR102224924B1 (ko) 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터
US9614539B2 (en) 2015-04-16 2017-04-04 Maxlinear, Inc. Successive-approximation register (SAR) analog-to-digital converter (ADC) with ultra low burst error rate
US9608655B1 (en) 2016-02-09 2017-03-28 Analog Devices, Inc. ADC background calibration with dual conversions
US9806734B1 (en) 2016-11-04 2017-10-31 Analog Devices Global SAR analog-to-digital converter selective synchronization
US10122376B2 (en) 2016-11-04 2018-11-06 Analog Devices Global Reference precharge techniques for analog-to-digital converters
US10348319B1 (en) 2018-05-18 2019-07-09 Analog Devices Global Unlimited Company Reservoir capacitor based analog-to-digital converter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US6538594B1 (en) * 2001-07-30 2003-03-25 Cirrus Logic, Inc. Methods and circuits for compensating for finite common mode rejection in switched capacitor circuits
US20080129573A1 (en) * 2006-12-04 2008-06-05 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
CN102171931A (zh) * 2008-09-30 2011-08-31 飞思卡尔半导体公司 数据转换电路及其方法
CN101882929A (zh) * 2010-06-30 2010-11-10 中国电子科技集团公司第五十八研究所 流水线模数转换器输入共模电压偏移补偿电路
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN102158229A (zh) * 2011-03-30 2011-08-17 上海北京大学微电子研究院 Adc失调电压和电荷注入消除技术
US20160182078A1 (en) * 2014-12-17 2016-06-23 Analog Devices, Inc. Sar adcs with dedicated reference capacitor for each bit capacitor
US20180019761A1 (en) * 2016-07-18 2018-01-18 Analog Devices, Inc. Common mode rejection in a reservoir capacitor sar converter

Also Published As

Publication number Publication date
DE102019118670B4 (de) 2024-06-27
CN110719104B (zh) 2024-02-27
US20200021305A1 (en) 2020-01-16
DE102019118670A1 (de) 2020-01-16
US10516411B1 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
CN107046424B (zh) 具有双转换的adc后台校准
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
EP2629429B1 (en) A/D converter and method for calibrating the same
US7432844B2 (en) Differential input successive approximation analog to digital converter with common mode rejection
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
EP2579464B1 (en) Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
CN111095802B (zh) 自适应模数转换器
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
CN104796149B (zh) 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法
CN110504971B (zh) 基于储存电容器的模数转换器
CN105720980B (zh) 对于每个位电容器具有专用参考电容器的sar dac
US9300312B2 (en) Analog-digital converter
US8525720B2 (en) Non-binary successive approximation analog to digital converter
US10122376B2 (en) Reference precharge techniques for analog-to-digital converters
CN112511167B (zh) 低噪声模数转换器
CN110350919B (zh) 一种流水线模拟数字转换器
TW201424273A (zh) 數位類比轉換電路及其權重誤差估測與校正方法
CN110719104B (zh) 储存电容器模数转换器中的共模抑制
CN113794475A (zh) 电容阵列型逐次逼近模数转换器的校准方法
US10404264B2 (en) Method of performing analog-to-digital conversion
EP2338229B1 (en) Switched-capacitor pipeline stage
CN104467845A (zh) 一种自适应电荷再分布模数转换器、转换方法及校准方法
US11984904B2 (en) Analog-to-digital converter (ADC) having calibration
US9935648B1 (en) Reducing reference charge consumption in analog-to-digital converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220113

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

GR01 Patent grant
GR01 Patent grant