CN110690899B - 一种两点调制锁相环中高通通路的增益校准方法及其模块 - Google Patents

一种两点调制锁相环中高通通路的增益校准方法及其模块 Download PDF

Info

Publication number
CN110690899B
CN110690899B CN201910879540.4A CN201910879540A CN110690899B CN 110690899 B CN110690899 B CN 110690899B CN 201910879540 A CN201910879540 A CN 201910879540A CN 110690899 B CN110690899 B CN 110690899B
Authority
CN
China
Prior art keywords
counting
value
pass path
gain
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910879540.4A
Other languages
English (en)
Other versions
CN110690899A (zh
Inventor
叶晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Particle Microelectronics Co ltd
Original Assignee
Guangzhou Particle Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Particle Microelectronics Co ltd filed Critical Guangzhou Particle Microelectronics Co ltd
Priority to CN201910879540.4A priority Critical patent/CN110690899B/zh
Publication of CN110690899A publication Critical patent/CN110690899A/zh
Application granted granted Critical
Publication of CN110690899B publication Critical patent/CN110690899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种两点调制锁相环中高通通路的增益校准方法及其模块，选取最小的高通通路增益控制字Gh1，在该增益控制字下，用计数方法将VCO上的频率变化量转换为计数差ΔK1；选取最大的高通通路增益控制字Gh2，在该增益控制字下，用计数方法将VCO上的频率变化量转换为计数差ΔK2；基于(Gh1，ΔK1)和(Gh2，ΔK2)这两组值，构建高通通路上的增益和计数差之间的二元一次线性方程，结合基于低通通路提前计算出的计数差期望值，可直接计算出高通通路的增益校准值。本发明无需额外的模拟电路参与，也无需占据内存容量的查找表，且由于本发明采用直接计算的方法，相较于传统的遍历法和二分法，校准时长得到大幅度缩减。

Description

一种两点调制锁相环中高通通路的增益校准方法及其模块
技术领域
本发明涉及射频集成电路领域，特别涉及一种应用于两点调制锁相环中的高通通路的增益校准方法及模块。
背景技术
相对于直接变频结构的发射机，极坐标结构的发射机由于可以采用高效率的开关类功率放大器，从而可以有效地提高整个发射***的效率。而锁相环因其优异的相位跟踪特性且具备较低的相位噪声，是实现极坐标发射机相位数据部分的首选结构。考虑到量化噪声的滤除以及锁定时间的要求，通常锁相环的环路带宽设计的较窄，但是发射机相位数据的信号带宽往往大于锁相环的环路带宽，如果不做任何处理，该发射机相位数据通过锁相环调制后，其落在锁相环环路带宽之外的信号将被滤除，造成不可容忍的错误。两点调制锁相环结构正是为了解决发射机相位数据的信号带宽和锁相环环路带宽之间的矛盾而提出的。
现有技术中一种典型的两点调制锁相环结构，如图1所示，是指利用两条不同的调制通路对发射数据分别进行调制的方式。第一条通路，发射数据通过Delta-Sigma调制器(DSM)和多模分频器注入到锁相环，其通过改变锁相环反馈回路上的分频比，并经过鉴相器、电荷泵和环路滤波器来改变压控振荡器(VCO)第一输入端上的电压(VTUNE)，从而调制锁相环的输出频率(FVCO)，此时FVCO和发射数据间的传输函数呈低通特性，因此也称为低通通路；第二条通路，发射数据通过数模转换器(DAC)将数字信号转换为模拟信号注入到锁相环，其通过DAC来改变VCO第二输入端上的电压(VDAC)，从而调制锁相环的输出频率，此时FVCO和发射数据之间的传输函数呈高通特性，因此也称为高通通路；
在理想情况下，低通通路的增益和高通通路的增益应该相等，从而使得锁相环在整个频域上的传输函数等于一个常数，即发射数据和输出频率间的传输函数呈全通特性，这样发射数据经锁相环调制后，将不再受锁相环本身环路带宽的限制。其中，低通通路的增益由DSM和多模分频器的增益共同决定，高通通路的增益由DAC和VCO的增益共同决定。在实际情况中，由于DSM和多模分频器均采用数字逻辑设计，且依据锁相环特性，低通通路的增益仅和参考频率(Fref)以及量化基数有关，是可以提前获取的已知量，其不受生产工艺、电压和温度等因素的影响；而DAC和VCO的增益会受到半导体工艺、电压以及温度等因素的影响，而且无法提前预知，为了匹配两条通路上增益，必须对高通通路的增益进行校准。现有技术中大多将高通通路的增益实现于DAC上，通过增益校准模块来改变DAC的增益控制字(Gh)，使得高通通路的增益和低通通路的增益相等。
公开号为CN103427839A、发明名称为“用于两点调制的数/模转换器的校准方法及两点调制电路”的中国专利申请，采用二分法的方式来获取DAC增益控制字的校准值，然而二分法是根据比较结果，逐比特来逼近增益控制字的校准值，那么随着增益控制精度的增加，即随着增益控制字的比特数的增加，校准时长也随之等比例的增加。
公开号为CN107005244A、发明名称为“通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准”的中国专利申请，采用查找表的方式来获取DAC增益控制字的最终校准值，那么随着增益控制精度的增加，即随着增益控制字的比特数的增加，该查找表的容量也随之增加，需要在芯片上增加额外的存储空间和实现面积。
公开号为CN104767575A、发明名称为“两点调制发射机中高通通路数模转换器的增益校准方法”的中国专利申请，需借助额外的接收机通道和本振信号将待测高频信号下混频至低频信号来进行频率测量，仅仅适用于发射机和接收机并存，且存在多个本振信号的集成电路***。另外由于本振信号自身的频率抖动和误差，将引入额外的频率测量误差，从而影响校准结果的准确性。
如上所述，现有技术大多是在高通通路的DAC的输入端上加载最小和最大的数字信号，并对VCO输出频率的变化范围加以测量，从而判断当前高通通路的增益和频率变化范围之间的关系，并采用遍历法、二分法或者查表的方法来获取最终的增益校准值。然而增益控制字是一个数字量，其比特数对应增益控制的精度，比特数越少，对应较低的增益控制精度，比特数越多，对应较高的增益控制精度，因此想要获得较高的发射质量，即较高的增益控制精度，必须相应地提高增益控制字的比特数，但是随着增益控制字的比特数的增加，遍历法和二分法的校准时长以及查表法的查找表容量均需等比例的增大，这无疑会增加芯片的应用成本和面积成本。
发明内容
有鉴于此，为了解决上述技术问题，本发明的目的是提供一种两点调制锁相环中高通通路的增益校准方法及其模块。
本发明是通过以下技术方案实现的：
一种两点调制锁相环中高通通路的增益校准方法，包括以下步骤：
步骤1、构建一个固定时长的计数周期；
步骤2、利用固定时长计数器获得第一计数值、第二计数值、第三计数值和第四计数值；
步骤3、利用第一减法器对第一计数值和第二计数值进行减法运算得到第一计数差ΔK1；
步骤4、利用第二减法器对第三计数值和第四计数值进行减法运算得到第二计数差ΔK2；
步骤5、将第一计数差、第二计数差、高通通路的最小增益控制字Gh1、高通通路的最大增益控制字Gh2和计数差期望值ΔKexp输入到线性计算模块，根据线性计算模块中的二元一次线性方程，直接计算得出高通通路的增益校准值。
优选的，所述的步骤3和步骤4为两个并列的步骤，不限制先后顺序。
优选的，所述的第一计数值和第二计数值的获取方法如下：
在高通通路的增益控制字最小时，首先在数模转换器的数据输入端输入一个最小值，在所述固定时长的计数周期内利用固定时长计数器对压控振荡器输出的高频信号的分频信号进行计数，获得第一计数值；然后在数模转换器的数据输入端输入一个最大值，在所述固定时长的计数周期内利用固定时长计数器对压控振荡器输出的高频信号的分频信号进行计数，获得第二计数值。
优选的，第三计数值和第四计数值的获取方法如下：在高通通路的增益控制字最大时，首先在数模转换器的数据输入端输入一个最小值，所述固定时长的计数周期内利用固定时长计数器对压控振荡器输出的高频信号的分频信号进行计数，获得第三计数值；然后在数模转换器的数据输入端输入一个最大值，在所述固定时长的计数周期内利用固定时长计数器对压控振荡器输出的高频信号的分频信号进行计数，获得第四计数值。
优选的，所述的固定时长的计数周期是以两点调制锁相环参考频率的周期乘以一个大于等于1的整数得来的。
优选的，所述的二元一次线性方程为Ghexp＝[(Gh2-Gh1)*ΔKexp-ΔK1]/(ΔK2-ΔK1)+Gh1。
优选的，计数差期望值ΔKexp是在两点调制锁相环中，当发射数据经过低通通路，从最小值变为最大值时，在锁相环的压控振荡器上将引入一个可提前预知的频率变化量，将该可提前预知的频率变化量所对应的计数差记为期望计数差。
优选的，发射数据同时输入到至两点调制锁相环的低通通路和高通通路，当高通通路和低通通路的增益相等时，发射数据从最小值变为最大值，其通过低通通路和高通通路所引入的压控振荡器上的频率变化量相等。
优选的，所述的分频信号，是将所述高频信号除以一个大于等于1的整数得来的。
一种两点调制锁相环中高通通路的增益校准模块，包括固定时长计数器、第一减法器、第二减法器和线性计算模块；压控振荡器输出的高频信号的分频信号发送给固定时长计数器的输入端；固定时长计数器输出第一计数值、第二计数值、第三计数值和第四计数值，其中第一计数值和第二计数值输入给第一减法器，第三计数值和第四计数值输入给第二减法器；所述第一减法器对第一计数值和第二计数值进行减法运算得到第一计数差，所述第二减法器对第三计数值和第四计数值进行减法运算得到第二计数差，将第一计数差、第二计数差、高通通路的最小增益控制字Gh1、高通通路的最大增益控制字Gh2和计数差期望值ΔKexp输入到线性计算模块，根据线性计算模块中设置好的计算公式，计算出高通通路增益校准值，并将所述增益校准值输入到高通通路的数模转换器中，使得高通通路的增益和低通通路的增益相等。
优选的，所述的分频信号，是将所述高频信号除以一个大于等于1的整数得来的。
本发明的有益效果为：在两点调制锁相环内部直接集成高通通路增益校准模块，无需额外的模拟电路参与；采用两点测量法，构建增益控制字和反应VCO频率变化量的计数差之间的二元一次线性方程，可直接计算出所需的增益控制字，无需逐比特逼近，无需占据内存容量的查找表，其校准时长不仅大幅度缩小，而且相对固定，不随增益控制精度的增加而增加。
附图说明
图1为现有技术中典型的两点调制锁相环框图；
图2为本发明的两点调制锁相环中高通通路的增益校准方法框图；
图3为本发明的两点调制锁相环中高通通路的增益校准模块原理框图；
图4为本发明的高通通路增益控制字和VCO输出频率之间的关系示意图；
图5为本发明的高通通路增益控制字和计数值之间的关系示意图；
图6为本发明的高通通路增益控制字和计数差之间的线性关系示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的解释说明，应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限定本发明。
从图1中可以看到，发射数据TX_DATA同时加载至低通通路和高通通路，低通通路通过DSM调节多模分频器的分频比，从而在锁相环PLL闭环时，调制VCO的输出频率。将TX_DATA经过低通通路，在VCO上引入的频率变化量计为ΔfL；而高通通路从TX_DATA出发，由DAC转换为电压来直接调制VCO的输出频率。将TX_DATA经过高通通路，在VCO上引入的频率变化量计为ΔfH；显然，当高通通路和低通之路的增益相等时，TX_DATA通过两条通路调制VCO所引入的频率变化量应该相等，即ΔfH＝ΔfL；但是实际上ΔfH是一个未知量，其大小直接和高通通路的增益相关。
将高通通路的增益实现于DAC上，那么高通通路的增益控制字Gh实际上决定了DAC的输出电压摆幅，随着Gh从小到大变化，DAC输出电压摆幅也逐渐变大，该输出电压摆幅实际上对应DAC的输入为最小值(DAC_IN＝MIN)和最大值(DAC_IN＝MAX)时，其输出电压之间的差值；而DAC的输出电压直接作用于VCO上，(假定DAC的输出电压和VCO的输出频率成正比例关系，即DAC的输出电压越高，其调制VCO的输出频率越高，反之则越低；依据不同的设计，可能成反比例关系)，因此随着Gh从小到大变化，由于DAC输出电压摆幅的逐渐变大，在VCO上引入的频率变化量ΔfH也逐渐增大，如图4所示。显然，校准的目的就是获得一个合适的高通通路增益控制字Gh，使得TX_DATA从最小值(MIN)变为最大值(MAX)，即DAC的输入也从最小值变为最大值时，其通过两条通路调制VCO所引入的频率变化量相等。
基于以上思路，本发明提供一种两点调制锁相环中高通通路的增益校准方法，如图2所示，包括以下步骤：
步骤1、构建一个固定时长的计数周期；
步骤2、利用固定时长计数器获得第一计数值、第二计数值、第三计数值和第四计数值；
步骤3、利用第一减法器对第一计数值和第二计数值进行减法运算得到第一计数差ΔK1；
步骤4、利用第二减法器对第三计数值和第四计数值进行减法运算得到第二计数差ΔK2；
步骤5、将第一计数差、第二计数差、高通通路的最小增益控制字Gh1、高通通路的最大增益控制字Gh2和计数差期望值ΔKexp输入到线性计算模块，根据线性计算模块中的二元一次线性方程，直接计算得出高通通路的增益校准值。
本发明的一种两点调制锁相环中高通通路的增益校准模块，包括一固定时长计数器、两个减法器、一个增益校准值线性计算模块。
选取最小的高通通路增益控制字Gh1，在该增益控制字下，用计数方法将VCO上的频率变化量转换为计数差ΔK1；选取最大的高通通路增益控制字Gh2，在该增益控制下，用计数方法将VCO上的频率变化量转换为计数差ΔK2；基于(Gh1，ΔK1)和(Gh2，ΔK2)这两组值，构建高通通路上的增益和计数差之间的二元一次线性方程，结合基于低通通路提前计算出的计数差期望值，直接计算出高通通路的增益校准值。
本发明的增益校准模块的原理框图如图3所示，为了降低数字电路的实现难度和功耗，将高频信号Fvco除以M后，得到一个周期为M*Tvco的低频分频信号(TVCO＝1/FVCO)，通常以锁相环参考频率FREF的周期(TREF)为基准来构建该计数周期，如N*TREF。将其输入至固定时长计数器中进行计数，那么在固定时长的计数周期N*Tref内，计数值K可由式(1)表达为：
K＝(N*Tref)/(M*TVCO) 式(1)
M和N均为大于等于1的整数。
依据TVCO＝1/FVCO和Tref＝1/Fref，式(1)可变换为：
K＝(N/(M*Fref))*FVCO 式(2)
由(2)式可知，计数值K的大小和FVCO成正比例关系，K的大小直接反应了FVCO的大小，相应地，K的变化量也直接反应了FVCO的变化量，将K的变化量记为ΔK，将FVCO的变化量记为ΔfH，则应有：
ΔK＝(N/(M*Fref))*ΔfH 式(3)
因此可以通过计数值K的变化量ΔK来测量FVCO的变化量ΔfH。
如图5所示，选取最小的高通通路增益控制字Gh1，在该增益控制字下，首先在DAC数据输入端输入最小值(DAC_IN＝MIN)，在上述固定时长的计数周期内对VCO的分频信号(FVCO/M)进行计数，获得计数值K11；然后在DAC数据输入端输入最大值(DAC_IN＝MAX)，在上述固定长度的计数周期内再次对VCO分频信号进行计数，获得计数值K12；由此获得当前增益控制字Gh1所对应的计数差ΔK1＝K12-K11。选取最大的高通通路增益控制字Gh2，在该增益控制字下，首先在DAC数据输入端输入最小值，在上述固定时长的计数周期内对VCO分频信号进行计数，获得计数值K21；然后在DAC数据输入端输入最大值，在上述固定时长的计数周期内再次对VCO分频信号进行计数，获得计数值K22；由此获得当前增益控制字Gh2所对应的计数差ΔK2＝K22–K21。DAC的输入是一个数字量，例如5比特DAC，输入最小值就是5比特全为0；输入最大值就是5比特全为1。
由(Gh1，ΔK1)和(Gh2，ΔK2)这两组值，可以得到变量Gh和ΔK之间的线性关系，如图6所示，该线性关系可表达为一个二元一次方程，如式(4)：
ΔK＝(ΔK2-ΔK1)/(Gh2-Gh1)*(Gh-Gh1)+ΔK1 式(4)
将Gh变换至等号左边，式(4)可重新表达为式(5)：
Gh＝[(Gh2-Gh1)*ΔK-ΔK1]/(ΔK2-ΔK1)+Gh1 式(5)
由上文可知，当TX_DATA经过低通通路，从最小值(MIN)变为最大时，在VCO上引入的频率变化量计为ΔfL；由锁相环PLL的原理可知，
ΔfL＝Fref*(MAX-MIN)/Q，
其中Q为量化基数，当高通通路和低通通路的增益相等时，应有ΔfH＝ΔfL，将增益相等时的计数差记为期望计数差ΔKexp，根据式(3)，则应有
ΔKexp＝(N*ΔfL)/(M*FREF)＝(N/M)*((MAX-MIN)/Q)
式中N、M、TX_DATA的最小最大值以及量化基数Q均为已知量，因此ΔKexp可提前计算出来；再基于(5)式中Gh和ΔK的二元一次线性方程，令ΔK＝ΔKexp，可直接计算出期望的高通通路增益控制字Ghexp，即获得了增益控制字的校准值，如式(6)所示。
Ghexp＝[(Gh2-Gh1)*ΔKexp-ΔK1]/(ΔK2-ΔK1)+Gh1 式(6)
其求解过程可如图6中箭头处所示，即根据Gh和ΔK线性关系，只要确定了纵坐标中的ΔKexp，即可求得横坐标中对应的Ghexp。
以上仅为说明本发明的实施方式，并不用于限制本发明，对于本领域的技术人员来说，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种两点调制锁相环中高通通路的增益校准方法，包括以下步骤：
步骤1、构建一个固定时长的计数周期；
步骤2、利用固定时长计数器获得第一计数值、第二计数值、第三计数值和第四计数值；
步骤3、利用第一减法器对第一计数值和第二计数值进行减法运算得到第一计数差ΔK1；
步骤4、利用第二减法器对第三计数值和第四计数值进行减法运算得到第二计数差ΔK2；
步骤5、将第一计数差ΔK1、第二计数差ΔK2、高通通路的最小增益控制字Gh1、高通通路的最大增益控制字Gh2和计数差期望值ΔKexp输入到线性计算模块，根据线性计算模块中的二元一次线性方程，直接计算得出高通通路的增益校准值；所述计数差期望值ΔKexp是在两点调制锁相环中，当发射数据经过低通通路，从最小值变为最大值时，在锁相环的压控振荡器上将引入一个可提前预知的频率变化量，将该可提前预知的频率变化量所对应的计数差记为期望计数差。
2.根据权利要求1所述的增益校准方法，其特征在于：所述的步骤3和步骤4为两个并列的步骤，不限制先后顺序。
3.根据权利要求2所述的增益校准方法，其特征在于：所述的第一计数值和第二计数值的获取方法如下：
在高通通路的增益控制字最小时，首先在数模转换器的数据输入端输入一个最小值，在所述固定时长的计数周期内利用固定时长计数器对压控振荡器输出的高频信号的分频信号进行计数，获得第一计数值；然后在数模转换器的数据输入端输入一个最大值，在所述固定时长的计数周期内利用固定时长计数器对压控振荡器输出的高频信号的分频信号进行计数，获得第二计数值。
4.根据权利要求2所述的增益校准方法，其特征在于：第三计数值和第四计数值的获取方法如下：在高通通路的增益控制字最大时，首先在数模转换器的数据输入端输入一个最小值，所述固定时长的计数周期内利用固定时长计数器对压控振荡器输出的高频信号的分频信号进行计数，获得第三计数值；然后在数模转换器的数据输入端输入一个最大值，在所述固定时长的计数周期内利用固定时长计数器对压控振荡器输出的高频信号的分频信号进行计数，获得第四计数值。
5.根据权利要求1至4中任意一项所述的增益校准方法，其特征在于：所述的固定时长的计数周期是以锁相环参考频率的周期乘以一个大于等于1的整数得来的。
6.根据权利要求1所述的增益校准方法，其特征在于：所述的二元一次线性方程为Ghexp＝[(Gh2-Gh1)*ΔKexp-ΔK1]/(ΔK2-ΔK1)+Gh1。
7.根据权利要求1所述的增益校准方法，其特征在于：发射数据同时输入到至两点调制锁相环的低通通路和高通通路，当高通通路和低通通路的增益相等时，发射数据从最小值变为最大值，其通过低通通路和高通通路所引入的压控振荡器上的频率变化量相等。
8.根据权利要求3所述的增益校准方法，其特征在于：所述的分频信号，是将所述高频信号除以一个大于等于1的整数得来的。
9.一种两点调制锁相环中高通通路的增益校准模块，其特征在于：包括固定时长计数器、第一减法器、第二减法器和线性计算模块；压控振荡器输出的高频信号的分频信号发送给固定时长计数器的输入端；固定时长计数器输出第一计数值、第二计数值、第三计数值和第四计数值，其中第一计数值和第二计数值输入给第一减法器，第三计数值和第四计数值输入给第二减法器；所述第一减法器对第一计数值和第二计数值进行减法运算得到第一计数差，所述第二减法器对第三计数值和第四计数值进行减法运算得到第二计数差，将第一计数差、第二计数差、高通通路的最小增益控制字Gh1、高通通路的最大增益控制字Gh2和计数差期望值ΔKexp输入到线性计算模块，根据线性计算模块中设置好的计算公式，计算出高通通路增益校准值，并将所述增益校准值输入到高通通路的数模转换器中，使得高通通路的增益和低通通路的增益相等。
CN201910879540.4A 2019-09-18 2019-09-18 一种两点调制锁相环中高通通路的增益校准方法及其模块 Active CN110690899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910879540.4A CN110690899B (zh) 2019-09-18 2019-09-18 一种两点调制锁相环中高通通路的增益校准方法及其模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910879540.4A CN110690899B (zh) 2019-09-18 2019-09-18 一种两点调制锁相环中高通通路的增益校准方法及其模块

Publications (2)

Publication Number Publication Date
CN110690899A CN110690899A (zh) 2020-01-14
CN110690899B true CN110690899B (zh) 2023-03-31

Family

ID=69109298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910879540.4A Active CN110690899B (zh) 2019-09-18 2019-09-18 一种两点调制锁相环中高通通路的增益校准方法及其模块

Country Status (1)

Country Link
CN (1) CN110690899B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104734696A (zh) * 2013-12-24 2015-06-24 上海海尔集成电路有限公司 锁相环频率校准电路及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004011937D1 (de) * 2004-09-15 2008-04-03 St Microelectronics Srl Methode zum Kalibrieren der Frequenz eines Oszillators in einer Phasenregelschleife
KR101544994B1 (ko) * 2008-09-16 2015-08-17 삼성전자주식회사 2점 위상 변조기 및 이 장치의 변환 이득 교정 방법
FR2978000B1 (fr) * 2011-07-13 2013-08-02 St Microelectronics Grenoble 2 Modulateur deux points a etalonnage de gain precis et rapide
CN103427839B (zh) * 2013-08-28 2017-03-01 北京中科汉天下电子技术有限公司 用于两点调制的数/模转换器的校准方法及两点调制电路
CN104767575B (zh) * 2015-04-22 2017-04-19 清华大学 两点调制发射机中高通通路数模转换器的增益校准方法
CN107968687B (zh) * 2016-10-20 2021-08-24 国民技术股份有限公司 一种两点调制发射机校准电路及校准方法
CN107846222B (zh) * 2017-11-16 2021-02-12 上海华虹集成电路有限责任公司 一种数字模拟转换器增益自校准电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104734696A (zh) * 2013-12-24 2015-06-24 上海海尔集成电路有限公司 锁相环频率校准电路及方法

Also Published As

Publication number Publication date
CN110690899A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
US9935640B1 (en) Gain calibration for direct modulation synthesizer using a look-up table searched by a reduced count from an overflow counter
US10419007B2 (en) Digital frequency-division phase-locked loop
CN106209093B (zh) 一种全数字小数分频锁相环结构
US7924193B2 (en) All-digital spread spectrum clock generator
US6515553B1 (en) Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
US7432750B1 (en) Methods and apparatus for frequency synthesis with feedback interpolation
US8487675B2 (en) Phase-locked loop
US8421507B2 (en) Phase-locked loop with calibration function and associated calibration method
US20150229317A1 (en) Arbitrary phase trajectory frequency synthesizer
US10862427B1 (en) Advanced multi-gain calibration for direct modulation synthesizer
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
EP3062444B1 (en) Phase locked loop having fractional vco modulation
CN101588176A (zh) 具有环路增益校正功能的锁相环频率综合器
US7482880B2 (en) Frequency modulated output clock from a digital frequency/phase locked loop
CN104320137B (zh) 一种锁相环频率合成器
US10236898B2 (en) Digital synthesizer, communication unit and method therefor
CN105577178A (zh) 一种宽带低相位噪声Sigma-Delta锁相环
US8248104B2 (en) Phase comparator and phase-locked loop
KR101307498B1 (ko) 시그마-델타 기반 위상 고정 루프
Vlachogiannakis et al. A self-calibrated fractional-N PLL for WiFi 6/802.11 ax in 28nm FDSOI CMOS
CN107612546B (zh) 一种基于神经网络的锁相环电路
CN110690899B (zh) 一种两点调制锁相环中高通通路的增益校准方法及其模块
US10374618B1 (en) Frequency locked loop with multi-bit sampler
US8451965B2 (en) Semiconductor integrated circuit, radio communication device and time to digital converter
CN112425077A (zh) 直接调制合成器的高级多增益校准

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant