CN110674608B - 一种nand闪存存储单元的建模方法及*** - Google Patents
一种nand闪存存储单元的建模方法及*** Download PDFInfo
- Publication number
- CN110674608B CN110674608B CN201910509855.XA CN201910509855A CN110674608B CN 110674608 B CN110674608 B CN 110674608B CN 201910509855 A CN201910509855 A CN 201910509855A CN 110674608 B CN110674608 B CN 110674608B
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- terminal
- nand flash
- flash memory
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供了一种NAND闪存存储单元的建模方法及***，所述建模方法包括：对NAND闪存存储单元进行行为级建模，生成存储单元行为级模型；采用存储单元行为级模型替代晶体管仿真模型。本发明通过用存储单元行为级模型替代晶体管仿真模型，显著降低了设计仿真时间。
Description
技术领域
本申请涉及集成电路技术领域，具体涉及一种NAND闪存存储单元的建模方法及***。
背景技术
NAND闪存是闪存存储器的一种，属于非易失性存储设备。其内部采用非线性宏单元模式，具有功耗低，容量大，读写速度快等优点，适用于大量数据存储。广泛应用于各类电子数码产品中，如固态硬盘、U盘、数码相机、MP3等。
NAND闪存的操作包括三部分：读操作、编程操作和擦除操作。其中编程操作和擦除操作会对存储单元的阈值电压(Vth)进行更新。由于存储单元数量巨大，其中1Gbit的SLC(Single-Level Cell)设备具有大于1亿个存储晶体管，在设计仿真时，需要消耗大量的计算机资源和时间，严重影响项目进度。
因此，急需寻求一种NAND闪存存储单元的建模方法及***，提高设计仿真时的速度。
发明内容
本发明针对现有技术中所存在的晶体管过多，导致在设计仿真时，需要消耗大量的计算机资源和时间，严重影响项目进度的技术问题，提供了一种NAND闪存存储单元的建模方法，包括：
步骤S1：对NAND闪存存储单元进行行为级建模，生成存储单元行为级模型；
步骤S2：采用存储单元行为级模型替代晶体管仿真模型。
本发明上述的建模方法中，所述NAND闪存存储单元包括可编程阈值电压触发型开关、第一限流电阻器和第二限流电阻器；
NAND闪存存储单元包括用于模拟晶体管的栅极的栅端、用于模拟晶体管的衬底的衬底端、用于模拟晶体管的漏极的漏端以及用于模拟晶体管的源极的源端；
可编程阈值电压触发型开关的一端经过第一限流电阻器与漏端连接，可编程阈值电压触发型开关的另一端经过第二限流电阻器与源端连接；存储单元行为级模型包括：
当栅端和源端之间电压和漏端电压达到预设条件时，采用预设调整方式调整可编程阈值电压触发型开关的阈值电压，生成存储单元行为级模型。
本发明上述的建模方法中，所述NAND闪存存储单元具有读操作功能、编程操作功能以及擦除操作功能，
存储单元行为级模型包括：
在NAND闪存存储单元进行编程操作的情况下，当检测到漏端电压为小于或者等于0.1V，栅端和源端之间电压大于或者等于13V时，对可编程阈值电压触发型开关的阈值电压进行更新；
在NAND闪存存储单元进行擦除操作的情况下，当检测到漏端电压为0V或浮空，栅端和源端之间电压小于或者等于-13V时，对可编程阈值电压触发型开关的阈值电压进行更新；
在NAND闪存存储单元进行读操作的情况下，漏端电压小于或者等于2V，栅端和源端之间电压为0V时，
若栅端和源端之间电压大于或等于可编程阈值电压触发型开关的阈值电压时，可编程阈值电压触发型开关导通；
若栅端和源端之间电压小于可编程阈值电压触发型开关的阈值电压时，可编程阈值电压触发型开关关闭。
本发明还提出了一种NAND闪存存储单元的建模***，包括：
行为级建模模块，用于对NAND闪存存储单元进行行为级建模，生成存储单元行为级模型；
替换模块，用于采用存储单元行为级模型替代晶体管仿真模型。
本发明上述的建模***中，所述NAND闪存存储单元行为级模型包括：可编程阈值电压触发型开关、第一限流电阻器和第二限流电阻器；
NAND闪存存储单元包括用于模拟晶体管的栅极的栅端、用于模拟晶体管的衬底的衬底端、用于模拟晶体管的漏极的漏端以及用于模拟晶体管的源极的源端；
可编程阈值电压触发型开关的一端经过第一限流电阻器与漏端连接，可编程阈值电压触发型开关的另一端经过第二限流电阻器与源端连接；
存储行为级建模模块还包括：
当栅端和源端之间电压和漏端电压达到预设条件时，采用预设调整方式调整可编程阈值电压触发型开关的阈值电压。
本发明上述的建模***中，所述NAND闪存存储单元具有读操作功能、编程操作功能以及擦除操作功能；
存储单元行为级模型包括：
在NAND闪存存储单元进行编程操作的情况下，当检测到漏端电压为小于或者等于0.1V，栅端和源端之间电压大于或者等于13V时，对可编程阈值电压触发型开关的阈值电压进行更新；
在NAND闪存存储单元进行擦除操作的情况下，当检测到漏端电压为0V或浮空，栅端和源端之间电压小于或者等于-13V时，对可编程阈值电压触发型开关的阈值电压进行更新；
在NAND闪存存储单元进行读操作的情况下，漏端电压小于或者等于2V，栅端和源端之间电压为0V时，
若栅端和源端之间电压大于或等于可编程阈值电压触发型开关的阈值电压时，可编程阈值电压触发型开关导通；
若栅端和源端之间电压小于可编程阈值电压触发型开关的阈值电压时，可编程阈值电压触发型开关关闭。
本发明实施例提供的技术方案带来的有益效果是：本发明针对现有技术中所存在的晶体管过多，导致在设计仿真时，需要消耗大量的计算机资源和时间，严重影响项目进度的技术问题，提供了一种NAND闪存存储单元的建模方法及***。本发明通过利用Verilog-A语言对存储单元行为级建模，生成存储单元行为级模型并将存储单元行为级模型替代电路中的晶体管仿真，实现显著提升设计仿真速度的技术效果。
附图说明
图1是本发明优选实施例的一种NAND闪存存储单元的建模方法的流程图；
图2是图1所示的建模方法的存储单元行为级模型的示意图；
图3是图2所示的建模方法的存储单元行为级模型的内部电路图；
图4是在NAND闪存存储单元进行编程操作的情况下存储单元行为级模型各端口的电压变化图；
图5是在NAND闪存存储单元进行擦除操作的情况下存储单元行为级模型各端口的电压变化图；
图6本发明优选实施例的一种NAND闪存存储单元的建模***的功能模块示意图。
具体实施方式
为了解决现有技术中所存在的现有技术中所存在的晶体管过多，导致在设计仿真时，需要消耗大量的计算机资源和时间，严重影响项目进度的技术问题，本发明提供了一种NAND闪存存储单元的建模方法及***，其核心思想是：通过利用Verilog-A语言对存储单元进行行为级建模，生成存储单元行为级模型并将存储单元行为级模型替代晶体管仿真模型，实现显著提升设计仿真速度的技术效果。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
参见图1，本发明优选实施例提供了一种NAND闪存存储单元的建模方法，包括：
步骤S1：对NAND闪存存储单元进行行为级建模，生成存储单元行为级模型；
步骤S2：采用存储单元行为级模型替代晶体管仿真模型。
进一步地，结合附图2，NAND闪存存储单元包括用于模拟晶体管的栅极的栅端G、用于模拟晶体管的衬底的衬底端B、用于模拟晶体管的漏极的漏端D以及用于模拟晶体管的源极的源端S；通过设置NAND闪存存储单元的端口的功能，使NAND闪存存储单元可以完全替代晶体管，实现与晶体管相同的功能，但其在设计仿真时，速度相比晶体管有显著提升；
进一步地，结合附图3，可以看出：NAND闪存存储单元包括可编程阈值电压触发型开关S1、第一限流电阻器R1和第二限流电阻器R2；可编程阈值电压触发型开关S1的一端经过第一限流电阻器R1与漏端D连接，可编程阈值电压触发型开关S1的另一端经过第二限流电阻器R2与源端S连接；需要说明的是：第一限流电阻器R1和第二限流电阻器R2的电阻值可以根据工艺参数选择。可编程阈值电压触发型开关S1的阈值电压等效于晶体管的阈值电压。
进一步地，存储单元行为级模型包括：
当栅端G和源端S之间电压和漏端D电压达到预设条件时，采用预设调整方式调整可编程阈值电压触发型开关S1的阈值电压。
需要说明的是，NAND闪存存储单元具有读操作功能、编程操作功能以及擦除操作功能；
结合附图4，在NAND闪存存储单元进行编程操作的情况下，当检测到漏端D电压为小于或者等于0.1V，栅端G和源端S之间电压大于或者等于13V时，可编程阈值电压触发型开关S1的阈值电压由2V线性上升至5V；
结合附图5，在NAND闪存存储单元进行擦除操作的情况下，当检测到漏端D电压为0V或浮空，栅端G和源端S之间电压小于或者等于-13V时，可编程阈值电压触发型开关S1的阈值电压则由-2V线性下降至-5V；
在NAND闪存存储单元进行读操作的情况下，漏端D端电压小于或者等于2V，栅端G和源端S之间的端电压为0V时，若栅端G和源端S之间电压大于或等于可编程阈值电压触发型开关S1的阈值电压时，可编程阈值电压触发型开关S1导通；若栅端G和源端S之间电压小于可编程阈值电压触发型开关S1的阈值电压时，可编程阈值电压触发型开关S1关闭。
本发明优选实施例提供了一种NAND闪存存储单元的建模***，结合附图6，上述建模***包括：
行为级建模模块100，用于对NAND闪存存储单元进行行为级建模，生成存储单元行为级模型；
替换模块200，用于采用存储单元行为级模型替代晶体管仿真模型。
其中，NAND闪存存储单元包括可编程阈值电压触发型开关S1、第一限流电阻器R1和第二限流电阻器R2；
NAND闪存存储单元包括用于模拟晶体管的栅极的栅端G、用于模拟晶体管的衬底的衬底端B、用于模拟晶体管的漏极的漏端D以及用于模拟晶体管的源极的源端S；
可编程阈值电压触发型开关S1的一端经过第一限流电阻器R1与漏端D连接，可编程阈值电压触发型开关S1的另一端经过第二限流电阻器R2与源端S连接；
进一步地，存储单元行为级模型包括：
当栅端G和源端S之间电压和漏端D电压达到预设条件时，采用预设调整方式调整可编程阈值电压触发型开关S1的阈值电压。
进一步地，NAND闪存存储单元具有读操作功能、编程操作功能以及擦除操作功能；
具体地，存储单元行为级模型包括：
在NAND闪存存储单元进行编程操作的情况下，当检测到漏端D电压为小于或者等于0.1V，栅端G和源端S之间电压大于或者等于13V时，可编程阈值电压触发型开关S1的阈值电压由2V线性上升至5V；
在NAND闪存存储单元进行擦除操作的情况下，当检测到漏端D电压为0V或浮空，栅端G和源端S之间电压小于或者等于-13V时，可编程阈值电压触发型开关S1的阈值电压则由-2V线性下降至-5V；
在NAND闪存存储单元进行读操作的情况下，漏端D端电压小于或者等于2V，栅端G和源端S之间的端电压为0V时，若栅端G和源端S之间电压大于或等于可编程阈值电压触发型开关S1的阈值电压时，可编程阈值电压触发型开关S1导通；若栅端G和源端S之间电压小于可编程阈值电压触发型开关S1的阈值电压时，可编程阈值电压触发型开关S1关闭。
综上描述，本发明技术关键点主要包括如下：利用Verilog-A语言对NAND闪存存储单元行为级建模，生成存储单元行为级模型并将存储单元行为级模型替代晶体管仿真模型，实现显著提升设计仿真速度的技术效果。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中。
综上所述，本发明提供了一种NAND闪存单元的建模方法及***，通过利用Verilog-A语言对存储单元行为级建模，生成存储单元行为级模型并将存储单元行为级模型替代晶体管仿真模型，实现显著提升设计仿真速度的技术效果。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种NAND闪存存储单元的建模方法，其特征在于，包括：
步骤S1：对NAND闪存存储单元进行行为级建模，生成存储单元行为级模型；
步骤S2：采用存储单元行为级模型替代晶体管仿真模型；
其中，所述NAND闪存存储单元包括可编程阈值电压触发型开关(S1)、第一限流电阻器(R1)和第二限流电阻器(R2)；
NAND闪存存储单元包括用于模拟晶体管的栅极的栅端(G)、用于模拟晶体管的衬底的衬底端(B)、用于模拟晶体管的漏极的漏端(D)以及用于模拟晶体管的源极的源端(S)；
可编程阈值电压触发型开关(S1)的一端经过第一限流电阻器(R1)与漏端(D)连接，可编程阈值电压触发型开关(S1)的另一端经过第二限流电阻器(R2)与源端(S)连接；
存储单元行为级模型包括：
当栅端(G)和源端(S)之间电压和漏端(D)电压达到预设条件时，采用预设调整方式调整可编程阈值电压触发型开关(S1)的阈值电压。
2.根据权利要求1所述的建模方法，其特征在于，所述NAND闪存存储单元具有读操作功能、编程操作功能以及擦除操作功能；
存储单元行为级模型包括：
在NAND闪存存储单元进行编程操作的情况下，当检测到漏端(D)电压为小于或者等于0.1V，栅端(G)和源端(S)之间电压大于或者等于13V时，对可编程阈值电压触发型开关(S1)的阈值电压进行更新；
在NAND闪存存储单元进行擦除操作的情况下，当检测到漏端(D)电压为0V或浮空，栅端(G)和源端(S)之间电压小于或者等于-13V时，对可编程阈值电压触发型开关(S1)的阈值电压进行更新；
在NAND闪存存储单元进行读操作的情况下，漏端(D)电压小于或者等于2V，栅端(G)和源端(S)之间电压为0V时，
若栅端(G)和源端(S)之间电压大于或等于可编程阈值电压触发型开关(S1)的阈值电压时，可编程阈值电压触发型开关(S1)导通；
若栅端(G)和源端(S)之间电压小于可编程阈值电压触发型开关(S1)的阈值电压时，可编程阈值电压触发型开关(S1)关闭。
3.一种NAND闪存存储单元的建模***，其特征在于，包括：
行为级建模模块(100)，用于对NAND闪存存储单元进行行为级建模，生成存储单元行为级模型；
替换模块(200)，用于采用存储单元行为级模型替代晶体管仿真模型；
其中，所述NAND闪存存储单元包括可编程阈值电压触发型开关(S1)、第一限流电阻器(R1)和第二限流电阻器(R2)；
NAND闪存存储单元包括用于模拟晶体管的栅极的栅端(G)、用于模拟晶体管的衬底的衬底端(B)、用于模拟晶体管的漏极的漏端(D)以及用于模拟晶体管的源极的源端(S)；
可编程阈值电压触发型开关(S1)的一端经过第一限流电阻器(R1)与漏端(D)连接，可编程阈值电压触发型开关(S1)的另一端经过第二限流电阻器(R2)与源端(S)连接；
存储单元行为级模型包括：
当栅端(G)和源端(S)之间电压和漏端(D)电压达到预设条件时，采用预设调整方式调整可编程阈值电压触发型开关(S1)的阈值电压。
4.根据权利要求3所述的建模***，其特征在于，所述NAND闪存存储单元具有读操作功能、编程操作功能以及擦除操作功能；
存储单元行为级模型包括：
在NAND闪存存储单元进行编程操作的情况下，当检测到漏端(D)电压为小于或者等于0.1V，栅端(G)和源端(S)之间电压大于或者等于13V时，对可编程阈值电压触发型开关(S1)的阈值电压进行更新；
在NAND闪存存储单元进行擦除操作的情况下，当检测到漏端(D)电压为0V或浮空，栅端(G)和源端(S)之间电压小于或者等于-13V时，对可编程阈值电压触发型开关(S1)的阈值电压进行更新；
在NAND闪存存储单元进行读操作的情况下，漏端(D)电压小于或者等于2V，栅端(G)和源端(S)之间电压为0V时，
若栅端(G)和源端(S)之间电压大于或等于可编程阈值电压触发型开关(S1)的阈值电压时，可编程阈值电压触发型开关(S1)导通；
若栅端(G)和源端(S)之间电压小于可编程阈值电压触发型开关(S1)的阈值电压时，可编程阈值电压触发型开关(S1)关闭。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910509855.XA CN110674608B (zh) | 2019-06-13 | 2019-06-13 | 一种nand闪存存储单元的建模方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910509855.XA CN110674608B (zh) | 2019-06-13 | 2019-06-13 | 一种nand闪存存储单元的建模方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110674608A CN110674608A (zh) | 2020-01-10 |
| CN110674608B true CN110674608B (zh) | 2020-08-04 |
Family
ID=69068526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910509855.XA Active CN110674608B (zh) | 2019-06-13 | 2019-06-13 | 一种nand闪存存储单元的建模方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110674608B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206312139U (zh) * | 2016-11-07 | 2017-07-07 | 上海飞斯信息科技有限公司 | 一种NandFLASH走线拓扑结构 |
| CN109445366A (zh) * | 2018-12-27 | 2019-03-08 | 南京胜跃新材料科技有限公司 | 一种fpga可编程逻辑资源的筛选测试方法 |
| CN109871594A (zh) * | 2019-01-28 | 2019-06-11 | 山东华芯半导体有限公司 | 一种NAND Flash特性模型建立方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014081719A1 (en) * | 2012-11-20 | 2014-05-30 | Peddle Charles I | Solid state drive architectures |
| US9639649B2 (en) * | 2015-08-18 | 2017-05-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device, method for designing semiconductor memory device, and recording medium having designing method recorded therein |
-
2019
- 2019-06-13 CN CN201910509855.XA patent/CN110674608B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206312139U (zh) * | 2016-11-07 | 2017-07-07 | 上海飞斯信息科技有限公司 | 一种NandFLASH走线拓扑结构 |
| CN109445366A (zh) * | 2018-12-27 | 2019-03-08 | 南京胜跃新材料科技有限公司 | 一种fpga可编程逻辑资源的筛选测试方法 |
| CN109871594A (zh) * | 2019-01-28 | 2019-06-11 | 山东华芯半导体有限公司 | 一种NAND Flash特性模型建立方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的NAND闪存控制器的设计与验证;王柯;《计算机应用》;20181225;第254-257页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110674608A (zh) | 2020-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107977161B (zh) | 数据储存装置及其数据写入方法 | |
| US20110199845A1 (en) | Redundancy circuits and operating methods thereof | |
| CN103811058B (zh) | 基于忆阻的非易失性存储器、读写擦除操作方法及测试电路 | |
| US20060268595A1 (en) | Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices | |
| US9281063B2 (en) | Method for processing data, flash memory, and terminal | |
| JP6757298B2 (ja) | 多重レベルｎａｎｄメモリ装置及び多重レベルｎａｎｄメモリセルの容量を利用する消去無し再プログラミング方法 | |
| CN110543937A (zh) | 神经网络及操作方法、神经网络信息处理*** | |
| CN110674608B (zh) | 一种nand闪存存储单元的建模方法及*** | |
| CN103778970A (zh) | 闪存存储器工作性能仿真方法和装置 | |
| Abusultan et al. | Implementing low power digital circuits using flash devices | |
| CN108305663B (zh) | Sonos闪存的干扰性测试方法 | |
| CN109102834B (zh) | 用于闪存页编程的数据锁存电路、页数据锁存器及方法 | |
| CN107729586B (zh) | Eeprom模型电路及建模方法、仿真方法及测试结构 | |
| US10191666B1 (en) | Write parameter switching in a memory device | |
| CN104751893A (zh) | 增强nor型flash可靠性的方法 | |
| CN105957806A (zh) | 用于减少非易失性存储器中数据残留的方法 | |
| TWI576846B (zh) | 快閃記憶體的資料寫入方法與其控制裝置 | |
| TWI650756B (zh) | 用於快閃記憶體之抹除方法 | |
| US9165633B2 (en) | Carbon nanotube memory cell with enhanced current control | |
| KR20210033624A (ko) | 플래시메모리 기반의 6t 비휘발성 sram 및 그 동작 방법 | |
| Noren et al. | Macromodel development for a FLOTOX EEPROM | |
| CN105575432A (zh) | 一种分栅式双位存储单元闪存的数据读取方法 | |
| CN110556145A (zh) | 一种存储单元的编程方法、装置、电子设备及存储介质 | |
| TW201005742A (en) | Memory and reading method thereof | |
| US12040023B2 (en) | Writing method of flash memory and memory storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Patentee after: XTX Technology Inc. Address before: 518000 19 / F, Xinghe World Building, Bantian street, Longgang District, Shenzhen City, Guangdong Province Patentee before: Paragon Technology (Shenzhen) Ltd. |