CN110673010B - 一种测算功率半导体器件的栅极内阻的方法及装置 - Google Patents

一种测算功率半导体器件的栅极内阻的方法及装置 Download PDF

Info

Publication number
CN110673010B
CN110673010B CN201911037731.2A CN201911037731A CN110673010B CN 110673010 B CN110673010 B CN 110673010B CN 201911037731 A CN201911037731 A CN 201911037731A CN 110673010 B CN110673010 B CN 110673010B
Authority
CN
China
Prior art keywords
value
semiconductor device
power semiconductor
threshold voltage
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911037731.2A
Other languages
English (en)
Other versions
CN110673010A (zh
Inventor
孙帅
崔梅婷
陈中圆
陈艳芳
李翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201911037731.2A priority Critical patent/CN110673010B/zh
Publication of CN110673010A publication Critical patent/CN110673010A/zh
Application granted granted Critical
Publication of CN110673010B publication Critical patent/CN110673010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明实施例提供一种测算功率半导体器件的栅极内阻的方法及装置，其中，方法通过构建等效电路模型，设置驱动电阻对应的第一预设电阻值和第二预设电阻值，获取驱动电源对应的驱动电压值、充电电容对应的输入电容值、第一预设电阻值对应的第一开通延时值和第二预设电阻值对应的第二开通延时值，利用差值法联立关于栅极电阻对应的阈值电压的方程表达式，把阈值电压作为一个中间量消去，进而不再需要测量阈值电压参量，只需要两次动态测试即可求解栅极内电阻，避免了阈值电压测量不准确引起的误差，因此，提高了栅极内电阻的测算精度。

Description

一种测算功率半导体器件的栅极内阻的方法及装置
技术领域
本发明涉及电力电子器件技术领域，具体涉及一种测算功率半导体器件的栅极内阻的方法及装置。
背景技术
功率半导体器件是用于电力设备的电能变换和控制电路方面中的大功率的电力电子器件，因此，功率半导体器件是电力电子器件中的核心器件。随着数字信息技术的快速发展，功率半导体器件的应用越来越广泛，其中，金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor,简称MOSFET)，是一种可以广泛使用在模拟电路与数字电路的场效晶体管，因此，如果为了充分利用MOSFET器件，有必要研究MOSFET器件的电气特性，其中MOSFET器件的栅极内阻属于重要电气特性参数之一，MOSFET器件的栅极内阻影响器件的充放电速度，测量MOSFET器件的栅极内阻有助于器件的驱动匹配。
目前，一般在MOSFET器件的开通过程中通过测量仪器测量MOSFET器件的驱动电压值、阈值电压值、输入电容值、驱动外电阻值、开通延时值，基于MOSFET器件的测量公式直接计算出MOSFET器件的栅极内阻值，由于阈值电压值变化较快，因此，导致测量出的阈值电压值往往存在一定误差，进而最终造成直接计算出MOSFET器件的栅极内阻的结果不准确。
发明内容
本发明要解决的技术问题在于克服现有技术中测算栅极内阻不准确的缺陷，从而提供一种测量功率半导体器件的栅极内阻的方法及装置。
为此，本发明采用如下技术方案：
根据第一方面,本发明实施例提供了一种测算功率半导体器件的栅极内阻的方法，包括如下步骤：
构建待测功率半导体器件的充电等效电路模型，所述充电等效电路模型包括所述待测功率半导体器件、驱动电阻、栅极电阻、充电电容和驱动电源；
根据所述充电等效电路模型，设置所述驱动电阻分别对应的第一预设电阻值和第二预设电阻值；
获取所述驱动电源对应的驱动电压值、所述充电电容对应的输入电容值、所述第一预设电阻值对应的第一开通延时值和所述第二预设电阻值对应的第二开通延时值；
根据所述驱动电压值、所述输入电容值、所述第一预设电阻值和所述第一开通延时值建立关于所述栅极电阻的第一阈值电压计算关系式；
根据所述驱动电压值、所述输入电容值、所述第二预设电阻值和所述第二开通延时值建立关于所述栅极电阻的第二阈值电压计算关系式；
根据所述第一阈值电压计算关系式和第二阈值电压计算关系式，计算二者的差值得到所述栅极电阻对应的栅极内阻值。
结合第一方面，在第一方面第一实施方式中，所述输入电容值通过如下公式计算：
Ciss＝CGS+CGD；
所述Ciss为所述输入电容值，所述CGS为所述待测功率半导体器件的第一电极间电容值；所述CGD为所述待测功率半导体器件的第二电极间电容值。
结合第一方面，在第一方面第二实施方式中，所述第一阈值电压计算关系式为如下公式：
Figure GDA0003300291990000031
其中，Vth1为第一阈值电压值，VG,on为所述驱动电压值，tdon1为所述第一开通延时值，Ciss为所述输入电容值，Rext1为所述第一预设电阻值，Rint为所述栅极内阻值。
结合第一方面，在第一方面第三实施方式中，所述第二阈值电压计算关系式为如下公式：
Figure GDA0003300291990000032
其中，Vth2为第二阈值电压值，VG,on为所述驱动电压值，tdon2为所述第二开通延时值，Rext2为所述第二预设电阻值，Rint为所述栅极内阻值。
结合第一方面或第一方面任一实施方式，在第一方面第四实施方式中，所述待测功率半导体器件包括MOSFET芯片。
根据第二方面,本发明实施例提供了一种测算功率半导体器件的栅极内阻的装置，包括：
构建模块，用于构建待测功率半导体器件的充电等效电路模型，所述充电等效电路模型包括所述待测功率半导体器件、驱动电阻、栅极电阻、充电电容和驱动电源；
设置模块，用于根据所述充电等效电路模型，设置所述驱动电阻分别对应的第一预设电阻值和第二预设电阻值；
获取模块，用于获取所述驱动电源对应的驱动电压值、所述充电电容对应的输入电容值、所述第一预设电阻值对应的第一开通延时值和所述第二预设电阻值对应的第二开通延时值；
第一建立模块，用于根据所述驱动电压值、所述输入电容值、所述第一预设电阻值和所述第一开通延时值建立关于所述栅极电阻的第一阈值电压计算关系式；
第二建立模块，用于根据所述驱动电压值、所述输入电容值、所述第二预设电阻值和所述第二开通延时值建立关于所述栅极电阻的第二阈值电压计算关系式；
计算模块，用于根据所述第一阈值电压计算关系式和第二阈值电压计算关系式，计算二者的差值得到所述栅极电阻对应的栅极内阻值。
结合第二方面，在第二方面第一实施方式中，所述输入电容值通过如下公式计算：
Ciss＝CGS+CGD；
所述Ciss为所述输入电容，所述CGS为所述待测功率半导体器件的第一电极间电容值；所述CGD为所述待测功率半导体器件的第二电极间电容值。
结合第二方面，在第二方面第二实施方式中，所述待测功率半导体器件包括MOSFET芯片。
结合第二方面，在第二方面第三实施方式中，所述第一阈值电压计算关系式为如下公式：
Figure GDA0003300291990000051
其中，Vth1为第一阈值电压值，VG,on为所述驱动电压值，tdon1为所述第一开通延时值，Ciss为所述输入电容值，Rext1为所述第一预设电阻值，Rint为所述栅极内阻值。
结合第二方面，在第二方面第四实施方式中，所述第二阈值电压计算关系式为如下公式：
Figure GDA0003300291990000052
其中，Vth2为第二阈值电压值，VG,on为所述驱动电压值，tdon2为所述第二开通延时值，Rext2为所述第二预设电阻值，Rint为所述栅极内阻值。
根据第三方面,本发明实施例提供一种计算机设备，包括：
至少一个处理器以及与所述至少一个处理器通信连接的存储器，其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述处理器通过执行所述指令，从而执行第一方面或第一方面任一实施方式中所述的测算功率半导体器件的栅极内阻的方法的步骤。
根据第四方面,本发明实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第一方面或第一方面任一实施方式中所述的测算功率半导体器件的栅极内阻的方法的步骤。
本发明的技术方案，具有如下有益效果：
本发明实施例提供一种测算功率半导体器件的栅极内阻的方法及装置，其中方法，通过构建等效电路模型，设置驱动电阻对应的第一预设电阻值和第二预设电阻值，获取驱动电源对应的驱动电压值、充电电容对应的输入电容值、第一预设电阻值对应的第一开通延时值和第二预设电阻值对应的第二开通延时值，利用差值法联立关于栅极电阻对应的阈值电压的方程表达式，把阈值电压作为一个中间量消去，进而不再需要测量阈值电压参量，只需要两次动态测试即可求解栅极内电阻，避免了阈值电压测算不准确引起的误差，因此，提高了栅极内电阻的测算精度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中测量功率半导体器件的栅极内阻的方法的一个具体示例的计算方法流程图；
图2为本发明实施例中测量功率半导体器件的栅极内阻的方法的一个具体示例的MOSFET开通电路示意图；
图3为本发明实施例中测量功率半导体器件的栅极内阻的方法的一个具体示例的MOSFET开通简化模型；
图4为本发明实施例中测量功率半导体器件的栅极内阻的装置的一个具体示例的双脉冲测试电路；
图5为本发明实施例中测量功率半导体器件的栅极内阻的装置的一个具体示例的MOSFET开通波形；
图6为本发明实施例中测量功率半导体器件的栅极内阻的装置的一个具体示例的模块示意图；
图7为本发明实施例中计算机设备的硬件结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供一种测算功率半导体器件的栅极内阻的方法，如图1所示，包括如下步骤：
步骤S1：构建待测功率半导体器件的充电等效电路模型，充电等效电路模型包括待测功率半导体器件、驱动电阻、栅极电阻、充电电容和驱动电源。
具体地，本发明实施例中的待测功率半导体器件可以为MOSFET芯片，还可以为IGBT芯片，并不以此为限，本实施例优选待测功率半导体器件为MOSFET芯片。上述中的充电等效电路模型是MOSFET芯片在开通状态下通过双脉冲测试形成的等效电路。如图2所示，为MOSFET芯片在开通状态下通过双脉冲测试形成的电路结构，在图2中，N为MOSFET芯片，电容CGD为MOSFET芯片栅漏极间电容，CGS为栅源极间电容，CDS为源漏极间电容，Rext为MOSFET芯片的驱动外电阻，Rint为MOSFET芯片的驱动内电阻，VG表示驱动电源，VG,为关断驱动电压，VG,on为开通驱动电压,D表示MOSFET芯片的漏极，G表示MOSFET芯片的栅极，S表示MOSFET芯片的源极，SP表示双掷开关。
在图2中，箭头方向为MOSFET芯片在开通瞬间的驱动电流方向，虚线圆圈中为MOSFET芯片的充电等效电路模型。由于栅源极间电容CGS大于栅漏电容CGD，因此，在开通延时阶段，大部分栅极电流流向CGS。在图5中，为MOSFET典型开通过程。由于开通延时及电流上升阶段输出电压VDS不变，因此CGS、CGD两个电容的电压改变量相等。由于输入电容值Ciss＝CGS+CGD，在开通延时阶段的模型可以进一步等效为如图3所示的充电等效电路模型。以是否包含内电阻电压为依据，将栅极电压分为栅极电压VGG和栅极内电压VGSi，VGS为包含芯片内阻的驱动电压，VGSi为不包含芯片内阻的实际驱动电压。
步骤S2：根据充电等效电路模型，设置驱动电阻分别对应的第一预设电阻值和第二预设电阻值。
在图3中，在充电等效电路模型中，驱动电阻为MOSFET芯片的驱动外电阻，该驱动电阻用Rext表示，栅极电阻为MOSFET芯片的栅极内电阻，该栅极电阻用Rint表示。
具体地，如图4所示，通过典型的双脉冲测试电路构成的充电等效电路模型，其中VDC为母线电压，Lσ为杂散电感，Lload为负载电感，DF为续流二极管，VG,on，VG,off为驱动电压值，Rext为为驱动外电阻，Rint为栅极内电阻。
第一步：为充电等效电路模型的驱动电路和主回路元件匹配合适参数；
第二步：在驱动电阻为Rext1条件下，测量自驱动电压脉冲起始点至电流值上升为ICD(ICD大于0，小于额定值)的时间，记为t1；
第三步：仅改变驱动电阻为Rext2，测量自驱动电压脉冲起始点至电流值上升为ICD(ICD需保证与第二步中一致)的时间，记为t2。具体地，在图3中，在充电等效电路模型中，对于同一待测MOSFET芯片，如果采用不同的驱动外电阻Rext1，Rext2，该Rext1为上述中的第一预设电阻值，该Rext2为第二预设电阻值，图3所示的模型将对应不同的时间常数τ1，τ2，将会得到两个延时参量tdon1，tdon2。
步骤S3：获取驱动电源对应的驱动电压值、充电电容对应的输入电容值、第一预设电阻值对应的第一开通延时值和第二预设电阻值对应的第二开通延时值。
在图3中，驱动电源为VG，该驱动电源VG对应的驱动电压值为VG,on，充电电容对应的输入电容值为Ciss，第一预设电阻值对应的时间常数为τ1，第二预设电阻值对应的时间常数为τ2。
具体地，第一时间常数τ1与第二时间常数τ2可以通过直接计算法进行计算，在图3中，当开关转换后，驱动电源VG开始给栅极充电，栅极内电压VGSi通过公式(1)表示：
Figure GDA0003300291990000101
其中时间常数τ通过公式(2)计算：
τ＝Ciss(Rext+Rint) (2)；
现有技术中，基于该直接计算法，在此基础上，当栅极电压达到阈值电压Vth时，MOSFET芯片导通，开通延时过程结束。由公式(1)(2)可得，此时，栅极内电阻的表达式可由公式(3)表示：
Figure GDA0003300291990000111
其中，Vth为MOSFET芯片的阈值电压，VG,on为MOSFET芯片的驱动电压，Ciss为输入电容值，Rint为栅极内电阻，Rext为驱动外电阻，tdon为MOSFET芯片的开通延时。
由此看出，现有技术利用直接计算法测算栅极内电阻，在测算的过程中，考虑了MOSFET芯片的阈值电压，但该阈值电压在测量的过程中变化较快，很难保证准确测量出阈值电压，最终导致MOSFET芯片的栅极内电阻测算不准确。而本发明实施例基于驱动电源对应的驱动电压值、充电电容对应的输入电容值、第一预设电阻值对应的第一开通延时值和第二预设电阻值对应的第二开通延时值进一步改进。
上述中的输入电容值通过如下公式(4)计算：
Ciss＝CGS+CGD (4)；
在图3中，Ciss为输入电容值，CGS为待测功率半导体器件的第一电极间电容值，该第一电极间电容值为MOSFET芯片栅源极间电容，CGD为待测功率半导体器件的第二电极间电容值，该第二电极间电容值为MOSFET芯片的栅漏极间电容值。
步骤S4：根据驱动电压值、输入电容值、第一预设电阻值和第一开通延时值建立关于栅极电阻的第一阈值电压计算关系式。
在一具体实施例中，上述步骤S4在执行的过程中，第一阈值电压通过公式(5)计算：
Figure GDA0003300291990000121
其中，Vth1为第一阈值电压值、VG,on为驱动电压值、tdon1为第一开通延时值、Ciss为输入电容值、Rext1为第一预设电阻值、Rint为栅极内阻值。
步骤S5：根据驱动电压值、输入电容值、第二预设电阻值和第二开通延时值建立关于栅极电阻的第二阈值电压计算关系式。
在一具体实施例中，上述步骤S5在执行的过程中，所述第二阈值电压通过公式(6)计算：
Figure GDA0003300291990000122
其中，Vth2为第二阈值电压值，VG,on为所述驱动电压值，tdon2为所述第二开通延时值，Rext2为所述第二预设电阻值，Rint为所述栅极内阻值。
步骤S6：根据第一阈值电压计算关系式和第二阈值电压计算关系式，计算二者的差值得到栅极电阻对应的栅极内阻值。
在一具体实施例中，上述步骤S6在执行的过程中，具体地：
联立上述公式(5)(6)可以计算得到其栅极内电阻Rint，具体如下公式(7)所示：
Figure GDA0003300291990000131
其中，Rint为栅极内电阻，tdon1为第一开通延时值，tdon2为第二开通延时值，Rext1为第一预设电阻值，Rext2为第二预设电阻值。
综上所述，本发明实施例通过采用不同的驱动电阻，基于双脉冲动态测试待测功率半导体器件在开通状态下，结合驱动电压值、输入电容值、第一预设电阻值和第一开通延时值建立第一阈值电压计算关系式，结合驱动电压值、输入电容值、第二预设电阻值和第二开通延时值建立第二阈值电压计算关系式，进而联立两个不同阈值电压计算关系式计算二者差值，计算出待测功率半导体器件的栅极内电阻，在差值法方程联立的求解过程中，阈值电压Vth会被作为一个中间量消去，不需要测量阈值电压值，避免了阈值电压测算不准确引起的误差。
实施例2
本发明实施例提供一种测算功率半导体器件的栅极内阻的方法，通过如下方式，执行在实施例1中步骤S1至步骤S6。
在本实施方式中，开通延时之后，在电流上升阶段，基于图3中的充电等效电路模型，选取电流上升至额定值10％的时间(国标中将输入端电压脉冲起始点到电流上升为10％的时间定义为开通延时td(on))为参考时间，也可以选取其他任意相同电流值为参考时间。采用不同的驱动外电阻Rext1，Rext2，两次动态测试从栅极输入电压脉冲起始点到电流上升为某一相同参考值的时间分别为t1、t2。内电阻的表达式可以改进为公式(8)：
Figure GDA0003300291990000141
因此，不再需要阈值电压参量，只需要两侧动态测试即可求解栅极内电阻，而且不用测量阈值电压，避免了阈值电压测量不准确引起的误差。
实施例3
本发明实施例提供一种测算功率半导体器件的栅极内阻的方法，通过如下方式，执行在实施例1中步骤S1至步骤S6。
Figure GDA0003300291990000142
在本实施例中，在图4中，为通过双脉冲测试构成充电等效模型的电路，该充电等效模型由母线电压源VDC、杂散电感Lσ、MOSFET芯片、续流二极管DF、负载电感Lload、驱动外电阻Rext、驱动内电阻Rint、驱动电压值VG,on，VG,、双掷开关SP构成。为验证实施例1中步骤S1至步骤S6计算MOSFET芯片计算栅极内电阻方法的有效性，通过如下方式进行仿真验证，仿真参数设置如下：
VDD＝800V，VGS＝-5/20V，ID＝40V，Rext1＝12Ω，Rext2＝24Ω，
Rint＝6.89Ω，Ciss＝1nF
测试步骤如下：
第一步：为驱动电路和主回路元件匹配合适参数；
第二步：在驱动电阻为Rext1条件下，测量自驱动电压脉冲起始点至电流值上升为ICD(ICD大于0，小于额定值)的时间，记为t1；
第三步：在驱动电阻为Rext2条件下，测量自驱动电压脉冲起始点至电流值上升为ICD(ICD大于0，小于额定值)的时间，记为t2；
通过两次仿真的栅极内电压和输出电流波形图，不同驱动外电阻(12Ω和24Ω)条件下，输出电流上升至20％额定值时(7.99A和8A)，栅极内电压(7.56V和7.57V)是一样的。因此，选取电流上升至20％额定值时的用时，记为t1＝143.2ns，t2＝233.5ns。
将Rext1＝12Ω，Rext2＝24Ω，t1＝143.2ns，t2＝233.5ns代入公式(7)可得，
Figure GDA0003300291990000151
表1
栅极内阻设置值 栅极内阻计算值 误差率
6.89Ω 7.03Ω 2％
由表1可知，模型内阻设置值为6.89Ω，采用上述测试方法的仿真推算结果为7.03Ω，误差率仅2％，证明了该方法的有效性。
本发明提供的测量功率半导体器件的栅极内阻的方法，属于较为简单的测算方案，测试数据较少，测试条件也易实现，测试步骤简单，只需要两次动态测试，避免了阈值电压测量不准确引起的误差，具有较高的实用价值。
实施例4
本发明实施例提供一种计算机可读存储介质，包括：至少一个处理器以及与至少一个处理器通信连接的存储器，其中，存储器存储有可被至少一个处理器执行的指令，处理器通过执行指令，从而执行时实现实施例1中的方法的步骤。该计算机可读存储介质上还存储有第一预设电阻值和第二预设电阻值、驱动电压值、输入电容值、第一预设电阻值对应的第一开通延时值和第二预设电阻值对应的第二开通延时值等。其中，存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(RandomAccessMemory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。
实施例6
本发明实施例提供一种计算机设备。如图7所示，包括存储器720、处理器710及存储在存储器720上并可在处理器710上运行的计算机程序，处理器710执行程序时实现实施例1中方法的步骤。
图7是本发明实施例提供的执行列表项操作的处理方法的一种服务器的硬件结构示意图，如图7所示，该服务器包括一个或多个处理器710以及存储器720，图7中以一个处理器710为例。
执行列表项操作的处理方法的服务器还可以包括：输入装置730和输出装置740。
处理器710、存储器720、输入装置730和输出装置740可以通过总线或者其他方式连接，图7中以通过总线连接为例。
处理器710可以为中央处理器(Central Processing Unit，CPU)。处理器710还可以为其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (8)

1.一种测算功率半导体器件的栅极内阻的方法，其特征在于，包括如下步骤：
构建待测功率半导体器件的充电等效电路模型，所述充电等效电路模型包括所述待测功率半导体器件、驱动电阻、栅极电阻、充电电容和驱动电源；
根据所述充电等效电路模型，设置所述驱动电阻分别对应的第一预设电阻值和第二预设电阻值；
获取所述驱动电源对应的驱动电压值、所述充电电容对应的输入电容值、所述第一预设电阻值对应的第一开通延时值和所述第二预设电阻值对应的第二开通延时值；
根据所述驱动电压值、所述输入电容值、所述第一预设电阻值和所述第一开通延时值建立关于所述栅极电阻的第一阈值电压计算关系式；所述第一阈值电压计算关系式为如下公式：
Figure FDA0003336611160000011
其中，Vth1为第一阈值电压值，VG，on为所述驱动电压值，tdon1为所述第一开通延时值，Ciss为所述输入电容值，Rext1为所述第一预设电阻值，Rint为所述栅极内阻值；
根据所述驱动电压值、所述输入电容值、所述第二预设电阻值和所述第二开通延时值建立关于所述栅极电阻的第二阈值电压计算关系式；所述第二阈值电压计算关系式为如下公式：
Figure FDA0003336611160000021
其中，Vth2为第二阈值电压值，VG，on为所述驱动电压值，tdon2为所述第二开通延时值，Rext2为所述第二预设电阻值，Rint为所述栅极内阻值；
根据所述第一阈值电压计算关系式和第二阈值电压计算关系式，计算二者的差值得到所述栅极电阻对应的栅极内阻值。
2.根据权利要求1所述的测算功率半导体器件的栅极内阻的方法，其特征在于，所述输入电容值通过如下公式计算：
Ciss＝CGS+CGD；
所述Ciss为所述输入电容值，所述CGS为所述待测功率半导体器件的第一电极间电容值；所述CGD为所述待测功率半导体器件的第二电极间电容值。
3.根据权利要求1-2任一项所述的测算功率半导体器件的栅极内阻的方法，其特征在于，所述待测功率半导体器件包括MOSFET芯片。
4.一种测算功率半导体器件的栅极内阻的装置，其特征在于，包括：
构建模块，用于构建待测功率半导体器件的充电等效电路模型，所述充电等效电路模型包括所述待测功率半导体器件、驱动电阻、栅极电阻、充电电容和驱动电源；
设置模块，用于根据所述充电等效电路模型，设置所述驱动电阻分别对应的第一预设电阻值和第二预设电阻值；
获取模块，用于获取所述驱动电源对应的驱动电压值、所述充电电容对应的输入电容值、所述第一预设电阻值对应的第一开通延时值和所述第二预设电阻值对应的第二开通延时值；
第一建立模块，用于根据所述驱动电压值、所述输入电容值、所述第一预设电阻值和所述第一开通延时值建立关于所述栅极电阻的第一阈值电压计算关系式；所述第一阈值电压计算关系式为如下公式：
Figure FDA0003336611160000031
其中，Vth1为第一阈值电压值，VG，on为所述驱动电压值，tdon1为所述第一开通延时值，Ciss为所述输入电容值，Rext1为所述第一预设电阻值，Rint为所述栅极内阻值；
第二建立模块，用于根据所述驱动电压值、所述输入电容值、所述第二预设电阻值和所述第二开通延时值建立关于所述栅极电阻的第二阈值电压计算关系式；所述第二阈值电压计算关系式为如下公式：
Figure FDA0003336611160000032
其中，Vth2为第二阈值电压值，VG，on为所述驱动电压值，tdon2为所述第二开通延时值，Rext2为所述第二预设电阻值，Rint为所述栅极内阻值；
计算模块，用于根据所述第一阈值电压计算关系式和第二阈值电压计算关系式，计算二者的差值得到所述栅极电阻对应的栅极内阻值。
5.根据权利要求4所述测算功率半导体器件的栅极内阻的装置，其特征在于，所述输入电容值通过如下公式计算：
Ciss＝CGS+CGD；
所述Ciss为所述输入电容值，所述CGS为所述待测功率半导体器件的第一电极间电容值；所述CGD为所述待测功率半导体器件的第二电极间电容值。
6.根据权利要求4-5任一项所述的测算功率半导体器件的栅极内阻的装置，其特征在于，所述待测功率半导体器件包括MOSFET芯片。
7.一种计算机设备，其特征在于，包括：
至少一个处理器以及与所述至少一个处理器通信连接的存储器，其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述处理器通过执行所述指令，从而执行如权利要求1-3中任一项所述的测算功率半导体器件的栅极内阻的方法的步骤。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-3中任一项所述的测算功率半导体器件的栅极内阻的方法的步骤。
CN201911037731.2A 2019-10-29 2019-10-29 一种测算功率半导体器件的栅极内阻的方法及装置 Active CN110673010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911037731.2A CN110673010B (zh) 2019-10-29 2019-10-29 一种测算功率半导体器件的栅极内阻的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911037731.2A CN110673010B (zh) 2019-10-29 2019-10-29 一种测算功率半导体器件的栅极内阻的方法及装置

Publications (2)

Publication Number Publication Date
CN110673010A CN110673010A (zh) 2020-01-10
CN110673010B true CN110673010B (zh) 2022-01-21

Family

ID=69085002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911037731.2A Active CN110673010B (zh) 2019-10-29 2019-10-29 一种测算功率半导体器件的栅极内阻的方法及装置

Country Status (1)

Country Link
CN (1) CN110673010B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112213562A (zh) * 2020-09-23 2021-01-12 龙腾半导体股份有限公司 测算功率半导体器件栅极内阻的方法
CN112558342B (zh) * 2020-12-23 2023-11-28 深圳市华星光电半导体显示技术有限公司 像素电路的仿真***及仿真方法
CN113092863B (zh) * 2021-04-09 2023-02-10 全球能源互联网研究院有限公司 一种测算功率器件栅极内阻的方法、装置及存储介质
JP7479335B2 (ja) 2021-08-03 2024-05-08 三菱電機株式会社 入力容量測定回路および半導体装置の製造方法
CN114184925A (zh) * 2021-10-25 2022-03-15 杭州长川科技股份有限公司 结电容参数测试电路、测试方法以及测试设备
CN114019241A (zh) * 2021-11-11 2022-02-08 江苏科技大学 功率器件驱动电路中电阻阻值的确定方法及装置
CN114548013B (zh) * 2022-03-15 2024-07-23 华北电力大学 一种碳化硅mosfet开通延时计算方法及其应用

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218217A (ja) * 1990-01-23 1991-09-25 Mitsubishi Electric Corp 突入電流防止回路付電源回路
CN102298110A (zh) * 2011-08-29 2011-12-28 中国科学院计算技术研究所 太阳能电池电气特性的测量方法及装置
CN102608508A (zh) * 2011-12-20 2012-07-25 西交利物浦大学 脉冲实时场效应管阈值电压参数自动测量装置及其方法
CN103595402A (zh) * 2013-11-18 2014-02-19 四川和芯微电子股份有限公司 高精度振荡器
CN106059552A (zh) * 2016-05-27 2016-10-26 西安电子科技大学 基于mosfet开关动态特性的驱动电路
CN106896307A (zh) * 2017-01-18 2017-06-27 浙江大学 一种碳化硅mosfet导通电阻特性的建模方法
CN206292350U (zh) * 2016-12-29 2017-06-30 江苏中科君芯科技有限公司 栅极电阻、电容连续可调的igbt测试电路
CN107064767A (zh) * 2016-12-29 2017-08-18 江苏中科君芯科技有限公司 栅极电阻、电容连续可调的igbt测试电路
CN107342759A (zh) * 2017-01-17 2017-11-10 青岛青铜剑电子技术有限公司 一种数字式的智能igbt驱动方法及其***
CN108267643A (zh) * 2017-12-26 2018-07-10 全球能源互联网研究院有限公司 一种基于igbt器件的电感提取方法及装置
CN108279333A (zh) * 2017-12-26 2018-07-13 全球能源互联网研究院有限公司 一种基于igbt器件的电感提取方法及装置
CN108768367A (zh) * 2018-06-07 2018-11-06 重庆大学 基于栅极升压的SiC MOSFET驱动电路
CN110048699A (zh) * 2019-05-21 2019-07-23 哈尔滨工业大学 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218217A (ja) * 1990-01-23 1991-09-25 Mitsubishi Electric Corp 突入電流防止回路付電源回路
CN102298110A (zh) * 2011-08-29 2011-12-28 中国科学院计算技术研究所 太阳能电池电气特性的测量方法及装置
CN102608508A (zh) * 2011-12-20 2012-07-25 西交利物浦大学 脉冲实时场效应管阈值电压参数自动测量装置及其方法
CN103595402A (zh) * 2013-11-18 2014-02-19 四川和芯微电子股份有限公司 高精度振荡器
CN106059552A (zh) * 2016-05-27 2016-10-26 西安电子科技大学 基于mosfet开关动态特性的驱动电路
CN206292350U (zh) * 2016-12-29 2017-06-30 江苏中科君芯科技有限公司 栅极电阻、电容连续可调的igbt测试电路
CN107064767A (zh) * 2016-12-29 2017-08-18 江苏中科君芯科技有限公司 栅极电阻、电容连续可调的igbt测试电路
CN107342759A (zh) * 2017-01-17 2017-11-10 青岛青铜剑电子技术有限公司 一种数字式的智能igbt驱动方法及其***
CN106896307A (zh) * 2017-01-18 2017-06-27 浙江大学 一种碳化硅mosfet导通电阻特性的建模方法
CN108267643A (zh) * 2017-12-26 2018-07-10 全球能源互联网研究院有限公司 一种基于igbt器件的电感提取方法及装置
CN108279333A (zh) * 2017-12-26 2018-07-13 全球能源互联网研究院有限公司 一种基于igbt器件的电感提取方法及装置
CN108768367A (zh) * 2018-06-07 2018-11-06 重庆大学 基于栅极升压的SiC MOSFET驱动电路
CN110048699A (zh) * 2019-05-21 2019-07-23 哈尔滨工业大学 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Stray Impedance Measurement and Improvement of High-Power IGCT Gate Driver Units;Zhengyu Chen et al.;《IEEE TRANSACTIONS ON POWER ELECTRONICS》;20190731;第34卷(第7期);第6639-6647页 *

Also Published As

Publication number Publication date
CN110673010A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN110673010B (zh) 一种测算功率半导体器件的栅极内阻的方法及装置
JP6251310B2 (ja) 電流電圧特性の測定方法
JP4214775B2 (ja) 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ
CN110895648B (zh) 功率器件及其电阻的仿真方法与功率器件的仿真工具
US20170011144A1 (en) High-voltage device simulation model and modeling method therefor
CN108267680B (zh) 一种基于igbt器件关断的电感提取方法及装置
CN104899350A (zh) SiC MOSFET仿真模型的建模方法
CN109614687B (zh) 两电平桥式换流器的定导纳建模与实时仿真方法
US10962585B2 (en) Gate charge measurements using two source measure units
US8924766B2 (en) Analysing timing paths for circuits formed of standard cells
CN113295953B (zh) 一种过压保护测试***及方法
WO2019146460A1 (ja) 電流電圧特性の測定方法
US6615394B2 (en) Method and apparatus for preparing a simulation model for semiconductor integrated circuit at power terminal for simulating electromagnetic interference
JP5069711B2 (ja) Ｍｏｓｆｅｔモデルのパラメータ抽出方法
JPH04227575A (ja) 論理回路シミュレーション方法
CN116415545A (zh) 一种对芯片信号模块的仿真验证方法、***、设备及介质
CN113092863B (zh) 一种测算功率器件栅极内阻的方法、装置及存储介质
CN109298247A (zh) 一种放电回路微电感测量方法及装置
US10184967B2 (en) Method of determining capacitance value of capacitor while taking applied alternating voltage into consideration, and program
WO2020209110A1 (ja) デバイスパラメータの測定方法
JP6829432B2 (ja) 太陽電池特性測定装置および太陽電池特性測定方法
TWI715884B (zh) 分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體
CN108267643B (zh) 一种基于igbt器件的电感提取方法及装置
US8554529B2 (en) Black box model for large signal transient integrated circuit simulation
WO2010058446A1 (ja) 回路シミュレーション装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant