CN110663098B - 利用聚合物结构去活化工艺的选择性沉积工艺 - Google Patents

利用聚合物结构去活化工艺的选择性沉积工艺 Download PDF

Info

Publication number
CN110663098B
CN110663098B CN201880034593.XA CN201880034593A CN110663098B CN 110663098 B CN110663098 B CN 110663098B CN 201880034593 A CN201880034593 A CN 201880034593A CN 110663098 B CN110663098 B CN 110663098B
Authority
CN
China
Prior art keywords
substrate
region
polymer
polymer brush
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880034593.XA
Other languages
English (en)
Other versions
CN110663098A (zh
Inventor
克里斯汀·Y·欧阳
卢多维克·戈代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110663098A publication Critical patent/CN110663098A/zh
Application granted granted Critical
Publication of CN110663098B publication Critical patent/CN110663098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B05D1/322—Removable films used as masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Abstract

提供用于半导体应用的使用选择性沉积工艺来沉积形成在具有不同材料的基板的不同位置上的期望的材料的方法。于一个实施方式中，于基板上形成具有期望的材料的结构的方法包括以下步骤：设置有机材料在基板的表面上；执行热处理工艺，以选择性的在基板的第一区域上自有机材料形成聚合物刷材料；以及在未被聚合物刷材料覆盖的基板的第二区域上选择性地形成材料层。

Description

利用聚合物结构去活化工艺的选择性沉积工艺
技术领域
实施方式大致上关于在半导体基板的某些位置上选择性地形成期望的材料的方法。更具体地，实施方式关于通过利用聚合物刷结构的选择性沉积工艺在基板的不同位置以不同材料在基板上选择性地形成期望的材料的方法。
背景技术
可靠地制造亚半微米(sub-half micron)及更小的特征为半导体装置的下一代非常大规模集成电路(VLSI)及超大规模集成电路(ULSI)的关键技术挑战之一。然而，随着电路技术的限制被推进，VLSI及ULSI技术的缩减的尺寸对于处理能力有了额外的需求。于基板上的栅极结构的可靠形成对于VLSI及ULSI成功以及对于增加电路密度及个别基板与晶粒质量的持续努力至关重要。
随着用以形成半导体装置的结构的几何形状限制推抵技术限制，对于以期望的材料准确形成用于具有小临界尺寸及高深宽比的结构以及具有不同材料的结构的制造的需求变得越来越难以满足。可执行传统的用于选择性沉积的方法，以在由与基板材料不同的材料构成的基板上的较平坦表面上的仅某些位置上局部地形成材料层。然而，随着结构的几何形状限制持续推进，选择性沉积工艺可能无法有效地局限及形成于基板上指定的小尺度，造成非期望的材料形成于基板的非期望的位置上。因此，材料将全局地形成于此基板的整个表面上而无选择性，因而使得选择性材料沉积难以达成。
因此，需要适用于先进世代半导体芯片或其他半导体装置的用于选择性沉积工艺的改进的方法。
发明内容
提供用于半导体应用的使用聚合物刷结构以不同材料来沉积形成在基板的不同位置上的期望的材料的方法。于一个实施方式中，在基板上形成具有期望的材料的结构的方法包括以下步骤：设置有机材料于基板的表面上；执行热处理工艺，以选择性的在基板的第一区域上自有机材料形成聚合物刷材料；以及在未被聚合物刷材料覆盖的基板的第二区域上选择性地形成材料层。
于另一个实施方式中，用于半导体应用的在基板上形成具有期望的材料的结构的方法包括以下步骤：选择性地设置引发剂于基板的第一区域上；蒸汽聚合引发剂，以在基板的第一区域上形成聚合物刷结构；以及在未被聚合物刷结构覆盖的基板的第二区域上选择性地形成材料层。
于又一个实施方式中，用于半导体应用的在基板上形成具有期望的材料的结构的方法包括以下步骤：在基板上全局地旋涂聚合物材料；选择性地热处理设置在基板的第一区域上的聚合物材料，以在基板的第一区域上形成经处理的聚合物材料；移除在基板的第二区域上未被热处理工艺处理的聚合物材料；以及在未被经处理的聚合物材料覆盖的基板的第二区域上选择性地形成材料层。
附图说明
为可仔细理解本案以上记载的特征，参照实施方式可提供简述如上的本公开的更特定描述，一些实施方式说明于附图中。然而，要注意的是，附图仅说明本公开的典型实施方式并且因此不被视为限制本公开的范围，因为本公开可承认其他等效实施方式。
图1描绘可用以执行原子层沉积(ALD)工艺的设备；
图2描绘根据本案的一个实施方式的用以在基板上形成聚合物刷结构的设备；
图3描绘包括图1及图2的设备的群集处理***的概略图；
图4描绘用于在基板上的某些位置上选择性地形成材料的方法的实例的流程图；
图5A-图5F描绘根据图4中描绘的工艺的制造工艺期间，用于在基板的某些位置上选择性地形成材料的顺序的一个实施方式；
图6描绘根据本案的一个实施方式的具有与液体s接触的特定湿润角的基板表面的横截面图。
为促进理解，尽可能使用相同的元件符号来指示对图为共通的相同的元件。所设想的是，一个实施方式的元件及特征可有利地并入其他实施方式而无须进一步详述。
然而，要注意的是，附图仅说明本公开的示范性实施方式并因此不被视为限制本公开的范围，因为本公开可承认其他等效实施方式。
具体实施方式
提供用于在基板上形成的结构上的不同位置选择性沉积不同材料的方法。结构可包括后段结构、前段结构、互连结构、钝化结构、鳍结构、栅极结构、接触结构，或半导体装置中任何合适的结构。于一个实例中，可利用选择性沉积工艺来在不同表面上形成不同材料，例如，通过利用选择性地形成在基板的某些位置上的聚合物刷结构而在基板上形成的结构的不同部分。亦可利用不同类型的聚合物刷结构在基板上形成具有不同材料性质的聚合物刷结构。可选择性地形成并局限聚合物刷结构于基板的第一预定区域中。接下来，可执行选择性沉积工艺，以在未被聚合物刷结构覆盖的基板的第二预定区域上选择性地形成靶材料层。经选择以在基板上形成聚合物刷结构的材料能够实现后续的选择性沉积工艺，以允许靶材料层选择性地形成在未被聚合物刷结构覆盖的第二预定区域上，而不是在聚合物刷结构上。
图1为原子层沉积(ALD)处理腔室100的一个实施方式的概略横截面图。ALD处理腔室100包括适用于例如ALD或化学气相沉积(CVD)的循环沉积的气体输送设备130。如本文中使用的术语ALD及CVD意指顺序的引入反应物以沉积薄层于基板结构之上。可重复顺序的引入反应物以沉积多个薄层以形成保形层至期望的厚度。腔室100亦可适用于其他沉积技术连同光刻工艺。
腔室100包含具有底部132的腔室主体129。穿过腔室主体129形成的狭缝阀隧道133提供机器人(未图示)进接以自腔室100输送以及回收基板101，例如200mm、300mm或450mm的半导体基板或玻璃基板。
基板支撑件192设置于腔室100中并于处理期间支撑基板101。基板支撑件192安置至升降部114以升高及降低基板支撑件192及设置于基板支撑件上的基板338。升降板116连接至升降板致动器118，升降板致动器118控制升降板116的上升。可升高及降低升降板116以升高及降低可动地设置穿过基板支撑件192的杆(pin)120。利用杆120以升高及降低基板支撑件192的表面之上的基板101。基板支撑件192可包括真空夹具、静电夹具或夹紧环，用于在处理期间将基板101固定至基板支撑件192的表面。
可加热基板支撑件192以加热设置于基板支撑件192上的基板101。举例而言，可使用例如电阻式加热器的嵌入式加热元件来加热基板支撑件192，或可使用例如设置在基板支撑件192之上的加热灯的辐射热来加热基板支撑件192。可设置净化环122在基板支撑件192上以限定净化通道124，净化通道124提供净化气体至基板101的周边部分以防止周边部分上的沉积。
气体输送设备130设置于腔室主体129的上部以提供例如工艺气体和/或净化气体的气体至腔室100。泵送***178与泵送通道179连通以自腔室100排空任何期望的气体以及帮助维持腔室100的泵送区域166内的期望的压力或期望的压力范围。
于一个实施方式中，气体输送设备130包含腔室盖132。腔室盖132包括自腔室盖132的中央部分延伸的扩张通道137以及自扩张通道137延伸至腔室盖132的周边部分的底表面160。底表面160经尺寸化及塑形以实质上覆盖设置在基板支撑件192上的基板101。腔室盖132可具有扼流器162于邻接基板101的周围的腔室盖132的周边部分。帽部分172包括一部分扩张通道137以及气体入口136A、136B。扩张通道137具有气体入口136A、136B以自两个类似的阀142A、142B提供气体流。来自阀142A、142B的气体流可一起和/或分别提供。
于一个构造中，阀142A及阀142B耦合至分别的反应物气源，但是耦合至相同的净化气源。举例而言，阀142A耦合至反应物气源138以及阀142B耦合至反应物气源139，阀142A、142B两者耦合至净化气源140。各阀142A、142B包括具有阀座组件144A、144B的输送线143A、143B以及包括具有阀座组件146A、146B的净化线145A、145B。输送线143A、143B与反应物气源138、139连通以及与扩张通道190的气体入口137A、137B连通。输送线143A、143B的阀座组件144A、144B控制自反应物气源138、139至扩张通道190的反应物气体流。净化线145A、145B与净化气源140连通以及在输送线143A、143B的阀座组件144A、144B下游与输送线143A、143B相交。净化线145A、145B的阀座组件146A、146B控制自净化气源140至输送线143A、143B的净化气体流。若使用载气自反应物气源638、639来输送反应物气体，则可使用相同的气体作为载气及净化气体(即，可使用氩气作为载气及净化气体两者)。
各阀142A、142B可为零无效容积阀，以于当阀的阀座组件144A、144B关闭时，能够进行来自输送线143A、143B的反应物气体的冲洗。举例而言，可邻接输送线143A、143B的阀座组件144A、144B而设置净化线145A、145B。当阀座组件144A、144B关闭时，净化线145A、145B可提供净化气体以冲洗输送线143A、143B。于所示的实施方式中，设置净化线145A、145B稍微与输送线143A、143B的阀座组件144A、144B分隔，使得当阀座组件144A、144B开启时净化气体不会直接地输送至阀座组件144A、144B中。如本文所使用的零无效容积阀定义为具有可忽略的无效容积(即，非必定为零无效容积)的阀。各阀142A、142B可适以提供来自来源138、139的反应物气体以及来自来源140的净化气体的组合的气体流和/或分别的气体流。可通过打开及关闭净化线145A的阀座组件146A的隔板来提供净化气体的脉冲。可通过打开及关闭输送线143A的阀座组件144A来提供来自反应物气源138的反应物气体的脉冲。
控制单元180可耦合至腔室100以控制处理条件。控制单元180包含中央处理单元(CPU)182、支持电路184，以及含有相关控制软件183的存储器186。控制单元180可为任何形式的通用计算机处理器的一种，通用计算机处理器可用于工业设定中以供控制各种腔室及子处理器。CPU 182可使用任何合适的存储器186，诸如本地或远程的随机存取存储器、只读存储器、软盘驱动器、光盘驱动器、硬盘驱动器，或任何其他形式的数字储存器。各种支持电路可耦合至CPU 182以供支持腔室100。控制单元180可耦合至定位邻接单独腔室部件的另一控制器，诸如阀142A、142B的可编程的逻辑控制器648A、648B。控制单元180与腔室100的各种其他部件之间的双向通信由统称为信号总线188的众多信号电缆处理，一些信号总线188说明于图1中。除了来自气源138、139、140的工艺气体及净化气体的控制以及自阀142A、142B的可编程逻辑控制器148A、148B的控制，控制单元180可配置成负责用于基板处理的其他活动的自动控制，其他活动尤其例如基板运输、温度控制、腔室排空，其中一些于本文的他处描述。
图2为适用于执行等离子体沉积工艺(如，等离子体增强CVD或金属有机CVD)的等离子体处理腔室200的横截面图，等离子体沉积工艺可用于供半导体装置制造的半导体互连结构。处理腔室200可为得自加州圣塔克拉拉市应用材料公司的合适地调适的
Figure BDA0002287777230000061
SE或
Figure BDA0002287777230000062
GT或
Figure BDA0002287777230000063
XP处理***。所设想的是，其他处理***，包括由其他制造商所制造的处理***，可获益于本文所述的实施方式。
处理腔室200包括腔室主体251。腔室主体251包括限定内部体积226的盖225、侧壁201及底壁222。
于腔室主体251的内部体积126中提供基板支撑基座250。基座250可由铝、陶瓷、氮化铝， 以及其他合适的材料制成。于一个实施方式中，基座250由诸如氮化铝的陶瓷材料制成，陶瓷材料为适用诸如等离子体工艺环境的高温环境中的材料，而不会造成对基座250的热损坏。使用升降机构(未图示)，基座250可在腔室主体251内沿垂直方向移动。
基座250可包括适于控制支撑在基座250上的基板101的温度的嵌入式加热器元件270。于一个实施方式中，通过自电源供应器206施加电流至加热器元件270，可电阻式加热基座250。于一个实施方式中，加热器元件270可由包覆于镍-铁-铬合金(如，
Figure BDA0002287777230000064
)护套管中的镍-铬线形成。由电源供应器206供应的电流受到控制器210调控，以控制由加热器元件270产生的热，因此于膜沉积期间于任何合适的温度范围将基板101及基座250维持于实质上恒定的温度。于另一个实施方式中，可依需要将基座维持于室温。于又一个实施方式中，依需要基座250亦可包括冷却机(未图示)以依需要将基座250冷却于低于室温的范围。可调整供应的电流以选择性地控制基座250的温度介于约20摄氏度至约700摄氏度之间。
诸如热电偶的温度传感器272可嵌入基板支撑基座250中，以依传统方式监控基座250的温度。由控制器210使用测量的温度，以控制供应至加热器元件270的温度，以维持基板于期望的温度。
基座250大致上包括多个升降杆(未图标)，多个升降杆设置穿过基座250，升降杆经配置以自基座250抬升基板101以及促进基板101与机器人(未图示)依传统方式的交换。
基座250包含用于保持基座250上的基板101的至少一个电极292。电极292由卡紧电源208驱动以发展静电力，静电力固持基板101至基座表面，如同传统熟悉的。替代性地，基板101可通过夹合、真空或重力而保持至基座250。
于一个实施方式中，基座250被配置为具有电极292嵌入基座250中且耦合至至少一个RF偏压电源(图2中显示为两个RF偏压电源284、286)的阴极。尽管图2中描绘的实例显示两个RF偏压电源284、286，要注意的是RF偏压电源的数目可为依需要的任何数目。RF偏压电源284、286耦合于设置于基座250中的电极292与诸如处理腔室200的气体分配板242或盖225的另一电极之间。RF偏压电源284、286激发及维持由设置在处理腔室200的处理区域中的气体所形成的等离子体放电。
于图2中描绘的实施方式中，双RF偏压电源284、286通过匹配电路204耦合至设置在基座250中的电极292。由RF偏压电源284、286产生的信号通过信号馈入通过匹配电路204而输送至基座250以离子化等离子体处理腔室200中提供的气体混合物，由此提供执行沉积或其他等离子体增强工艺所必须的离子能量。RF偏压电源284、286大致上能够产生具有自约50kHz至约200MHz的频率以及介于约0瓦与约5000瓦之间的电力的RF信号。
要注意的是，于本文描绘的一个实例中，仅当于依需要在处理腔室200中执行清洗工艺时开启等离子体。
真空泵202耦合至形成于腔室主体251的底部222中的端口。真空泵202用以维持腔室主体251中的期望的气体压力。真空泵202亦自腔室主体251排空后处理气体以及工艺的副产物。
处理腔室200包括耦合穿过处理腔室200的盖225的一个或多个气体输送通路244。气体输送通路244及真空泵202设置于处理腔室200的相对端以诱发内部体积226内的界面流动以最小化微粒污染物。
气体输送通路244通过远程等离子体源(RPS)248耦合至气体面板293以提供气体混合物至内部体积226之中。于一个实施方式中，通过气体输送通路244供应的气体混合物可进一步输送通过设置在气体输送通路244下方的气体分配板242。于一个实例中，具有多个孔243的气体分配板242耦合至基座250之上的腔室主体251的盖225。气体分配板242的孔243用以自气体面板293导入工艺气体至腔室主体251之中。孔243可具有不同尺寸、数目、分布、形状、设计及直径以促进针对不同工艺需求的各种工艺气体的流动。由工艺气体混合物形成的等离子体离开气体分配板242以增强工艺气体的热分解，造成基板101的表面291上的材料的沉积。
气体分配板242以及基板支撑基座250可形成内部体积226中一对间隔开的电极。一个或多个RF源247通过匹配网络245提供偏压电位至气体分配板242以促进气体分配板242与基座250之间的等离子体的产生。替代性地，RF源247及匹配网络245可耦合至气体分配板242、基板支撑基座250，或耦合至气体分配板242以及基板支撑基座250两者，或耦合至设置在腔室主体251外部的天线(未图标)。于一个实施方式中，RF源247可以约30kHz至约13.6MHz的频率提供介于约10瓦与约3000瓦之间。替代性地，RF源247可为提供微波电力至气体分配板242的微波发生器，以有助于内部体积226中的等离子体的产生。
于一个实施方式中，远程等离子体源(RPS)248可替代性地耦合至气体输送通路244以有助于自由气体面板293供应至内部体积226中的气体形成等离子体。远程等离子体源248提供由气体面板293提供的气体混合物所形成的等离子体至处理腔室200。
控制器210包括中央处理单元(CPU)212、存储器216，以及用以控制工艺顺序及调节自气体面板293的气体流的支持电路214。CPU 212可为任何形式的可用于工业设定中的通用计算机处理器。软件例程可储存于存储器216中，存储器例如为随机存取存储器、只读存储器、软盘驱动器，或硬盘驱动器，或其他形式的数字储存器。支持电路214惯常地耦合至CPU 212且可包括高速缓存、时钟电路、输入/输出***、电源供应器和类似物。控制器210与处理腔室200的各种部件之间的双向连通经由统称为信号总线218的众多信号电缆处理，其中的一些信号总线218说明于图2中。
图3描绘可实行本案描述的方法的半导体处理***300的平面图。可调适以获益于本公开的一个处理***为可购自加州圣塔克拉拉市应用材料公司的300mm或450mm
Figure BDA0002287777230000091
处理***。处理***300大致上包括：前平台302，于前平台302，包括于晶片传送盒(FOUP)314中的基板卡匣318受到支撑以及基板加载至以及卸除自装载腔室309；容纳基板处理器313的移送腔室311；以及安装在移送腔室311上的一系列串接处理腔室306。
各串接处理腔室306包括两个用于处理基板的工艺区域。两个工艺区域共享共同的气体供应、共同的压力控制，以及共同的工艺气体排放/泵送***。***的模块化设计能够从一个配置快速转变至任何其他配置。可改变腔室的布置及组合以供执行特定工艺步骤的目的。根据以下描述的本公开的方式，任一串接处理腔室306可包括盖，串接处理腔室包括一个或多个以上参照图1和/或图2中描绘的处理腔室100、200而描述的腔室配置。要注意的是，处理***300可依需要经配置以执行沉积工艺、蚀刻工艺、固化工艺，或加热/退火工艺。于一个实施方式中，设计于图1及图2中显示为单一腔室的处理腔室100、200可并入半导体处理***300之中。
于一个实施中，处理***300可与一个或多个串接处理腔室适配，串接处理腔室具有已知能适应各种其他已知工艺的支撑腔室硬件，其他已知工艺为例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、旋涂、蚀刻、固化，或加热/退火和类似工艺。举例而言，***300可与图2中的处理腔室200的一者配置作为用于沉积例如含金属膜或聚合物刷结构的等离子体沉积腔室，或是与图1中描绘的处理腔室100中的一个配置作为用于形成在基板上形成的含金属介电层、金属层或绝缘材料的原子层沉积处理腔室。此配置可增进研究及发展制造使用，以及，若期望，实质上排除刚蚀刻的膜暴露至大气。
包括中央处理单元(CPU)344、存储器342，以及支持电路346的控制器340耦合至半导体处理***300的各种部件，以促进本公开的工艺的控制。存储器342可为任何计算机可读取媒体，例如半导体处理***300或CPU 344的本地或远程的随机存取存储器(RAM)、只读存储器(ROM)、软盘驱动器、硬盘驱动器，或任何其他形式的数字储存器。支持电路446耦合至CPU 344，用于依传统方式支持CPU。这些电路包括高速缓存、电源供应器、频率电路、输入/输出电路以及子***和类似物。当由CPU 344执行时，储存于存储器342中的软件例程或一系列程序指令执行串接处理腔室306。
图4为可执行以在形成于基板上的结构的不同位置上形成不同材料的选择性沉积工艺400的一个实例的流程图。结构可为形成在半导体基板上的任何合适的结构，例如具有导电及非导电区域的互连结构、鳍结构、栅极结构、接触结构、前段结构、后段结构或用于半导体应用中的任何其他合适的结构。图5A-图5F为对应工艺400各阶段的一部分基板101的概略横截面图。工艺400可用于形成于基板上的后段互连结构的导电及非导电区域两者，以形成在后段互连结构的不同位置上所形成的期望的材料。替代性地，工艺400可有益地用于在具有超过一种材料的基板的不同位置上选择性地形成不同材料。
如图5A中所示的，通过提供例如于图1-2中描绘的基板101的基板，工艺400起始于操作402。于一个实施方式中，基板101可具有形成于基板101上的互连结构502。于一个实例中，互连结构502可用于后段结构中以用于形成半导体装置。于图5A描绘的实例中，互连结构502可包括形成于绝缘材料506中的金属材料504。要注意的是，结构502可为任何结构，包括利用来形成半导体装置的前段结构或栅极结构。
于一个实例中，基板101可包括选自由下列组成的群组的材料：结晶硅(如，硅<100>或硅<111>)、氧化硅、应变硅、硅锗、掺杂的或未掺杂的多晶硅、掺杂的或未掺杂的硅晶片及图案化的或未图案化的绝缘体上硅晶片(SOI)、掺杂碳的氧化硅、氮化硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石。基板101可具有各种尺寸，例如200mm、300mm、450mm或其他直径，且为矩形或方形面板。除非另行注明，本文描述的实施方式以及实例在具有200mm直径、300mm直径的基板，或450mm直径基板上进行。于其中利用SOI结构于基板101的实施方式中，基板101可包括设置于硅结晶基板上的埋入式介电层。于本文描绘的实施方式中，基板101可为结晶硅基板。此外，基板101不受限于任何特别尺寸或形状。基板101可为尤其具有200mm直径、300mm直径或其他直径，例如450mm，的圆形基板。基板101亦可为任何多边形、方形、矩形、曲面或其他非环形工件，例如用于平板显示器的制造中的多边形玻璃基板。
虽然于图5A中描绘的实例显示互连结构502形成于基板101上，要注意的是，依需要可能存在进一步结构形成于互连结构502与基板101之间。于一个实例中，例如栅极结构和/或接触结构的前段结构可形成于互连结构502与基板101之间，以能够实现半导体装置的功能。
于一个实例中，包括于互连结构502中的绝缘材料506可为介电材料，例如氧化硅材料、含硅材料、掺杂的硅材料、低k材料，诸如含碳材料。合适的含碳材料包括非晶碳、SiC、SiOC、掺杂的碳材料或任何合适的材料。低k绝缘介电材料的合适的实例包括含SiO材料、含SiN材料、含SiOC材料、含SiC材料、基于碳的材料，或其他合适的材料。
依需要可通过等离子体增强的化学气相沉积(CVD)、流动式化学气相沉积(CVD)、高密度等离子体(HDP)化学气相沉积(CVD)工艺、原子层沉积(ALD)、循环层沉积(CLD)、物理气相沉积(PVD)，或类似方法来形成绝缘材料。
形成于绝缘材料506中的金属材料504经暴露预备好以接收另一材料形成于金属材料504上。类似地，绝缘材料506亦经暴露以当于需要时接收用于工艺集成的第二类型材料。用于金属材料504的材料的合适的实例尤其包括钨(W)、钽(Ta)、钛(Ti)、铜(Cu)、钌(Ru)、镍(Ni)、钴(Co)、铬(Cr)、铁(Fe)、锰(Mn)、铝(Al)、铪(Hf)、钒(V)、钼(Mo)、钯(Pd)、金(Au)、银(Au)、铂(Pt)、上述的合金，及上述的组合。
于操作404，执行聚合物刷结构沉积工艺以在基板101上形成聚合物结构。于本文描述两个选择，子操作404a及404b，用于在基板101的某些位置上选择性地形成聚合物刷结构的不同方法。
首先参照子操作404a，执行第一子操作工艺404a(1)以在基板101上形成聚合物刷材料508。聚合物刷材料508可为旋涂至基板101上的有机材料。可以全局地没有选择性的将聚合物刷材料508旋转涂布至基板101上。于一个实施方式中，适合用于形成聚合物刷材料508的有机材料包括含烃材料。于一个实例中，聚合物刷材料508为具有或不具有苯环的含OH(羟基)封端烃的材料、具有或不具有苯环的含硅基(silyl)官能化烃的材料、含多OH基团或多硅基基团烃的材料或类似的材料。含OH封端烃的材料或硅基官能化聚合物的合适的实例包括聚苯乙烯、聚丙烯酸(PAAC)、聚二甲基硅氧烷(PDMS)、聚甲基丙烯酸甲酯(PMMA)、聚(N-异丙基丙烯酰胺)和类似物。
于一个实例中，聚合物刷材料508具有[X-(CH2)n-OH]头部基，其中X为任何合适的化合物，所述化合物形成于例如Ag、Au、Cu或Al的金属、金属氧化物或金属电介质表面上，或形成于例如SiO2、Al2O3、TiO、TaO、Si或其他氧化物的电介质表面上的[X-(CH2)n-Si-Hm)]、[X-(CH2-n-SiCl3)]、[X-(CH2)n-OH]、[X-(CH2)n-Si-OH]或[X-(CH2-n-SiCl3)头部基。
于一个实施方式中，聚合物刷材料508可涂布至基板101上具有介于约2nm与约100nm之间的厚度，诸如介于约3nm与约10nm之间，例如约5nm的厚度。于一些例子中，可调整聚合物刷材料508的厚度成具有相对较高厚度以作为阻挡层来增强后续执行的选择性沉积工艺的性能，使得期望的材料可形成于基板上的局限的及期望的位置，而不是全局地横越基板表面。
于一个实例中，可旋转涂布聚合物刷材料508至基板表面上。于另一个实施方式中，亦可依需要使用注射、喷雾沉积***、喷雾沉积***、如图2中描绘的化学气相沉积***(包括喷雾CVD或等离子体CVD)、气溶胶沉积(AD)工艺、空气喷射、自溶液的纳米粒子喷雾、喷墨、液面弯曲式涂布、浸涂、电镀、喷涂、电喷雾、丝网印刷，或其他合适的技术来将聚合物刷材料508涂布至基板上。
一般认为来自含烃材料的OH(羟基)或硅基封端的基团可作为可接合至基板的接合尖端以能够实现沉积工艺。此工艺亦可称为“嫁接”工艺以帮助提供接合机构以能够实现选择性沉积工艺。
于第二子操作工艺404a(2)，执行热工艺以在聚合物刷材料508的特定区域选择性地热处理聚合物刷材料508。热工艺可为具有例如低于600摄氏度的相当低热处理温度的退火、烘烤或固化工艺。聚合物刷材料508的某些区域经选择性地固化和/或热处理以形成经处理的聚合物结构510，如图5C2中所示的。于一个实例中，选择经热处理的区域为金属材料504的顶表面507，而留下在绝缘材料506的顶表面505上的聚合物刷材料508维持未改变(如，未经热处理的)。热处理工艺增强自聚合物刷材料508至基板的接合以致形成经处理的聚合物结构510结合至表面，如图5C2中所示的。因为聚合物刷材料508经选择性地热处理，激活来自聚合物刷材料508的官能基团与表面之间的化学反应，形成经处理的聚合物结构510。热处理工艺处理聚合物刷材料508以活化至表面的选择性共价键结，以致在金属材料504的顶表面507上形成经处理的聚合物结构510。
于一个实施方式中，于第二子操作工艺404a(2)执行的热处理工艺可于热板、烤箱、加热的腔室或可选择性地提供充分的热至聚合物刷材料508的某些区域(例如金属材料504的顶表面507上)的合适的工具上实行。
于一个实施方式中，可控制热处理温度介于约100摄氏度与700摄氏度之间，例如介于约400摄氏度与600摄氏度之间。可控制热处理时间为介于约1秒与约1小时之间，例如约少于5分钟。
认为在热处理工艺期间，来自聚合物刷材料508的封端的羟基(OH)或硅基基团可被活化以与来自基板表面的氧或氢来源反应以能够实现成功的化合物接合工艺。因此，聚合物刷可利用良好的接口控制而接合及黏着至基板表面。
认为当接合至基板表面时，来自经处理的聚合物结构510的羟基或硅基基团可有效地改变表面湿润性能，因此有效地提供具有不同湿润能力的表面以能够实现经处理的聚合物结构510至基板表面的接合。认为当与基板表面反应时，来自聚合物刷材料508的烃链及某些官能基团的长度和/或数目可提供于某个期望的范围的湿润角。于一个实例中，具有较长烃链的羟基封端的聚合物刷材料508具有疏水性表面性质。当设置在硅表面上时，具有相对高烃链的聚合物刷材料508具有大于60度的湿润角。于图6中描绘的实例中，羟基封端的聚合物刷材料对基板表面具有高湿润角θ(如，疏水性表面)。疏水性表面性质造成羟基封端的聚合物刷材料累积及聚集在基板表面上，而不是吸收或大幅蔓延至基板的其他区域。通过这样做，刚形成于基板101上的经处理的聚合物结构510可被局限及特别地设置在基板上的某个期望的位置上。举例而言，来自经处理的聚合物结构510的疏水性表面性质可帮助经处理的聚合物结构510被局限及形成在金属材料504的表面507上，而不形成在绝缘材料的表面505上，如图5C2中所示的，因此提供选择性沉积以选择性地仅在基板的期望的位置上形成聚合物刷材料508。于一个实例中，来自聚合物刷材料508的烃链的数目可大于10。
于第三子操作工艺404a(3)，在聚合物刷材料508已经热处理之后，在金属材料504的顶表面507上选择性地形成经处理的聚合物结构510，接着执行移除工艺。于第三子操作工艺404a(3)的移除工艺选择性地移除残留在绝缘材料506的顶表面505上的未经热处理的聚合物刷材料508，如图5D中所示的。移除工艺可为利用液体溶液的湿式工艺或是利用等离子体的干式工艺。
于一个实例中，移除工艺为通过以聚合物刷移除溶液浸没或浸渍基板101或浸没或浸渍基板101于聚合物刷移除溶液中而执行的湿式工艺。于另一个实例中，利用诸如蒸汽或等离子体工艺的干式工艺以与聚合物刷材料508的表面514反应而不进行热处理工艺。通过以湿槽中的聚合物刷移除溶液浸泡、浸没或浸渍基板或浸泡、浸没或浸渍基板于湿槽中的聚合物刷移除溶液中来执行湿式工艺。聚合物刷移除溶液可为具有预定范围中的pH值的醇、碱性、中性或酸性溶液。聚合物刷移除溶液的选择基于残留在基板101上的聚合物刷材料508的材料类型。于另一个特别的实例中，移除工艺可为通过放置基板于处理腔室中并且使用等离子体处理基板的表面而执行的干式工艺。由移除气体混合物来形成等离子体。于一个实例中，移除气体混合物包括至少一种含卤素气体、含氧气体。含卤素气体的合适的实例包括HBr、CF4、CHF3、HCl、Cl2、CH2F2、C2F6、C2F8、C4F6、SF6、NF3、O2、CO2、CO和类似物。
于子操作404b的另一个选择中，执行第一子操作工艺404b(1)以在基板101上的金属材料504的顶表面507上选择性地形成引发剂530，如图5B1中所示的。引发剂530为具有亦可选择性地形成在基板101的某些位置上(亦称为“嫁接-自”工艺)的材料性质的有机材料，以活化基板101上的期望的位置。举例而言，引发剂530可为设置在金属材料504的顶表面507上的有机单体以能够实现后续执行的表面诱导聚合(SIP)工艺，表面诱导聚合工艺可帮助于基板101上选择性地在基板上期望的位置上形成靶材料。
于一个实例中，引发剂530具有[X-(CH2)n-OH]头部基，其中X为任何合适的化合物，所述化合物形成于例如Ag、Au、Cu或Al的金属、金属氧化物或金属电介质表面上，或形成于例如SiO2、Al2O3、TiO、TaO、Si或其他氧化物的电介质表面上的[X-(CH2-n-SiCl3)]或[X-(CH2-n-Si-O-Cl3)头部基。
于第二子操作工艺404b(2)，执行蒸汽相聚合工艺。蒸汽相聚合工艺将引发剂530自单体转换成聚合物刷结构532，如图5C1中所示的。因引发剂530选择性地形成在金属材料504的表面507上，执行的蒸汽相聚合工艺与基板101上的引发剂530反应而不与来自基板101的绝缘材料506反应，因此在金属材料504的表面507上选择性地形成聚合物刷结构532。
于一个实施方式中，蒸汽相聚合工艺为利用或不利用等离子体执行的蒸汽工艺。于低于250摄氏度，诸如低于150摄氏度，例如约120摄氏度的温度执行蒸汽相聚合工艺。蒸汽相聚合工艺活化引发剂530以诱导引发剂530的聚合，于基板101上形成聚合的聚合物刷结构532。
于一个实例中，可于例如图2中描绘的处理腔室的化学气相沉积腔室中执行蒸汽相聚合工艺。亦可于任何气密封闭的定制的外壳或容器中执行蒸汽相聚合工艺。于工艺期间，通过将基板101暴露至诸如苯乙烯、丙烯酸、N-异丙基丙烯酰胺，或类似物的单体至基板表面来执行蒸汽相聚合工艺。蒸汽相聚合工艺帮助引发剂530形成联结的化合物聚合物刷结构532，提供具有相当高嫁接密度的聚合物刷结构532，高嫁接密度提供不同于其他区域(如，绝缘材料506的顶表面505)的表面性质。因此，通过提供具有与其他区域(如，绝缘材料506的顶表面505)的表面性质不同的期望的表面性质的聚合物刷结构532，接下来能够实现选择性沉积工艺以在预定的位置上选择性地形成靶材料。
如以上论述的，引发剂530或聚合物刷结构532的选择的表面性质可帮助在基板的某些区域上选择性地形成引发剂530和/或聚合物刷结构532。因此，接续执行的选择性沉积工艺将能够将靶材料选择性地形成在基板的某些区域上或是排除于基板的某些区域上。类似地，当设置于硅表面上时，引发剂530和/或聚合物刷结构532可具有大于60度的表面湿润角。引发剂530和/或聚合物刷结构532可具有至少大于3的氢碳链。
于操作406，在于金属材料504上形成经处理的聚合物结构510及聚合物刷结构532，如图5D及图5C1中分别所示的及绝缘材料506的顶表面505经暴露之后，接着执行选择性地沉积工艺以形成材料层516，如图5E2及图5E1中分别所示的。执行的选择性沉积工艺经执行以显著地形成对来自绝缘材料506的材料，而不是对形成在金属材料504上的经处理的聚合物结构510和/或聚合物刷结构532，具有兼容膜质量及特征的材料层516。因此，材料层516选择性地形成在绝缘材料506上，而不是在经处理的聚合物结构510和/或聚合物刷结构532上或是横越基板101全局地形成，包括绝缘材料506的表面505。
于其中材料层516经选择以形成在绝缘材料506上的实施方式中，材料层516为介电材料。用于材料层516的介电材料的合适的实例包括金属介电材料或绝缘介电材料，例如AlN、WSiO2、WSi、SiO2、SiON、SiN、SiOC、SiC、Al2O3、AlON、非晶碳、含碳材料或低k介电材料、TiN、TaN、TiON、TaON、含铪氧化物(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)、氧化钽(TaOx)、氧化铌(NbOx)、氧化铁(FeOx)、氧化钇(YOx)、氧化铝(AlOx)和类似物。
于一个实例中，选择性沉积工艺可为ALD工艺、CVD工艺，或任何合适的沉积工艺。于本文描绘的一个实例中，选择性沉积工艺为利用图1中描绘的处理腔室100的原子层沉积工艺，或是利用图2中描绘的处理腔室200的CVD工艺。
于其中选择性沉积工艺为ALD工艺的实例中，原子层沉积(ALD)工艺为具有自终止/限制生长的化学气相沉积工艺(CVD)。ALD工艺产生仅数埃或是于单层级中的厚度。通过将化学反应分布成循环重复的两个分别的半反应来控制ALD工艺。通过ALD工艺形成的材料层516的厚度取决于反应循环的数目。
第一反应提供吸附于基板上的分子层的第一原子层以及第二反应提供吸附于第一原子层上的分子层的第二原子层。因为ALD工艺对基板条件非常敏感，由于膜材料性质差异，形成在绝缘材料506上的材料层516可能无法黏着或形成在经处理的聚合物结构510和/或聚合物刷结构532上。因此，通过利用来自基板的不同位置的材料性质的差异，可能够实现选择性ALD沉积工艺，选择性ALD沉积工艺允许来自ALD沉积工艺的前驱物成核及生长在由绝缘材料506提供的成核位置上，而对来自经处理的聚合物结构510和/或聚合物刷结构532的表面为不活泼的。
尽管于图5A-5F中描绘的实例显示经处理的聚合物结构510和/或聚合物刷结构532形成在金属材料504的表面507上，要注意的是，经处理的聚合物结构510和/或聚合物刷结构532的材料可经选择以形成在绝缘材料506的表面505上，允许材料层516依需要而选择性地形成在金属材料504上，反之亦然。于图5E2及图5E1的实例中，因为选择材料层516以形成在绝缘材料506的表面505上，接着选择材料层516的材料为易于吸附及接合至由基板101的绝缘材料506提供的绝缘材料。因此，选择性ALD沉积工艺仅生长绝缘材料506在单单指定的位置上，而不会形成在来自金属材料504的导电材料上。
于ALD沉积工艺期间，供应第一反应物气体混合物的脉冲至例如图1中描绘的处理腔室100的处理腔室中，以形成第一单层材料层516。认为第一单层是通过允许来自第一单层的原子被稳固地黏着至来自绝缘材料506的原子上的化学反应而吸附至绝缘材料506上(或相反地于金属材料504上)。因为来自金属材料504的导电材料可具有与来自绝缘材料506的非导电材料不同的化学性质，来自金属材料504的分子可能无法成功地黏附来自材料层516的第一单层的原子，因此仅允许来自第一单层的原子被黏附至绝缘材料506的原子上。通过这种方式，后续形成的第二单层仅选择性地沉积在第一单层上，因此能实现ALD工艺的选择性沉积。
于其中材料层516形成在绝缘材料506上的实例中，材料层516为SiO2、SiN、SiON、SiOC、SiC、含Si材料、非晶碳、含铪氧化物(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)、氧化钽(TaOx)、氧化铌(NbOx)、氧化铁(FeOx)、氧化钇(YOx)、氧化铝(AlOx)和类似物。于其中材料层516形成在金属材料504上的另一个实例中，材料层516可为含金属材料，例如Ni、Ru、TaN、TiN、Pt、Ir、Cu、Al、W、上述的合金或依需要的任何合适的材料。
于操作408，于在基板101上形成材料层516之后，可接着自基板101移除经处理的聚合物结构510和/或聚合物刷结构532，如图5F中所示的，留下在材料层516的表面505上的材料层516。于一个实例中，通过利用含氧气体和/或含氢气体以自基板101移除经处理的聚合物结构510和/或聚合物刷结构532的任何蚀刻、灰化或剥除工艺可移除经处理的聚合物结构510和/或聚合物刷结构532。含氧气体和/或含氢气体可有效地形成氧化剂(O·)、还原剂(H·)，以及羟基基团(OH)。认为氧氧化剂可与来自经处理的聚合物结构510和/或聚合物刷结构532的碳元素反应以形成可自腔室排出的挥发性化合物(如，CO2)。要注意的是，可在例如图2中描绘的处理腔室200的等离子体处理腔室，或任何其他合适的处理腔室中移除聚合物刷结构532。
因此，提供选择性沉积工艺以通过利用选择性地形成在基板上的聚合物刷结构，在例如形成于基板上的结构的不同部分的不同表面上形成不同材料。方法利用聚合物刷结构以能够实现选择性ALD工艺，以于结构的不同表面上具有不同材料的基板的结构的某些位置上形成靶层。因此，可获得具有期望的不同类型材料形成于结构中的不同位置上的结构。
尽管前述关于本公开的实施方式，可设想本公开的其他及进一步实施方式而不悖离本公开的基本范围，并且本公开的范围由所附的权利要求书确定。

Claims (15)

1.一种于基板上形成具有期望的材料的结构的方法，所述方法包含以下步骤：
设置有机材料在基板的表面上；
执行热处理工艺，以选择性的在所述基板的第一区域上从所述有机材料形成聚合物刷材料，所述热处理工艺具有在400摄氏度和600摄氏度之间的工艺温度；以及
在未被所述聚合物刷材料覆盖的所述基板的第二区域上选择性地形成材料层。
2.如权利要求1所述的方法，其中所述有机材料为有机单体或有机聚合物。
3.如权利要求1所述的方法，其中所述聚合物刷材料包含具有或不具有苯环的含有OH(羟基)封端烃的材料或含有硅基(silyl)官能化烃的材料。
4.如权利要求1所述的方法，其中所述聚合物刷选自由以下所组成的群组：聚苯乙烯、聚丙烯酸(PAAC)、聚二甲基硅氧烷(PDMS)、聚甲基丙烯酸甲酯(PMMA)以及聚(N-异丙基丙烯酰胺)。
5.如权利要求1所述的方法，其中所述热处理工艺选择性地提供热能至设置于所述基板的所述第一区域上的所述有机材料。
6.如权利要求5所述的方法，其中所述有机材料经活化以在所述基板的所述第一区域上选择性地形成所述聚合物刷材料，留下所述基板的所述第二区域上的所述有机材料未改变。
7.如权利要求1所述的方法，其中当设置于含硅表面上时，所述有机材料具有疏水性表面性质。
8.如权利要求7所述的方法，其中当设置于含硅表面上时，所述有机材料具有大于60度的湿润角。
9.如权利要求1所述的方法，其中当所述基板的所述第二区域为含金属材料时，所述材料层为含金属材料。
10.如权利要求1所述的方法，其中当所述基板的所述第二区域为介电材料时，所述材料层为介电材料。
11.如权利要求1所述的方法，所述方法进一步包括蒸汽聚合工艺，以将来自所述有机材料的单体聚集成聚合物化合物。
12.如权利要求1所述的方法，其中通过原子层沉积工艺选择性地形成所述材料层。
13.如权利要求1所述的方法，其中聚合物刷材料具有大于10的烃链。
14.一种用于半导体应用的在基板上形成具有期望的材料的结构的方法，所述方法包含以下步骤：
在基板上全局地旋涂聚合物材料；
在介于400摄氏度与600摄氏度之间的工艺温度下选择性地热处理设置在所述基板的第一区域上的所述聚合物材料，以在所述基板的第一区域上形成经处理的聚合物材料；
移除在所述基板的第二区域上未被热处理工艺处理的聚合物材料；以及
在未被所述经处理的聚合物材料覆盖的所述基板的第二区域上选择性地形成材料层。
15.如权利要求14的方法，其中所述聚合物材料包含具有或不具有苯环的含有OH(羟基)封端烃的材料或含有硅基(silyl)官能化烃的材料。
CN201880034593.XA 2017-06-15 2018-05-04 利用聚合物结构去活化工艺的选择性沉积工艺 Active CN110663098B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/624,648 2017-06-15
US15/624,648 US10157740B1 (en) 2017-06-15 2017-06-15 Selective deposition process utilizing polymer structure deactivation process
PCT/US2018/031019 WO2018231359A1 (en) 2017-06-15 2018-05-04 Selective deposition process utilizing polymer structure deactivation process

Publications (2)

Publication Number Publication Date
CN110663098A CN110663098A (zh) 2020-01-07
CN110663098B true CN110663098B (zh) 2023-03-03

Family

ID=64604891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880034593.XA Active CN110663098B (zh) 2017-06-15 2018-05-04 利用聚合物结构去活化工艺的选择性沉积工艺

Country Status (6)

Country Link
US (1) US10157740B1 (zh)
JP (1) JP6882536B2 (zh)
KR (1) KR102316187B1 (zh)
CN (1) CN110663098B (zh)
TW (1) TWI728249B (zh)
WO (1) WO2018231359A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607841B2 (en) * 2017-12-17 2020-03-31 Applied Materials, Inc. Silicide films through selective deposition
US20200131628A1 (en) * 2018-10-24 2020-04-30 Entegris, Inc. Method for forming molybdenum films on a substrate
US11738366B2 (en) 2019-01-25 2023-08-29 The Regents Of The University Of California Method of coating an object
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
US11307496B2 (en) 2019-11-19 2022-04-19 International Business Machines Corporation Metal brush layer for EUV patterning
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102406174B1 (ko) * 2020-09-08 2022-06-08 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413587B1 (en) * 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
CN1624871A (zh) * 2003-12-02 2005-06-08 大日本网目版制造株式会社 基板处理装置及基板处理方法
CN105474359A (zh) * 2013-06-27 2016-04-06 英特尔公司 以非光刻方式图案化的定向自组装对准促进层
CN105589299A (zh) * 2014-11-07 2016-05-18 罗门哈斯电子材料有限责任公司 用于形成浮雕图像的方法
US9576817B1 (en) * 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer
US9632408B1 (en) * 2016-10-12 2017-04-25 International Business Machines Corporation Graphoepitaxy directed self assembly
CN106663632A (zh) * 2014-07-03 2017-05-10 应用材料公司 用于选择性沉积的方法与设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527409B1 (ko) * 2003-04-21 2005-11-09 한국과학기술원 백나노미터 이하의 고정밀 나노 미세패턴 및 자성 금속 점정렬 형성방법
US7514764B2 (en) * 2005-03-23 2009-04-07 Wisconsin Alumni Research Foundation Materials and methods for creating imaging layers
EP1754731A1 (en) * 2005-08-16 2007-02-21 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Method of modifying materials surfaces
US8030212B2 (en) * 2007-09-26 2011-10-04 Eastman Kodak Company Process for selective area deposition of inorganic materials
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
US8293658B2 (en) * 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
EP2416350A1 (en) 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
KR101200796B1 (ko) * 2010-10-29 2012-11-13 숭실대학교산학협력단 고분자 브러쉬를 이용한 고성능 및 안정한 용액공정용 트랜지스터 제조방법
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US9236292B2 (en) 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US9515166B2 (en) 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
US9738765B2 (en) * 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
US9646883B2 (en) * 2015-06-12 2017-05-09 International Business Machines Corporation Chemoepitaxy etch trim using a self aligned hard mask for metal line to via

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413587B1 (en) * 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
CN1624871A (zh) * 2003-12-02 2005-06-08 大日本网目版制造株式会社 基板处理装置及基板处理方法
CN105474359A (zh) * 2013-06-27 2016-04-06 英特尔公司 以非光刻方式图案化的定向自组装对准促进层
CN106663632A (zh) * 2014-07-03 2017-05-10 应用材料公司 用于选择性沉积的方法与设备
CN105589299A (zh) * 2014-11-07 2016-05-18 罗门哈斯电子材料有限责任公司 用于形成浮雕图像的方法
US9576817B1 (en) * 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer
US9632408B1 (en) * 2016-10-12 2017-04-25 International Business Machines Corporation Graphoepitaxy directed self assembly

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
低维聚合物纳米材料的自组装制备、性能及应用;赵振荣等;《高分子通报》;20060130(第01期);1-9、69 *

Also Published As

Publication number Publication date
TW201905229A (zh) 2019-02-01
JP6882536B2 (ja) 2021-06-02
TWI728249B (zh) 2021-05-21
US20180366318A1 (en) 2018-12-20
KR20200008020A (ko) 2020-01-22
US10157740B1 (en) 2018-12-18
CN110663098A (zh) 2020-01-07
WO2018231359A1 (en) 2018-12-20
KR102316187B1 (ko) 2021-10-25
JP2020524402A (ja) 2020-08-13

Similar Documents

Publication Publication Date Title
CN110663098B (zh) 利用聚合物结构去活化工艺的选择性沉积工艺
US10892161B2 (en) Enhanced selective deposition process
TWI654683B (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
US8980758B1 (en) Methods for etching an etching stop layer utilizing a cyclical etching process
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
US8951913B2 (en) Method for removing native oxide and associated residue from a substrate
KR20220079671A (ko) 갭 충전 증착 공정
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
TW201839849A (zh) 具有選擇性阻隔層的結構
JP6601257B2 (ja) 基板処理方法
US20200090991A1 (en) Method Of Forming Via With Embedded Barrier
TWI774754B (zh) 自對準觸點與閘極處理流程
TWI751326B (zh) 自對準通孔處理流程
TWI782981B (zh) 子鰭片至絕緣體矽之轉換
TWI798215B (zh) 選擇性側壁間隔物
US20190148150A1 (en) Methods for forming capping protection for an interconnection structure
JP2023540216A (ja) ゲルマニウムのための拡散バリア

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant