CN110616412A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN110616412A
CN110616412A CN201910450015.0A CN201910450015A CN110616412A CN 110616412 A CN110616412 A CN 110616412A CN 201910450015 A CN201910450015 A CN 201910450015A CN 110616412 A CN110616412 A CN 110616412A
Authority
CN
China
Prior art keywords
substrate
sicl
wafer
reactant
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910450015.0A
Other languages
English (en)
Other versions
CN110616412B (zh
Inventor
原田胜吉
桥本良知
松冈树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
INTERNATIONAL ELECTRIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTERNATIONAL ELECTRIC CO Ltd filed Critical INTERNATIONAL ELECTRIC CO Ltd
Publication of CN110616412A publication Critical patent/CN110616412A/zh
Application granted granted Critical
Publication of CN110616412B publication Critical patent/CN110616412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置、及记录介质。本发明的课题为提高形成于衬底上的SiON膜或SiO膜的衬底面内膜厚均匀性。解决手段为通过将下述循环实施规定次数，从而在衬底上形成包含Si、O及N的膜或者包含Si及O的膜，所述循环中，在SiCl4不发生气相分解的条件下非同时地进行下述工序：工序(a)，通过对所述衬底供给包含N及H的第1反应体，从而在所述衬底的表面形成NH末端；工序(b)，通过对所述衬底供给所述SiCl4作为原料，从而使形成于所述衬底的表面的NH末端与所述SiCl4反应，形成经SiCl封端的SiN层；和工序(c)，通过对所述衬底供给包含O的第2反应体，从而使所述经SiCl封端的SiN层与所述第2反应体反应。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
作为半导体器件的制造工序的一个工序，有时进行在衬底上形成包含硅(Si)、氮(N)和氧(O)的膜、即硅氧氮化膜(SiON膜)的处理(例如参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2010-050425号公报
发明内容
[发明要解决的课题]
本发明的目的在于提高形成于衬底上的SiON膜或SiO膜的衬底面内膜厚均匀性。
[用于解决课题的手段]
根据本发明的一个方式，提供通过将下述循环实施规定次数、从而在衬底上形成包含Si、O及N的膜或者包含Si及O的膜的技术，所述循环中，在SiCl4不发生气相分解的条件下非同时地进行下述工序：
工序(a)，通过对上述衬底供给包含N及H的第1反应体，从而在上述衬底的表面形成NH末端；
工序(b)，通过对上述衬底供给上述SiCl4作为原料，从而使形成于上述衬底的表面的NH末端与上述SiCl4反应，形成经SiCl封端的SiN层；和
工序(c)，通过对上述衬底供给包含O的第2反应体，从而使上述经SiCl封端的SiN层与上述第2反应体反应。
[发明效果]
根据本发明，能够提高形成于衬底上的SiON膜或SiO膜的衬底面内膜厚均匀性。
附图说明
[图1]为本发明的一个实施方式中优选使用的衬底处理装置的立式处理炉的概略构成图，是以纵剖面图示出处理炉部分的图。
[图2]为本发明的一个实施方式中优选使用的衬底处理装置的立式处理炉的概略构成图，是以图1的A-A线剖面图示出处理炉部分的图。
[图3]为本发明的一个实施方式中优选使用的衬底处理装置的控制器的概略构成图，是以框图示出控制器的控制***的图。
[图4]为示出本发明的一个实施方式的成膜顺序的图。
[图5]分别地，(A)为示出供给第1反应体后的衬底表面的部分放大图的图，(B)为示出供给原料后的衬底表面的部分放大图的图，(C)为示出供给第2反应体后的衬底表面的部分放大图的图。
[图6]为示出供给了原料时的衬底表面的状态的模型图。
[图7]为示出本发明的一个实施方式的成膜顺序的变形例的图。
[图8]为示出形成于衬底上的SiON膜的衬底面内膜厚均匀性的评价结果的图。
[图9]分别地，(A)为示出形成于衬底上的SiON膜的膜组成的评价结果的图，(B)为示出在(A)的衬底上形成的SiON膜的耐加工性的评价结果的图。
具体实施方式
＜本发明的一个实施方式＞
以下，主要使用图1～图6对本发明的一个实施方式进行说明。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为加热机构(温度调节部)的加热器207。加热器207为圆筒形状，通过支承于保持板而垂直地安装。加热器207也作为利用热使气体活化(激发)的活化机构(激发部)发挥功能。
在加热器207的内侧，与加热器207呈同心圆状地配设有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端封闭、下端开口的圆筒形状。在反应管203的筒中空部形成有处理室201。处理室201构成为能够收容作为衬底的晶片200。在该处理室201内进行对晶片200的处理。
在处理室201内，以贯穿反应管203的下部侧壁的方式设置有喷嘴249a、249b。在喷嘴249a、249b上，分别连接有气体供给管232a、232b。
在气体供给管232a、232b上，从气流的上游侧起依次分别设置有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a、241b及作为开闭阀的阀243a、243b。在气体供给管232a的比阀243a更靠下游侧，连接有气体供给管232c。在气体供给管232b的比阀243b更靠下游侧，分别连接有气体供给管232d、232e。在气体供给管232c、232d、232e上，从气流的上游侧起依次分别设置有MFC241c、241d、241e及阀243c、243d、243e。
如图2所示，喷嘴249a、249b以沿着反应管203的内壁的下部至上部、朝向晶片200的排列方向上方竖立的方式，分别设置于反应管203的内壁与晶片200之间的俯视下为圆环状的空间。即，在排列有晶片200的晶片排列区域的侧方的、水平包围晶片排列区域的区域中，以沿着晶片排列区域的方式分别设置有喷嘴249a、249b。在喷嘴249a、249b的侧面分别设置有供给气体的气体供给孔250a、250b。气体供给孔250a、250b各自以朝向反应管203的中心的方式开口，从而能够向晶片200供给气体。在从反应管203的下部至上部的范围内设置有多个气体供给孔250a、250b。
作为原料(原料气体)，从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给例如包含Si和氯(Cl)的氯硅烷系气体。所谓原料气体，是指气体状态的原料，例如通过将常温常压下呈液体状态的原料气化而得到的气体、常温常压下呈气体状态的原料等。作为氯硅烷系气体，例如能够使用四氯硅烷(SiCl4)气体。SiCl4气体在1分子中包含4个Si与Cl的连接键(Si-Cl键)。
作为第1反应体(氮化剂)，从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给例如包含氮(N)和氢(H)的氮化氢系气体。作为氮化氢系气体，例如能够使用氨(NH3)气体。NH3气体在1分子中包含3个N与H的化学键(N-H键)。
从气体供给管232c、232d分别经由MFC241c、241d、阀243c、243d、气体供给管232a、232b、喷嘴249a、249b向处理室201内供给作为非活性气体的氮(N2)气体。N2气体作为吹扫气体、载气、稀释气体等发挥作用。
作为第2反应体(氧化剂)，从气体供给管232e经由MFC241e、阀243e、气体供给管232b、喷嘴249b向处理室201内供给例如包含氧(O)的氧化气体。作为氧化气体，例如能够使用氧(O2)气体。
主要由气体供给管232a、MFC241a、阀243a构成原料供给***。主要由气体供给管232b、MFC241b、阀243b构成第1反应体供给***。主要由气体供给管232c、232d、MFC241c、241d、阀243c、243d构成非活性气体供给***。主要由气体供给管232e、MFC241e、阀243e构成第2反应体供给***。
上述各种供给***中的任一或者所有供给***也可以以阀243a～243e、MFC241a～241e等集成而成的集成型供给***248的形式构成。集成型供给***248构成为相对于各气体供给管232a～232e而连接，并通过后述的控制器121来控制各种气体向气体供给管232a～232e内的供给动作、即阀243a～243e的开闭动作、利用MFC241a～241e进行的流量调节动作等。集成型供给***248构成为一体型或分离型的集成单元，构成为能够相对于气体供给管232a～232e等而以集成单元单位进行拆装，能够以集成单元单位进行集成型供给***248的维护、更换、增设等。
在反应管203的侧壁下方，连接有对处理室201内的气氛进行排气的排气管231。在排气管231上，经由检测处理室201内的压力的作为压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller，自动压力控制器)阀244，连接有作为真空排气装置的真空泵246。APC阀244构成为：在使真空泵246工作的状态下对阀进行开闭，从而能够进行处理室201内的真空排气及真空排气停止，进而通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息来调节阀开度，能够调节处理室201内的压力。主要由排气管231、压力传感器245、APC阀244构成排气***。可考虑将真空泵246包括在排气***内。
在反应管203的下方，设置有能够将反应管203的下端开口气密地封闭的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属材料构成，形成为圆盘状。在密封盖219的上表面，设置有与反应管203的下端抵接的作为密封部件的O型圈220。在密封盖219的下方，设置有使后述晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219而连接于晶舟217。旋转机构267构成为通过使晶舟217旋转来使晶片200旋转。密封盖219构成为通过设置于反应管203的外部的作为升降机构的晶舟升降机115而可在垂直方向上升降。晶舟升降机115构成为通过使密封盖219升降来将晶片200向处理室201内外搬入及搬出(搬送)的搬送装置(搬送机构)。
作为衬底支承具的晶舟217构成为将多张(例如25～200张)晶片200以水平姿态且彼此中心对齐的状态在垂直方向上排列并呈多层支承，也就是说使多张晶片200隔开间隔地排列。晶舟217由例如石英、SiC等耐热性材料构成。在晶舟217的下部，以水平姿态呈多层地支承有由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内，设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息来调节向加热器207的通电情况，从而使处理室201内的温度成为所期望的温度分布。温度传感器263沿着反应管203的内壁设置。
如图3所示，作为控制部(控制手段)的控制器121构成为具备CPU(CentralProcessing Unit)121a、RAM(Random Access Memory)121b、存储装置121c、I/O端口121d的计算机。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上，连接有以例如触摸面板等形式构成的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive)等构成。在存储装置121c内，以可读取的方式存储有控制衬底处理装置的动作的控制程序、记载有后述的成膜处理的步骤、条件等的工艺制程等。工艺制程是以能够使控制器121执行后述的成膜处理中的各步骤、并得到规定的结果的方式组合而成的，作为程序发挥功能。以下，也将工艺制程、控制程序等统称地简称为程序。另外，也将工艺制程简称为制程。本说明书中，当使用程序这样的用语时，有时仅单独包含制程，有时仅单独包含控制程序，或者有时包含这两者。RAM121b构成为由CPU121a读取的程序、数据等得以被暂时保存的存储区域(工作区)。
I/O端口121d连接于上述的MFC241a～241e、阀243a～243e、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115等。
CPU121a构成为从存储装置121c读取并执行控制程序，并且根据来自输入输出装置122的操作命令的输入等来从存储装置121c读取制程。CPU121a构成为，以按照读取到的制程的内容的方式，控制利用MFC241a～241e进行的各种气体的流量调节动作、阀243a～243e的开闭动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作等。
控制器121可通过将存储在外部存储装置123中的上述程序安装到计算机中而构成。外部存储装置123包含例如HDD等磁盘、CD等光盘、MO等光磁盘、USB存储器等半导体存储器等。存储装置121c、外部存储装置123构成为计算机可读取的记录介质。以下，也将它们统称地简称为记录介质。本说明书中，当使用记录介质这样的用语时，有时仅单独包含存储装置121c，有时仅单独包含外部存储装置123，或者有时包含这两者。需要说明的是，程序向计算机的提供也可以不使用外部存储装置123而使用互联网、专用线路等通信手段来进行。
(2)衬底处理工序
使用图4，针对使用上述衬底处理装置、作为半导体器件的制造工序的一个工序而在作为衬底的晶片200上形成SiON膜的衬底处理顺序例、即成膜顺序例进行说明。在以下的说明中，构成衬底处理装置的各部的动作由控制器121控制。
在图4所示的成膜顺序中，进行下述步骤，
步骤A：通过对晶片200供给NH3气体作为包含N及H的第1反应体，从而在晶片200的表面形成NH末端；
步骤B：通过对晶片200供给NH3气体作为包含N及H的第1反应体，从而在晶片200的表面形成NH末端；
步骤C：通过对晶片200供给SiCl4气体作为原料，从而使形成于晶片200的表面的NH末端与SiCl4反应，形成经SiCl封端的SiN层；和
步骤D：通过对晶片200供给O2气体作为包含O的第2反应体，从而使经SiCl封端的SiN层与O2气体反应。
具体而言，在进行上述步骤A后，在SiCl4不发生气相分解的条件下，将非同时地进行上述步骤B、步骤C和步骤D的循环实施规定次数。由此，在晶片200上形成SiON膜。需要说明的是，在图4中，将步骤A、B、C、D的实施期间分别表示为A、B、C、D。
本说明书中，方便起见，有时也将图4所示的成膜顺序以下述方式表示。在此，P是指对晶片200供给吹扫气体、清除残留于晶片200上的气体等的吹扫步骤。以下的其他实施方式等的说明中也使用同样的表述。
本说明书中，当使用“晶片”这样的用语时，有时指的是晶片本身，有时指的是晶片与形成于其表面的规定的层、膜等的层叠体。本说明书中，当使用“晶片的表面”这样的用语时，有时指的是晶片本身的表面，有时指的是在晶片上形成的规定的层等的表面。本说明书中，当记载了“在晶片上形成规定的层”时，有时指的是在晶片本身的表面上直接形成规定的层，有时指的是在形成于晶片上的层等之上形成规定的层。本说明书中，使用“衬底”这样的用语的情况也与使用“晶片”这样的用语的情况含义相同。
(晶片填充及晶舟加载)
将多张晶片200装填(晶片填充)到晶舟217上。然后，如图1所示，支承有多张晶片200的晶舟217被晶舟升降机115抬起并被搬入处理室201内(晶舟加载)。在该状态下，密封盖219处于隔着O型圈220而将反应管203的下端密封的状态。
(压力调节及温度调节)
利用真空泵246进行真空排气(减压排气)，以使得处理室201内、即晶片200所存在的空间达到所期望的处理压力(真空度)。此时，利用压力传感器245测定处理室201内的压力，基于所测得的压力信息对APC阀244进行反馈控制。另外，利用加热器207进行加热，以使得处理室201内的晶片200成为所期望的处理温度(成膜温度)。此时，基于温度传感器263检测到的温度信息，对向加热器207通电的情况进行反馈控制，以使得处理室201内达到期望的温度分布。另外，开始利用旋转机构267进行的晶片200的旋转。真空泵246的运转、晶片200的加热及旋转均至少在对晶片200进行的处理结束为止的期间持续进行。
(成膜处理)
然后，依次实施以下的步骤A～D。
[步骤A]
在该步骤中，对处理室201内的晶片200供给NH3气体。具体而言，打开阀243b，向气体供给管232b内流入NH3气体。利用MFC241b对NH3气体进行流量调节，经由喷嘴249b向处理室201内供给，并从排气管231排气。此时，从晶片200的侧方对晶片200供给NH3气体。此时，也可以打开阀243c、243d，向气体供给管232c、232d内流入N2气体。
作为本步骤中的处理条件，可示例下述条件：
NH3气体供给流量：100～10000sccm
N2气体供给流量(各气体供给管)：0～10000sccm
各气体供给时间：1～30分钟
处理温度：300～1000℃，优选为700～900℃，更优选为750～800℃
处理压力：1～4000Pa，优选为20～1333Pa。
需要说明的是，本说明书中的“300～1000℃”这样的数值范围的表述是指下限值及上限值包括在其范围内。因此，“300～1000℃”是指“300℃以上且1000℃以下”。针对其他数值范围也是同样。
在实施成膜处理前的晶片200的表面上，存在形成自然氧化膜等的情况。通过在上述条件下对晶片200供给NH3气体，从而能够在形成有自然氧化膜等的晶片200的表面形成NH末端。也可以将形成于晶片200的表面的NH末端看作与H末端含义相同。需要说明的是，由于本步骤中的NH3气体对晶片200的供给、在晶片200的表面形成NH末端的处理在实质的成膜处理(步骤B、C、D)之前进行，因此也将它们分别称为预流动(preflow)、前处理。
如本实施方式这样，在从晶片200的侧方进行NH3气体对晶片200的供给的情况下，存在NH末端的形成在晶片200的外周部先行开始、而在晶片200的中央部延迟开始的倾向。在晶片200的表面形成有包含槽(trench)、孔等凹部的图案的情况下，该现象变得尤其显著。本步骤中，当NH3气体的供给时间小于1分钟时，存在下述情况：即使能够在晶片200的外周部形成NH末端，也仍难以在晶片200的中央部形成NH末端(负载效应)。通过使NH3气体的供给时间为1分钟以上的时间，能够在从晶片200的外周部至中央部的范围内均匀地(即以大致均等的量及密度)形成NH末端。但是，NH3气体的供给时间大于30分钟时，存在下述情况：在晶片200表面上的NH末端的形成反应已饱和的状态下，继续NH3气体对晶片200的供给。其结果，存在下述情况：无助于NH末端的形成的NH3气体的使用量无谓地增加，气体成本增加。通过使NH3气体的供给时间为30分钟以下的时间，从而能够抑制气体成本的增加。
在通过对晶片200预流动NH3气体而在晶片200的表面形成NH末端后，将阀243b关闭，停止NH3气体向处理室201内的供给。然后，对处理室201内进行真空排气，将残留于处理室201内的气体等从处理室201内排除。此时，打开阀243c、243d，向处理室201内供给N2气体作为吹扫气体(吹扫步骤)。吹扫步骤中的处理压力为例如1～100Pa的压力，N2气体的供给流量为例如10～10000sccm的流量。
作为第1反应体，除了NH3气体外，还可以使用二氮烯(N2H2)气体、联氨(N2H4)气体、N3H8气体等氮化氢系气体。
作为非活性气体，除了N2气体外，还能够使用Ar气体、He气体、Ne气体、Xe气体等稀有气体。该点在后述的步骤B、C、D中也相同。
[步骤B]
在该步骤中，与步骤A同样地对处理室201内的晶片200供给NH3气体。具体而言，以与步骤A中的阀243b～243d的开闭控制同样的步骤进行阀243b～243d的开闭控制。利用MFC241b对NH3气体进行流量调节，经由喷嘴249b向处理室201内供给，并从排气管231排气。此时，从晶片200的侧方对晶片200供给NH3气体。
作为本步骤中的处理条件，可例示NH3气体供给时间：1～60秒、优选为1～50秒。其他的处理条件与步骤A中的处理条件相同。
通过在上述的条件下对晶片200供给NH3气体，可与步骤A同样地在晶片200的表面形成NH末端。由此，在后述的步骤C中，能够在晶片200上进行期望的成膜反应。图5(A)示出形成有NH末端的晶片200的表面的部分放大图。如上所述，也可以将在晶片200的表面所形成的NH末端视为与H末端的含义相同。需要说明的是，在第1循环的步骤B中，补充完成在步骤A中进行的在晶片200的表面形成NH末端的处理。在第2循环以后的步骤B中，进行后述的在SiON层的表面形成NH末端的处理。
在晶片200的表面形成NH末端后，将阀243b关闭，停止NH3气体向处理室201内的供给。然后，利用与上述步骤A的吹扫步骤同样的处理步骤、处理条件，将残留于处理室201内的气体等从处理室201内排除。
需要说明的是，作为在本步骤中使用的气体，除NH3气体以外，还能够使用上述步骤A中例示的各种氮化氢系气体。需要说明的是，在步骤A和步骤B中也可使用相互不同的气体。例如，也可在步骤A中使用NH3气体、在步骤B中使用N2H2气体。
[步骤C]
在该步骤中，对在处理室201内的晶片200、即形成于晶片200的表面的NH末端供给SiCl4气体。具体而言，利用与步骤A中的阀243b～243d的开闭控制同样的步骤进行阀243a、243c、243d的开闭控制。SiCl4气体利用MFC241a进行流量控制，经由喷嘴249a向处理室201内供给，并从排气管231排气。此时，从晶片200的侧方对晶片200供给SiCl4气体。
作为本步骤中的处理条件，可示例下述条件：
SiCl4气体供给流量：10～2000sccm，优选为100～1000sccm
SiCl4气体供给时间：60～180秒，优选为60～120秒
处理温度：300～1000℃，优选为700～900℃，更优选为750～800℃
处理压力：1～2000Pa，优选为20～1333Pa。
其他处理条件与步骤A中的处理条件同样。
通过在上述条件下对晶片200供给SiCl4气体，从而能够使形成于晶片200的表面的NH末端与SiCl4反应。具体而言，如图6所示，能够分别将SiCl4中的Si-Cl键、及形成于晶片200的表面的NH末端中的N-H键切断。然后，能够使SiCl4中的Si-Cl键被切断的Si、与形成于晶片200的表面的NH末端中的N-H键被切断的N键合，形成Si-N键。从Si断开而离去的Cl、及从N断开而离去的H各自构成HCl等气体状物质而从晶片200的表面脱离，并从排气管231排气。
另外，本步骤中，在上述反应过程中，能够使得SiCl4的Si-Cl键中未转化为Si-N键的Si-Cl键不被切断而被保持。即，本步骤中，能够在使构成SiCl4的Si所具有的4个连接键中的3个连接键上各自键合有Cl的状态下，使SiCl4中的Si-Cl键被切断的Si、与形成于晶片200的表面的NH末端中的N-H键被切断的N键合。
本说明书中，也将步骤C中在晶片200的表面进行的上述反应称为吸附置换反应。本步骤中，通过进行上述吸附置换反应，从而能够在晶片200上形成包含Si及N且表面的全部区域经SiCl封端的层、即经SiCl封端的硅氮化层(SiN层)。图5(B)中示出了形成有经SiCl封端的SiN层的晶片200的表面的部分放大图。需要说明的是，方便起见，图5(B)中省略了一部分Cl的图示。对于经SiCl封端的SiN层而言，构成SiCl末端的Cl各自作为空间位阻而发挥作用等，由此其成为即使在形成该层后进一步持续SiCl4气体对晶片200的供给，Si在晶片200上的进一步沉积也不会进行的层。即，经SiCl封端的SiN层成为对Si的进一步吸附反应产生自我限制(self-limit)的层。由此，SiN层的厚度成为在晶片面内全部区域均小于1原子层(小于1分子层)的均等厚度。需要说明的是，也可以将形成于晶片200的表面的SiCl末端看作与Cl末端含义相同。
本步骤中的处理条件为供给至处理室201内的SiCl4不发生气相分解(热分解)的条件。即，上述处理条件为供给至处理室201内的SiCl4在气相中不产生中间体、由气相反应引起的Si在晶片200上的沉积不会进行的条件。换言之，上述处理条件是在晶片200上仅能够发生上述吸附置换反应的条件。通过使本步骤中的处理条件为这样的条件，能够使形成于晶片200上的SiN层为晶片面内厚度均匀性(以下，也简称为面内厚度均匀性)优异的层。
需要说明的是，成膜温度(处理温度)低于300℃时，存在变得难以在晶片200上形成SiN层、难以以实用的成膜速率进行SiN膜在晶片200上的形成的情况。另外，还存在形成于晶片200上的SiN膜中残留大量Cl等杂质、SiN膜的耐加工性降低的情况。通过使成膜温度为300℃以上的温度，能够以实用的成膜速率进行SiN膜在晶片200上的形成。另外，还能够使形成于晶片200上的SiN膜为杂质浓度低、耐加工性优异的膜。通过使成膜温度为700℃以上的温度，能够可靠地获得上述效果。通过使成膜温度为750℃以上的温度，能够更可靠地获得上述效果。
成膜温度高于1000℃时，存在除上述吸附置换反应以外的反应在处理室201内进行的情况。例如，存在下述情况：SiCl4中的Si-Cl键中未转化为Si-N键的Si-Cl键被切断，难以对SiN层的表面整体进行SiCl封端。即，存在下述情况：难以使SiN层成为对Si的进一步吸附反应产生自我限制的层。另外，还存在下述情况：供给至处理室201内的SiCl4发生气相分解(热分解)而产生中间体，由气相反应引起的Si在晶片200上的沉积进行。其结果，存在导致形成于晶片200上的SiN层的面内厚度均匀性、即SiN膜的衬底面内膜厚均匀性(以下，也简称为面内膜厚均匀性)降低的情况。通过使成膜温度为1000℃以下的温度，能够解决此处所述的课题。通过使成膜温度为900℃以下的温度，能够可靠地解决此处所述的课题。通过使成膜温度为800℃以下的温度，能够进一步可靠地解决此处所述的课题。
从上述方面考虑，成膜温度为300～1000℃、优选700～900℃、更优选750～800℃是理想的。需要说明的是，此处所示的温度条件中，例如700～900℃这样的较高的温度条件为使二氯硅烷(SiH2Cl2，简称：DCS)气体、六氯乙硅烷(Si2Cl6，简称：HCDS)气体等氯硅烷系气体发生气相分解这样的温度条件。即，在700～900℃下，DCS气体、HCDS气体发生气相分解，从晶片200的侧方对晶片200供给DCS气体、HCDS气体的情况下，晶片200的外周部变厚而无法遍及中央部，从而难以实现膜厚的均匀性。另一方面，SiCl4气体在DCS气体、HCDS气体发生气相分解这样的高温条件下也不发生气相分解。因此，可以说在这样较高的温度区间进行成膜处理的情况下，SiCl4气体是能够提高形成于晶片200上的SiN膜的膜厚控制性的原料。
如本实施方式这样，在从晶片200的侧方进行SiCl4气体对晶片200的供给的情况下，具有SiN层的形成在晶片200的外周部先行开始、而在晶片200的中央部延迟开始的倾向。在晶片200的表面形成有上述图案的情况下，该现象变得尤其显著。本步骤中，SiCl4气体的供给时间小于60秒时，存在即使能够在晶片200的外周部形成SiN层，也仍难以在晶片200的中央部形成SiN层的情况。通过使SiCl4气体的供给时间为60秒以上的时间，能够在从晶片200的外周部至中央部的范围内大致均匀地(即以大致均等的厚度及组成)形成SiN层。但是，SiCl4气体的供给时间超过180秒时，存在下述情况：在晶片200表面上的SiN层的形成反应已饱和的状态下，继续SiCl4气体对晶片200的供给。结果，存在下述情况：无助于SiN层的形成的SiCl4气体的使用量无谓地增加，气体成本增加。通过使SiCl4气体的供给时间为180秒以下的时间，能够抑制气体成本的增加。通过使SiCl4气体的供给时间为120秒以下的时间，能够可靠地抑制气体成本的增加。
在晶片200上形成SiN层后，关闭阀243a，停止SiCl4气体向处理室201内的供给。然后，利用与上述步骤A的吹扫步骤同样的处理步骤、处理条件，将残留于处理室201内的气体等从处理室201内排除。
[步骤D]
在该步骤中，对处理室201内的晶片200、即形成于晶片200上的经SiCl封端的SiN层供给O2气体。具体而言，利用与步骤A中的阀243b～243d的开闭控制同样的步骤进行阀243e、243c、243d的开闭控制。O2气体利用MFC241e进行流量控制，经由喷嘴249b向处理室201内供给，并从排气管231排气。此时，从晶片200的侧方对晶片200供给非等离子体激发状态的O2气体。即，从晶片200的侧方对晶片200供给在非等离子体的气氛下经热激发的O2气体。
作为本步骤中的处理条件，可例示下述条件：
O2气体供给流量：100～10000sccm
O2气体供给时间：1～120秒、优选为1～60秒。
其他处理条件与步骤A中的处理条件相同。
通过在上述条件下对晶片200供给O2气体，能够将在步骤C中在晶片200上所形成的经SiCl封端的SiN层的至少一部分改性(氧化)。即，将O2气体所包含的O成分的至少一部分添加在经SiCl封端的SiN层中，能够在经SiCl封端的SiN层中形成Si-O键。由于经SiCl封端的SiN层被改性(氧化)，从而可在晶片200上形成作为包含Si、O及N的层的硅氧氮化层(SiON层)。图5(C)示出形成有SiON层的晶片200的表面的部分放大图。需要说明的是，通过调节O2气体的供给时间，能够调节SiON层中的N浓度。
形成SiON层时，就经SiCl封端的SiN层中所包含的Cl而言，在基于O2气体的改性反应的过程中，构成至少包含Cl的气体状物质，并从处理室201内排出。即，就经SiCl封端的SiN层中的Cl等杂质而言，从经SiCl封端的SiN层中排出或脱离，从而从经SiCl封端的SiN层分离。即，Cl等杂质从SiN层分离，构成NHxCly、NOx等气体状物质而从晶片200脱离，从排气管231排出。由此，与经SiCl封端的SiN层相比，SiON层成为Cl等杂质少的层。
形成SiON层后，关闭阀243e，停止向处理室201内供给O2气体。然后，利用与上述步骤A的吹扫步骤相同的处理步骤、处理条件，将残留于处理室201内的气体等从处理室201内排除。
作为第2反应体，除O2气体以外，还能够使用一氧化氮(NO)气体、一氧化二氮(N2O)气体、二氧化氮(NO2)气体、一氧化碳(CO)气体、二氧化碳(CO2)气体、水蒸气(H2O气体)等非等离子体激发状态的含O气体。
[实施规定次数]
在进行步骤A后，通过将非同时、即不同步进行步骤B、C、D的循环实施规定次数(n次，n为1以上的整数)，从而能够在晶片200上形成规定膜厚的SiON膜。需要说明的是，上述循环优选重复多次。即，优选的是，使实施1次非同时地进行步骤B、C、D的循环时所形成的SiON层的厚度小于期望的膜厚，将上述循环重复多次，直至通过层叠SiON层所形成的SiON膜的膜厚成为期望的膜厚。
需要说明的是，为了使形成于晶片200的SiON膜成为面内膜厚均匀性优异的膜，优选使步骤C中的SiCl4气体的供给时间为下述时间，即在晶片200的中央部所形成的SiN层的厚度与在晶片200的外周部所形成的SiN层的厚度成为同等程度的时间。换言之，优选使步骤C中的SiCl4气体的供给时间为下述时间，即在晶片200的中央部的形成于晶片200的表面的NH末端与SiCl4气体之间产生的吸附置换反应的量、与在晶片200的外周部的形成于晶片200的表面的NH末端与SiCl4气体之间产生的吸附置换反应的量成为同等程度的时间。例如，通过使步骤C中的SiCl4气体的供给时间长于步骤B中的NH3气体的供给时间，能够可靠地得到在此所述的作用效果。
另外，为了使形成于晶片200上的SiON膜成为面内膜厚均匀性优异的膜，优选使步骤A中的NH3气体的供给时间为下述时间，即在晶片200的中央部形成的NH末端的量、密度成为与在晶片200的外周部形成的NH末端的量、密度同等程度的时间。例如，通过使步骤A中的NH3气体的供给时间长于步骤B中的NH3气体的供给时间，能够可靠地获得此处所述的作用效果。另外例如，通过使步骤A中的NH3气体的供给时间长于步骤C中的SiCl4气体的供给时间，能够更可靠地获得上述作用效果。
从上述方面考虑，优选的是，使步骤A中的NH3气体的供给时间长于步骤C中的SiCl4气体的供给时间，并使步骤C中的SiCl4气体的供给时间长于步骤B中的NH3气体的供给时间。进一步优选的是，使步骤D中的O2气体的供给时间短于步骤A中的NH3气体的供给时间、且长于步骤B中的NH3气体的供给时间。通过以成为这样的平衡的方式设定步骤A、B、C、D中的各种气体的供给时间,能够使形成于晶片200上的SiON膜为面内膜厚均匀性极优异的膜。
(后吹扫及大气压恢复)
在上述成膜处理结束后，从气体供给管232c、232d的各自向处理室201内供给N2气体，从排气管231排气。由此，处理室201内被吹扫，残留于处理室201内的气体、反应副产物等被从处理室201内除去(后吹扫)。然后，处理室201内的气氛被置换为非活性气体(非活性气体置换)，处理室201内的压力恢复至常压(大气压恢复)。
(晶舟卸载及晶片取出)
然后，利用晶舟升降机115使密封盖219下降，反应管203的下端开口。然后，处理完毕的晶片200以支承于晶舟217的状态从反应管203的下端被搬出至反应管203的外部(晶舟卸载)。处理完毕的晶片200自晶舟217被取出(晶片取出)。
(3)由本实施方式带来的效果
根据本实施方式，可获得以下所示的一个或多个效果。
(a)通过在进行步骤A后在SiCl4不发生气相分解的条件下，将非同时地进行步骤B、步骤C和步骤D的循环实施规定次数，从而能够使形成于晶片200上的SiON膜成为面内膜厚均匀性优异的膜。
这是因为，通过在上述条件(即形成于晶片200的表面的NH末端与SiCl4之间仅发生吸附置换反应的条件)下进行步骤C，从而能够使形成于晶片200上的SiN层成为表面的全部区域经SiCl封端的层。即，能够使SiN层成为对Si的进一步吸附反应、即进一步的吸附置换反应产生自我限制的层。结果，能够使形成于晶片200上的SiN层成为面内厚度均匀性优异的层。另外，能够使在之后的步骤D中通过将SiN层改性(氧化)而形成的SiON层成为面内厚度均匀性优异的层。
像这样，根据本实施方式，能够有效地利用下述成膜机理：仅形成于晶片200上的NH末端及形成于晶片200上的SiCl末端有助于SiON膜在晶片200上的形成。结果，能够使形成于晶片200上的SiON膜成为面内膜厚均匀性优异的膜。
(b)通过使步骤C中的SiCl4气体的供给时间长于步骤B中的NH3气体的供给时间，能够使形成于晶片200上的经SiCl封端的SiN层成为面内厚度均匀性优异的层。结果，能够使形成于晶片200上的SiON膜成为面内膜厚均匀性优异的膜。即，能够改善负载效应(依赖于衬底表面积)。
(c)通过使步骤A中的NH3气体的供给时间长于步骤B中的NH3气体的供给时间，能够在从实质成膜处理前的晶片200的表面的外周部至中央部的范围均匀地形成NH末端。由此，能够使形成于晶片200上的SiN层成为面内厚度均匀性优异的层。结果，能够使形成于晶片200上的SiON膜成为面内膜厚均匀性优异的膜。
另外，通过使步骤A中的NH3气体的供给时间长于步骤C中的SiCl4气体的供给时间，可更可靠地获得上述效果。
另外，通过使步骤A中的NH3气体的供给时间长于步骤D中的O2气体的供给时间，可更可靠地获得上述效果。
(d)由于使用SiCl4气体作为原料，因此即使在DCS气体、HCDS气体发生气相分解这样的较高的温度条件(700℃以上的温度条件)下进行步骤C，也能够使此时所形成的SiN层的厚度成为在晶片面内全部区域均小于1原子层(小于1分子层)的均等厚度。因此，即使在较高的温度条件下，也能够精确且稳定地控制SiON膜的膜厚。即，即使在较高的温度条件下，也能够以良好的控制性进行SiON膜在晶片200上的形成，能够与能够高温化的程度相应地，提高SiON膜的耐加工性(HF耐性)。
需要说明的是，当使用DCS气体、HCDS气体作为原料时，在例如700℃以上的较高的温度条件下，原料发生气相分解，通过供给原料而在晶片200上形成的含Si层成为不对Si的进一步吸附反应产生自我限制的层。因此，在较高的温度条件下，难以使通过供给这些原料而形成的含Si层的厚度在晶片面内全部区域成为均小于1原子层(小于1分子层)的均等厚度。即，使用这些原料的情况下，在较高的温度条件下，气相反应成为主导，另外发生过剩的气相反应，无法改善负载效应。结果，难以精确且稳定地控制最终得到的SiON膜的膜厚。另外，即使在原料不发生气相分解的温度条件下成膜而得到了膜厚均匀性，与本发明相比，耐加工性(HF耐性)也差。
(e)在步骤D中，通过使用非等离子体激发状态的第2反应体，能够抑制在步骤C中形成的经SiCl封端的SiN层的氧化，易于使N无法从SiN层中全部脱离而残留一部分。由此，能够在晶片200上形成适当组成的SiON膜。
另外，通过控制步骤D中的O2气体供给时间、O2气体供给流量、处理压力、氧化气体种类等氧化气体供给条件，能够控制SiON膜中的O、N的组成比率，由此，能够控制所形成的SiON膜的耐加工性(HF耐性)。
(f)在使用NH3气体以外的上述氮化氢系气体作为第1反应体的情况下、使用O2气体以外的上述氧化气体作为第2反应体的情况下、使用N2气体以外的上述非活性气体的情况下，也能够同样地获得上述效果。
<其他实施方式>
以上，对本发明的实施方式具体地进行了说明。然而，本发明并不限定于上述实施方式，可以在不超出其主旨的范围内进行各种变更。
例如，也可省略步骤A中的NH3气体的预流动后的吹扫步骤(步骤A中的NH3气体的预流动与步骤B中的NH3气体的供给之间的吹扫步骤)。即，如图7、以下的成膜顺序例所示，也可连续进行步骤A中的NH3气体的预流动、和步骤B中的NH3气体的供给。由此，可得到与图4所示的成膜顺序同样的效果，还能够缩短总处理时间，从而能够提高生产率。
另外例如，可以在步骤A及步骤B中的至少任一者的步骤中，对晶片200供给经等离子体活化(激发)的NH3气体，即，也可供给等离子体激发状态的第1反应体。在这种情况下，也可获得与图4所示的成膜顺序同样的效果。
另外例如，在步骤D中，也可供给通过等离子体而被活化(激发)的O2气体、即等离子体激发状态的第2反应体。在这种情况下，也可获得与图4所示的成膜顺序同样的效果。需要说明的是，在这种情况下，能够提高第2反应体的氧化力，在步骤D中，通过将在步骤C中形成于晶片200上的经SiCl封端的SiN层氧化，能够在晶片200上形成作为包含Si及O的层的硅氧化层(SiO层)。这种情况下，通过将上述循环实施规定次数，能够在晶片200上形成规定膜厚的SiO膜。需要说明的是，作为第2反应体，在使用O3气体、H2气体+O2气体、H2气体+O3气体等的情况下，也能够提高第2反应体的氧化力，在步骤D中，能够在晶片200上形成SiO层，通过将上述循环实施规定次数，能够在晶片200上形成规定膜厚的SiO膜。
另外例如，如以下的成膜顺序例所示，也可通过将以下操作作为1个循环，将该循环进行规定次数(n2次，n2为1以上的整数)，从而在晶片200上形成SiON膜，所述操作为通过将非同时地进行步骤B、C的组(set)进行规定次数(n1次，n1为1以上的整数)从而形成SiN层，然后进行步骤D使SiN层氧化从而形成SiON层。在这种情况下，也能够得到与图4所示的成膜顺序同样的效果。另外，在这种情况下，通过控制上述的组数(n1)，能够控制所形成的SiON膜中的相对于O浓度的N浓度、Si浓度，即能够提高控制SiON膜的组成比的控制性。
另外，步骤A在成膜的基底(晶片表面)的状态处于不易形成膜的状态的情况下特别有效，但根据晶片的表面状态，也可省略步骤A。
例如，如以下的成膜顺序例所示，也可不进行步骤A，而将非同时进行步骤B、C、D的循环实施规定次数(n次，n为1以上的整数)，从而在晶片200上形成规定膜厚的SiON膜。在这种情况下，也能够得到与图4所示的成膜顺序同样的效果。
另外例如，如以下的成膜顺序例所示，也可通过将以下操作作为1个循环，将该循环实施规定次数(n2次，n2为1以上的整数)，从而在晶片200上形成SiON膜，所述操作为通过将非同时进行步骤B、C的组进行规定次数(n1次，n1为1以上的整数)从而形成SiN层，然后进行步骤D使SiN层氧化从而形成SiON层。在这种情况下，也能够得到与图4所示的成膜顺序同样的效果。另外，这种情况下，通过控制上述的组数(n1)，能够控制所形成的SiON膜中的相对于O浓度而言的N浓度、Si浓度，即能够提高控制SiON膜的组成比的控制性。
另外，优选的是，衬底处理中使用的制程根据处理内容单独准备，经由电通信线路、外部存储装置123而预先存储于存储装置121c内。此外，优选的是，在开始衬底处理时，CPU121a根据处理内容从存储于存储装置121c内的多个制程中适当选择合适的制程。由此，能够在1台衬底处理装置中重现性良好地形成各种膜种类、组成比、膜质、膜厚的膜。另外，能够减少操作者的负担，能够在避免操作失误的同时迅速地开始衬底处理。
上述制程并不限定于新制成的情况，例如，也可以通过改变已经安装到衬底处理装置的已有制程来进行准备。在变更制程的情况下，也可以经由电通信线路、记录有该制程的记录介质而将变更后的制程安装于衬底处理装置中。另外，也可以操作已有的衬底处理装置所具备的输入输出装置122，直接变更已安装于衬底处理装置的已有的制程。
在上述实施方式中，针对使用一次处理多张衬底的分批式衬底处理装置来形成膜的例子进行了说明。本发明并不限定于上述实施方式，例如，也可以合适地使用一次处理1张或数张衬底的单片式衬底处理装置来形成膜的情况中。另外，在上述实施方式中，针对使用具有热壁型处理炉的衬底处理装置来形成膜的例子进行了说明。本发明并不限定于上述实施方式，也可以合适地应用在使用具有冷壁型处理炉的衬底处理装置来形成膜的情况中。
在使用这些衬底处理装置的情况下，可按照与上述实施方式、变形例同样的处理步骤、处理条件进行成膜处理，可获得与上述实施方式、变形例同样的效果。
另外，上述实施方式、变形例等可以适当组合而使用。此时的处理步骤、处理条件可以与例如上述实施方式的处理步骤、处理条件同样。
＜实施例＞
(实施例1)
作为实施例，使用图1所示的衬底处理装置，利用图4所示的成膜顺序，在晶片上形成SiON膜。作为晶片，分别使用在表面未形成图案的裸晶片、和在表面形成有图案的具有裸晶片表面积的23倍表面积的图案晶片。各步骤中的处理条件为上述实施方式中的处理条件范围内的规定条件。
作为比较例，使用图1所示的衬底处理装置，实施图4所示的成膜顺序的步骤A从而在晶片上形成NH末端，然后，将非同时地进行对晶片供给HCDS气体的步骤B’、对晶片供给NH3气体的步骤C’、和对晶片供给O2气体的步骤D’的循环实施规定次数，由此在晶片上形成SiON膜。作为晶片，分别使用上述的裸晶片、和上述的图案晶片。步骤A、B’、C’、D’中的处理条件分别与实施例的步骤A～D中的处理条件相同。
然后，分别对实施例及比较例中形成的SiON膜的面内膜厚均匀性进行测定。在图8中示出其测定结果。图8的纵轴表示SiON膜的面内膜厚均匀性(％)。面内膜厚均匀性(％)的值为0的情况是指SiON膜的膜厚在从晶片的中央部至外周部的范围内均匀。面内膜厚均匀性(％)的值大于0的情况是指SiON膜的膜厚具有在晶片的表面的中央部最厚、随着接近外周部而慢慢变薄的分布，即中央凸分布。面内膜厚均匀性(％)的值小于0的情况是指SiON膜的膜厚具有在晶片的表面的外周部最厚、随着接近中央部而慢慢变薄的分布，即中央凹分布。需要说明的是，面内膜厚均匀性(％)的值越接近0，表示面内膜厚均匀性越良好。图8的横轴分别表示使用裸晶片作为晶片的情况、及使用图案晶片作为晶片的情况。分别地，图8的镂空柱状图表示比较例，阴影柱状图表示实施例。
根据图8可知，在使用裸晶片作为晶片的情况、及使用图案晶片作为晶片的情况中的任意情况下，实施例中的SiON膜的面内膜厚均匀性均比比较例中的SiON膜的面内膜厚均匀性良好。与此相对,可知就比较例中的SiON膜的面内膜厚均匀性而言，在使用裸晶片作为晶片的情况下，显示强的中央凸分布，在使用图案晶片作为晶片的情况下，显示强的中央凹分布。即可知与比较例中的SiON膜相比，实施例中的SiON膜能够将由晶片的表面积带来的对面内膜厚均匀性的影响抑制在低水平。换言之，可知与比较例中的成膜方法相比，实施例中的成膜方法能够将所谓的负载效应(loading effect)(衬底表面积依赖性)抑制在低水平。
(实施例2)
在本实施例中，使用图1所示的衬底处理装置，利用图4所示的成膜顺序，在晶片上形成SiON膜等。此时，通过改变步骤D中的处理条件(氧化气体供给条件)，制作组成比不同的多个SiON膜等的样品1～5。然后，利用X射线光电子能谱法(XPS)测定样品1～5的各个膜的Si、N、O的原子浓度。另外，测定使用稀释为1％的氟化氢水溶液(DHF溶液)将样品1～5的各个膜进行蚀刻时的湿式蚀刻速率(WER)。图9(A)为表示利用XPS测定的样品1～5的各个膜中的Si、N、O的组成比的图。图9(A)的纵轴表示各元素的原子浓度(Atomic％)，横轴表示样品1～5。图9(B)为表示样品1～5的各个膜的WER的图。图9(B)的纵轴表示WER(/分钟)，横轴表示样品1～5。
需要说明的是，制作样品1～5时的步骤D中的处理条件(氧化气体供给条件)分别如下所示。O2气体供给流量：0slm、O2气体供给时间：0秒是指未进行步骤D。其他处理条件设为上述实施方式中的处理条件范围内的规定条件。
(样品1)
O2气体供给流量：0slm
O2气体供给时间：0秒
(样品2)
O2气体供给流量：3～5slm
O2气体供给时间：10～15秒
处理压力：500～1000Pa
(样品3)
O2气体供给流量：3～5slm
O2气体供给时间：100～120秒
处理压力：500～1000Pa
(样品4)
O2气体供给流量：3～5slm
O2气体供给时间：100～120秒
处理压力：2000～3000Pa
(样品5)
H2气体供给流量：0.5～2slm
O2气体供给流量：3～5slm
H2气体+O2气体供给时间：20～30秒
处理压力：50～200Pa
如图9(A)所示，作为对照样品的样品1中未进行步骤D，但确认到膜中包含O成分。认为其原因在于，成膜后的膜曝露于大气中，由此膜的表面被氧化。另外，如图9(A)的样品2和样品3的测定结果所示，确认到通过使步骤D中的处理时间变长，能够使形成于晶片上的SiON膜中的O的组成比率增高，另外，使N的组成比率降低。另外，如图9(A)的样品3和样品4的测定结果所示，确认到通过使步骤D中的处理压力增高，能够使形成于晶片上的SiON膜中的O的组成比率进一步增高，另外，使N的组成比率进一步降低。另外，如图9(A)的样品5的测定结果所示，确认到在步骤D中，通过供给H2气体+O2气体来代替O2气体，从而即使处理时间短于样品3、4、处理压力低于样品2～4，也能够使形成于晶片上的膜中的O的组成比率进一步增高，另外，使N的组成比率进一步降低(使N的组成比率为零)。需要说明的是，确认到样品5成为SiO膜而并非SiON膜。即，确认到通过控制步骤D中的处理时间、处理压力、气体种类等氧化气体供给条件，能够控制SiON膜中的O、N的组成比率。
另外，如图9(B)所示，确认到膜中的O的组成比率越低、或N的组成比率越高，则WER越小(HF耐性越高)，膜中的O的组成比率越高、或N的组成比率越低，则WER越大(HF耐性越低)。即，确认到通过控制步骤D中的氧化气体供给条件，能够控制SiON膜中的O、N的组成比率，由此，能够控制膜的耐加工性(HF耐性)。

Claims (20)

1.半导体器件的制造方法，其具有通过将下述循环实施规定次数、从而在衬底上形成包含Si、O及N的膜或者包含Si及O的膜的工序，所述循环中，在SiCl4不发生气相分解的条件下非同时地进行下述工序：
工序(a)，通过对所述衬底供给包含N及H的第1反应体，从而在所述衬底的表面形成NH末端；
工序(b)，通过对所述衬底供给所述SiCl4作为原料，从而使形成于所述衬底的表面的NH末端与所述SiCl4反应，形成经SiCl封端的SiN层；和
工序(c)，通过对所述衬底供给包含O的第2反应体，从而使所述经SiCl封端的SiN层与所述第2反应体反应。
2.如权利要求1所述的半导体器件的制造方法，其中，在所述SiCl4不发生热分解的条件下，将所述循环进行规定次数。
3.如权利要求1所述的半导体器件的制造方法，其中，在所述SiCl4在气相中不产生中间体的条件下，将所述循环进行规定次数。
4.如权利要求1所述的半导体器件的制造方法，其中，在不发生气相反应的条件下，将所述循环进行规定次数。
5.如权利要求1所述的半导体器件的制造方法，其中，在形成于所述衬底的表面的NH末端与所述SiCl4之间发生吸附置换反应的条件下进行(b)。
6.如权利要求1所述的半导体器件的制造方法，其中，在下述条件下进行(b)：构成所述SiCl4的Si与构成形成于所述衬底的表面的NH末端的N键合从而形成Si-N键，此时，所述SiCl4中包含的Si-Cl键中未转化为Si-N键的Si-Cl键不被切断而被保持。
7.如权利要求1所述的半导体器件的制造方法，其中，在下述条件下进行(b)：所述SiCl4中的Si-Cl键、及形成于所述衬底的表面的NH末端中的N-H键被切断，所述SiCl4中的Si-Cl键被切断的Si与形成于所述衬底的表面的NH末端中的N-H键被切断的N键合，形成Si-N键，此时，所述SiCl4中的Si-Cl键中未转化为Si-N键的Si-Cl键不被切断而被保持。
8.如权利要求1所述的半导体器件的制造方法，其中，在下述条件下进行(b)：在构成所述SiCl4的Si所具有的4个连接键中的3个连接键上各自键合有Cl的状态下，构成所述SiCl4的Si与构成形成于所述衬底的表面的NH末端的N键合。
9.如权利要求1所述的半导体器件的制造方法，其中，在下述条件下进行(b)：在构成所述SiCl4的Si所具有的4个连接键中的3个连接键上各自键合有Cl的状态下，所述SiCl4中的Si-Cl键被切断的Si与形成于所述衬底的表面的NH末端中的N-H键被切断的N键合。
10.如权利要求1所述的半导体器件的制造方法，其中，使(b)中的所述SiCl4的供给时间长于(a)中的所述第1反应体的供给时间。
11.如权利要求1所述的半导体器件的制造方法，其中，在将所述循环进行规定次数前，还具有工序(d)：对所述衬底供给所述第1反应体。
12.如权利要求11所述的半导体器件的制造方法，其中，使(d)中的所述第1反应体的供给时间长于(a)中的所述第1反应体的供给时间。
13.如权利要求11所述的半导体器件的制造方法，其中，使(d)中的所述第1反应体的供给时间长于(b)中的所述SiCl4的供给时间。
14.如权利要求1所述的半导体器件的制造方法，其中，使(b)中的所述SiCl4的供给时间为下述时间：所述衬底的中央部的在形成于所述衬底的表面的NH末端与所述SiCl4之间发生的吸附置换反应的量、与所述衬底的外周部的在形成于所述衬底的表面的NH末端与所述SiCl4之间发生的吸附置换反应的量成为同等程度的时间。
15.如权利要求1所述的半导体器件的制造方法，其中，使(b)中的所述SiCl4的供给时间为下述时间：在所述衬底的中央部形成的所述SiN层的厚度与在所述衬底的外周部形成的所述SiN层的厚度成为同等程度的时间。
16.如权利要求1所述的半导体器件的制造方法，其中，
在所述(a)中，从所述衬底的侧方对所述衬底供给所述第1反应体，
在所述(b)中，从所述衬底的侧方对所述衬底供给所述SiCl4，
在所述(c)中，从所述衬底的侧方对所述衬底供给所述第2反应体。
17.如权利要求1所述的半导体器件的制造方法，其中，在所述衬底的表面形成有图案。
18.如权利要求1所述的半导体器件的制造方法，其中，在(c)中，供给非等离子体激发状态的所述第2反应体。
19.衬底处理装置，其具有：
处理室，对衬底进行处理；
第1反应体供给***，对所述处理室内的衬底供给包含N及H的第1反应体；
原料供给***，对所述处理室内的衬底供给SiCl4作为原料；
第2反应体供给***，对所述处理室内的衬底供给包含O的第2反应体；
加热器，对所述处理室内的衬底进行加热；及
控制部，其构成为以在所述处理室内进行通过将下述循环实施规定次数从而在所述衬底上形成包含Si、O及N的膜或者包含Si及O的膜的处理的方式控制所述第1反应体供给***、所述原料供给***、所述第2反应体供给***及所述加热器，所述循环中，在所述SiCl4不发生气相分解的条件下非同时地进行下述处理：
处理(a)，通过对衬底供给所述第1反应体，从而在所述衬底的表面形成NH末端；
处理(b)，通过对所述衬底供给所述SiCl4，从而使形成于所述衬底的表面的NH末端与所述SiCl4反应，形成经SiCl封端的SiN层；和
处理(c)，通过对所述衬底供给所述第2反应体，从而使所述经SiCl封端的SiN层与所述第2反应体反应。
20.计算机可读取的记录介质，其记录有通过计算机使衬底处理装置执行在所述衬底处理装置的处理室内将下述循环实施规定次数、从而在衬底上形成包含Si、O及N的膜或者包含Si及O的膜的步骤，所述循环中，在SiCl4不发生气相分解的条件下非同时地进行下述步骤：
步骤(a)，通过对所述衬底供给包含N及H的第1反应体，从而在所述衬底的表面形成NH末端；
步骤(b)，通过对所述衬底供给所述SiCl4作为原料，从而使形成于所述衬底的表面的NH末端与所述SiCl4反应，形成经SiCl封端的SiN层；和
步骤(c)，通过对所述衬底供给包含O的第2反应体，从而使所述经SiCl封端的SiN层与所述第2反应体反应。
CN201910450015.0A 2018-06-20 2019-05-28 半导体器件的制造方法、衬底处理装置及记录介质 Active CN110616412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-116976 2018-06-20
JP2018116976A JP6854260B2 (ja) 2018-06-20 2018-06-20 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
CN110616412A true CN110616412A (zh) 2019-12-27
CN110616412B CN110616412B (zh) 2023-02-17

Family

ID=68921312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910450015.0A Active CN110616412B (zh) 2018-06-20 2019-05-28 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (3) US11164741B2 (zh)
JP (1) JP6854260B2 (zh)
KR (2) KR102154114B1 (zh)
CN (1) CN110616412B (zh)
SG (2) SG10201905595RA (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7194216B2 (ja) * 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849704A (zh) * 2003-07-03 2006-10-18 微米技术有限公司 形成含氘化氮化硅的材料的方法
CN101147248A (zh) * 2005-03-21 2008-03-19 东京毅力科创株式会社 等离子体增强原子层沉积***和方法
CN101147247A (zh) * 2005-03-21 2008-03-19 东京毅力科创株式会社 等离子体增强原子层沉积***和方法
US20140051260A1 (en) * 2012-08-14 2014-02-20 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076308A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 半導体装置およびその製造方法
KR100480914B1 (ko) 2002-08-05 2005-04-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
WO2006087893A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
JP4916257B2 (ja) 2006-09-06 2012-04-11 東京エレクトロン株式会社 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5190307B2 (ja) 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP6347543B2 (ja) * 2014-06-30 2018-06-27 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP5886381B2 (ja) * 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6496510B2 (ja) * 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6436887B2 (ja) * 2015-09-30 2018-12-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6509095B2 (ja) * 2015-11-04 2019-05-08 東京エレクトロン株式会社 窒化膜の形成方法
JP6548586B2 (ja) * 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849704A (zh) * 2003-07-03 2006-10-18 微米技术有限公司 形成含氘化氮化硅的材料的方法
CN101147248A (zh) * 2005-03-21 2008-03-19 东京毅力科创株式会社 等离子体增强原子层沉积***和方法
CN101147247A (zh) * 2005-03-21 2008-03-19 东京毅力科创株式会社 等离子体增强原子层沉积***和方法
US20140051260A1 (en) * 2012-08-14 2014-02-20 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
US20190393025A1 (en) 2019-12-26
CN110616412B (zh) 2023-02-17
JP2019220575A (ja) 2019-12-26
US20240038530A1 (en) 2024-02-01
US11817314B2 (en) 2023-11-14
KR20200105797A (ko) 2020-09-09
KR102346410B1 (ko) 2022-01-04
SG10202100728TA (en) 2021-03-30
KR20190143383A (ko) 2019-12-30
JP6854260B2 (ja) 2021-04-07
SG10201905595RA (en) 2020-01-30
US11164741B2 (en) 2021-11-02
KR102154114B1 (ko) 2020-09-09
US20220028679A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
CN107818911B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN110205606B (zh) 半导体器件的制造方法、衬底处理装置、及记录介质
KR101862923B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN108461400B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
KR102133905B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20210116381A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
US20240038530A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN115110058A (zh) 半导体装置的制造方法、基板处理方法、记录介质和基板处理装置
JP7026200B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN113846311B (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP7199497B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP6989677B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN116114050A (zh) 半导体器件的制造方法、衬底处理装置及程序

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant